JPH04134538A - Microprogram controller - Google Patents

Microprogram controller

Info

Publication number
JPH04134538A
JPH04134538A JP2257737A JP25773790A JPH04134538A JP H04134538 A JPH04134538 A JP H04134538A JP 2257737 A JP2257737 A JP 2257737A JP 25773790 A JP25773790 A JP 25773790A JP H04134538 A JPH04134538 A JP H04134538A
Authority
JP
Japan
Prior art keywords
microprogram
control
error
address
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2257737A
Other languages
Japanese (ja)
Inventor
Megumi Koganezawa
小金澤 惠
Kunihiro Ezaki
江崎 州弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP2257737A priority Critical patent/JPH04134538A/en
Publication of JPH04134538A publication Critical patent/JPH04134538A/en
Pending legal-status Critical Current

Links

Landscapes

  • Retry When Errors Occur (AREA)

Abstract

PURPOSE:To correct read error without increasing the capacity of a control storage by exchanging a microprogram generating the error in the copy of the microprogram on a main storage device. CONSTITUTION:This device is equipped with a memory access means 10 connected to a main storage device 2 having the copy of the microprogram, control storage 11 to store the microprogram, and error detecting means 13 to detect the error of a data read out from this storage. When detecting the read error of a control data from the control storage during processing execution, the processing is interrupted. On the other hand, the data under the processing execution is saved, it is confirmed to the main storage device that the processing is not under a request, the copy of the control data on the main storage device 2 is read out and stored in the control storage 11, the error is corrected, the data under saving is recovered and the processing is started again from the interrupted point. Thus, the read error can be corrected without increasing the quantity of a hardware.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプログラム制御装置のコントロール
ストレージの続出エラーを処理する手段に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to means for handling successive errors in a control storage of a microprogram control device.

〔概要〕〔overview〕

本発明は、マイクロプログラム制御装置のコントロール
ストレージの続出エラーを処理する手段において、 主記憶装置上のマイクロプログラムのコピーでエラーの
発生したマイクロプログラムを取り替えることにより、 コントロールストレージの容量の増大を招かずに、続出
エラーを修復することができるようにしたものである。
The present invention provides means for processing successive errors in the control storage of a microprogram control device, by replacing a microprogram in which an error has occurred with a copy of the microprogram on the main storage device, without causing an increase in the capacity of the control storage. In addition, it is possible to repair repeated errors.

〔従来の技術〕[Conventional technology]

従来この種のマイクロプログラム制御装置では、コント
ロールストレージの読出エラーが生じた場合は、各ワー
ド毎に具備された訂正コードで訂正し、処理を継続して
いた。
Conventionally, in this type of microprogram control device, when a read error in the control storage occurs, the error is corrected using a correction code provided for each word, and processing continues.

第2図に従来のマイクロプログラム制御装置の構成を示
す。マイクロプログラムと訂正コードを格納スるコント
ロールストレージ31と、コントロールストレージ31
のアドレスを格納するアドレスレジスタ32と、コント
ロールストレージ31の続出データまたは訂正手段35
0訂正データのいずれかをセレクトするセレクタ33と
、セレクタ33の出力を格納するコントロールストレー
ジレジスタ34と、コントロールストレージレジスタ3
4のデータの訂正コードにより誤りを検出し、訂正デー
タを出力する訂正手段35とで構成される。
FIG. 2 shows the configuration of a conventional microprogram control device. a control storage 31 that stores microprograms and correction codes, and a control storage 31
an address register 32 for storing the address of the control storage 31, and a correction means 35 for successive data in the control storage 31;
A selector 33 that selects any of the 0 correction data, a control storage register 34 that stores the output of the selector 33, and a control storage register 3.
4, and a correction means 35 for detecting an error using a data correction code and outputting correction data.

コントロールストレージ31からアドレスレジスタ32
が示すワードのマイクロプログラムと訂正データとが読
みだされる。セレクタ33はコントロールストレージ3
1の続出データをセレクトし、コントロールストレージ
レジスタ34にセットする。コントロールストレージレ
ジスタ34にセットされたマイクロプログラムデータを
コントロールストレージレジスタ34内の訂正コードの
データを使用し、訂正手段35は、コントロールストレ
ージレジスタ34に続出エラーがないか否かをチエツク
する。誤りがあると訂正データを作成して出力する。セ
レクタ33は、訂正手段350訂正データをセレクトし
、コントロールストレージレジスタ34にセットする。
Control storage 31 to address register 32
The microprogram and correction data of the word indicated by are read out. Selector 33 is control storage 3
The successive data of 1 is selected and set in the control storage register 34. Using the microprogram data set in the control storage register 34 and the correction code data in the control storage register 34, the correction means 35 checks whether or not there is a continuous error in the control storage register 34. If there is an error, corrected data is created and output. The selector 33 selects the correction data of the correction means 350 and sets it in the control storage register 34.

このようにマイクロプログラムのワードに対応した訂正
データを持つことで、コントロールストレージ31の続
出エラーを訂正コードにより訂正しながら、マイクロプ
ログラムの実行を継続する。
By having the correction data corresponding to the words of the microprogram in this way, the execution of the microprogram can be continued while successive errors in the control storage 31 are corrected by the correction code.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

このような従来のマイクロプログラム制御装置は、エラ
ー検出コードのみで訂正するので、コードのビットの数
が多くなり、そのためにコントロールストレージの容量
が大きくなる。また、訂正するためのハードウェア量が
大である(情報処理学会誌1982年4月号Vo、23
 No 4誤り検出・訂正符号の応用参照)欠点がある
Since such conventional microprogram control devices correct errors using only error detection codes, the number of code bits is large, which increases the capacity of control storage. In addition, the amount of hardware required for correction is large (Information Processing Society of Japan, April 1982 issue Vo, 23
(Refer to No. 4 Application of error detection/correction codes) There are drawbacks.

本発明は、このような欠点を除去するもので、コントロ
ールストレージの容量の増大および訂正のためのハード
ウェア量の増大を招かずに続出エラー訂正が行えるマイ
クロプログラム制御装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention aims to eliminate such drawbacks and to provide a microprogram control device that can correct successive errors without increasing the capacity of control storage or the amount of hardware for correction. do.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、マイクロプログラムのコピーをもつ主記憶装
置に接続され、このマイクロプログラム制御装置がアク
セスするメモリアクセス手段と、マイクロプログラムを
格納するコントロールストレージと、このコントロール
ストレージから読出したデータのエラーを検出するエラ
ー検出手段とを備えたマイクロプログラム制御装置にお
いて、上記エラー検出手段がエラー検出したデータのア
ドレスに基づき上記主記憶装置上のマイクロプログラム
のコピーのアドレスを生成する手段およびこの手段で生
成されたアドレスを用いて上記主記憶装置上のマイクロ
プログラムを読出し、これを上記コントロールストレー
ジに格納する手段を含むアドレス制御手段と、処理再開
時に必要な制御情報がセーブおよびリカバされるスクラ
ッチパッドメモリとを備えたことを特徴とする。ここで
、上記マイクロプログラム制御装置がメモリリクエスト
中であることを表示するメモリリクエスト中表示手段を
備え、上記アドレス制御手段は、上記エラー検出手段が
エラー検出した状態で、かつ、上記マイクロプログラム
制御装置がメモリリクエスト中でないときに、上記主記
憶装置上のマイクロプログラムを読出し、上記コントロ
ールストレ−ジ内のマイクロプログラムを訂正する手段
を含むことが望まれる。
The present invention provides a memory access means connected to a main storage device having a copy of a microprogram and accessed by the microprogram control device, a control storage storing the microprogram, and detecting errors in data read from the control storage. a microprogram control device comprising: error detection means for generating an address of a copy of the microprogram on the main storage device based on the address of data detected as an error by the error detection means; Address control means including means for reading the microprogram on the main memory using the address and storing it in the control storage, and a scratch pad memory in which control information necessary for restarting processing is saved and recovered. It is characterized by: Here, the memory requesting display means is provided for displaying that the microprogram control device is in the process of requesting memory, and the address control means is configured to display the microprogram control device in a state in which the error detection means detects an error. It is desirable to include means for reading the microprogram in the main memory and correcting the microprogram in the control storage when the microprogram is not in the middle of a memory request.

〔作用〕[Effect]

処理実行中に、コントロールストレージからの制御デー
タの読出エラーが検出されると、処理を中断する一方、
処理実行中のデータをセーブする。
If an error in reading control data from the control storage is detected during processing, the processing will be interrupted, and
Save the data that is being processed.

主記憶装置に対してリクエスト中で無いことを確認し、
主記憶装置上の制御データのコピーを読み出してコント
ロールストレージに格納してエラーを訂正し、一方セー
ブ中のデータをリカバして処理を中断点から再開する。
Confirm that no requests are being made to the main storage,
A copy of the control data in main memory is read and stored in control storage to correct the error, while the data being saved is recovered and processing resumes from the point of interruption.

〔実施例〕〔Example〕

以下、本発明の一実施例について図面を参照して説明す
る。第1図は、この実施例の構成を示すブロック構成図
である。この実施例は、マイクロプログラム制御装置1
と、マイクロプログラムのコピーであるマイクロプログ
ラムデータ20を格納し、このマイクロプログラム制御
装置1によるアクセスが可能な主記憶装置2とを備え、
ここで、マイクロプログラム制御装置1は、主記憶装置
2のデータをアクセスするメモリアクセス手段10と、
マイクロプログラムを格納するコントロールストレージ
11と、このコントロールストレージ11の読み出しデ
ータを格納する続出レジスタ12と、続出レジスタ12
で読み出されたデータのエラーを検出するエラー検出手
段13と、このエラー検出手段13からのエラー検出通
知に応じてコントロールストレージ11のアドレスを生
成するアドレス生成手段14と、コントロールストレー
ジ続出エラーのアドレスを格納するエラーアドレスレジ
スタ15と、マイクロプログラム制御に必要な複数のジ
ェネラルレジスタであるジェネラルレジスタ群16と、
マイクロプログラム制御に必要なデータを演算する演算
手段17と、マイクロプログラム制御に必要なデータを
格納するスクラッチパッドメモリ18と、マイクロプロ
グラム命令によるメモリアクセス手段10の制御で主記
憶装置2のリプライデータを格納するメモリリプライレ
ジスタ19とを備える。ここで、メモリアクセス手段1
0は、マイクロプログラムが参照できる状態であるメモ
IJ IJクエスト中が否かを表示するメモリリクエス
ト中表示手段101を含む。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of this embodiment. In this embodiment, the microprogram control device 1
and a main storage device 2 which stores microprogram data 20, which is a copy of the microprogram, and which can be accessed by the microprogram control device 1.
Here, the microprogram control device 1 includes a memory access means 10 for accessing data in the main storage device 2;
A control storage 11 that stores a microprogram, a continuous register 12 that stores read data from the control storage 11, and a continuous register 12
an error detection means 13 for detecting an error in the data read out; an address generation means 14 for generating an address of the control storage 11 in response to an error detection notification from the error detection means 13; an error address register 15 that stores the error address register 15; a general register group 16 that is a plurality of general registers necessary for microprogram control;
Reply data in the main storage device 2 is controlled by a calculation means 17 for calculating data necessary for microprogram control, a scratch pad memory 18 for storing data necessary for microprogram control, and a memory access means 10 using microprogram instructions. It also includes a memory reply register 19 for storing. Here, memory access means 1
0 includes a memory request display means 101 for displaying whether or not a memo IJ quest is in progress that can be referenced by the microprogram.

すなわち、この実施例は、マイクロプログラムのコピー
をもつ主記憶装置2に接続され、このマイクロプログラ
ム制御装置1がアクセスするメモリアクセス手段10と
、マイクロプログラムを格納するコントロールストレー
ジ11と、このコントロールストレージ11から読出し
たテ°−夕のエラーを検出するエラー検出手段13とを
備え、さらに、本発明の特徴とする手段として、エラー
検出手段13がエラー検出したデータのアドレスに基づ
き主記憶装置2上のマイクロプログラムのコピーのアド
レスを生成する手段およびこの手段で生成されたアドレ
スを用いて主記憶装置2上のマイクロプログラムを読出
し、これを上記コントロールストレージに格納する手段
を含むアドレス制御手段であるアドレス生成手段14お
よびエラーアドレスレジスタ15と、処理再開時に必要
な制御情報がセーブおよびリカバされるスクラッチパッ
ドメモリ18と、マイクロプログラム制御装置1がメモ
リリクエスト中であることを表示するメモリリクエスト
中表示手段101 とを備え、上記アドレス制御手段は
、エラー検出手段13がエラー検出した状態で、かつ、
マイクロプログラム制御装置1がメモリリクエスト中で
ないときに、主記憶装置2上のマイクロプログラムを読
出し、コントロールストレージ11内のマイクロプログ
ラムを訂正する手段を含む。
That is, this embodiment includes a memory access means 10 connected to a main storage device 2 having a copy of the microprogram and accessed by the microprogram control device 1, a control storage 11 storing the microprogram, and the control storage 11. Error detection means 13 detects an error in the data read from the data stored in the main storage device 2 based on the address of the data detected by the error detection means 13 as a feature of the present invention. Address generation, which is an address control means including means for generating an address for a copy of the microprogram, and means for reading the microprogram on the main storage device 2 using the address generated by this means and storing it in the control storage. means 14 and error address register 15; a scratch pad memory 18 in which control information necessary for restarting processing is saved and recovered; and memory requesting display means 101 for indicating that the microprogram control device 1 is requesting memory. and the address control means is in a state where the error detection means 13 detects an error, and
It includes means for reading the microprogram on the main storage device 2 and correcting the microprogram in the control storage 11 when the microprogram control device 1 is not making a memory request.

次に、この実施例の動作を説明する。Next, the operation of this embodiment will be explained.

マイクロプログラム制御装置1に対して処理要求が生じ
ると、アドレス生成手段14はコントロールストレージ
11のアドレスを生成する。コントロールストレージ1
1から続出レジスタ12に制御データが読み出され、ジ
ェネラルレジスタ群16、演算手段17、およびメモリ
アクセス手段10を制御して処理を実行する。処理実行
中にエラー検出手段13が続出レジスタ12の続出エラ
ーを検出すると、アドレス生成手段14に通知する。ア
ドレス生成手段14は読出エラーの通知を受けると、マ
イクロプログラムの実行をストップさせる。同時に続出
エラーの発生したワードのアドレスをエラーアドレスレ
ジスタ15に格納する。アドレス生成手段14は、コン
トロールストレージエラー処理のアドレスを生成してエ
ラー処理を実行する。コントロールストレージエラー処
理のマイクロプログラムは、ジェネラルレジスタ群16
とメモリリプライレジスタ19とのデータをスクラッチ
パッドメモリ18にセーブする。メモリアクセス手段I
O内のメモリリクエスト中表示手段101を参照してリ
クエスト中であれば、該メモリリクエストのリプライが
返った後にジェネラルレジスタ群16を経由してスクラ
ッチパッドメモリ18にセーブする。エラーアドレスレ
ジスタ15の内容から主記憶装置20マイクロプログラ
ムデータ20のアドレスを演算手段17で計算する。メ
モリアクセス手段10を起動し、主記憶装置2をアクセ
スする。リクエストのリプライが返ると、リプライデー
タがメモリリプライレジスタ19にセットされる。続出
エラーの発生したワードのアドレスをアドレス生成手段
14は生成し、リプライデータをコントロールストレー
ジ11に書き込む。
When a processing request is issued to the microprogram control device 1, the address generation means 14 generates an address for the control storage 11. control storage 1
Control data is read from 1 to successive register 12, and controls general register group 16, arithmetic means 17, and memory access means 10 to execute processing. When the error detection means 13 detects a successive error in the successive register 12 during execution of processing, it notifies the address generation means 14. When the address generation means 14 receives the notification of the read error, it stops the execution of the microprogram. At the same time, the address of the word in which successive errors have occurred is stored in the error address register 15. The address generation means 14 generates an address for control storage error processing and executes the error processing. The microprogram for control storage error processing is general register group 16.
and the data of the memory reply register 19 are saved in the scratch pad memory 18. Memory access means I
If a request is in progress with reference to the memory request display means 101 in O, the memory is saved in the scratch pad memory 18 via the general register group 16 after a reply to the memory request is returned. The arithmetic means 17 calculates the address of the microprogram data 20 in the main memory 20 from the contents of the error address register 15. The memory access means 10 is activated and the main storage device 2 is accessed. When a reply to the request is returned, the reply data is set in the memory reply register 19. The address generating means 14 generates the address of the word where the repeated error has occurred, and writes the reply data into the control storage 11.

スクラッチパッドメモリ18にセーブしたジェネラルレ
ジスタ群16とメモリリプライレジスタ19のデータと
をリカバーして続出エラーが発生したときの状態にする
。アドレス生成手段14は、読出エラーが発生したアド
レスから処理を継続する。
The data of the general register group 16 and the memory reply register 19 saved in the scratch pad memory 18 are recovered to be in the state when successive errors occur. The address generating means 14 continues processing from the address where the read error has occurred.

〔発明の効果〕〔Effect of the invention〕

本発明は、以上説明したように、コントロールストレー
ジの容量を縮小し、訂正するための専用ハードウェアも
縮小できる効果がある。
As explained above, the present invention has the effect of reducing the capacity of the control storage and also reducing the dedicated hardware for correction.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明実施例の構成を示すブロック図。 第2図は、従来例の構成を示すブロック図。 1・・・マイクロプログラム制御装置、2・・・主記憶
装置、10・・・メモリアクセス手段、11.31・・
・コントロールストレージ、12・・・続出レジスタ、
13・・・エラー検出手段、14・・・アドレス生成手
段、15・・・エラーアドレスレジスタ、16・・・ジ
ェネラルレジスタ群、17・・・演算手段、18・・・
スクラッチパッドメモリ、19・・・メモリリプライレ
ジスタ、101 ・・・メモリリクエスト中表示手段、
32・・・アドレスレジスタ、33・・・セレクタ、3
4・・・コントロールストレージレジスタ (CSレジ
スタ)、35・・・訂正手段。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a block diagram showing the configuration of a conventional example. DESCRIPTION OF SYMBOLS 1... Microprogram control device, 2... Main storage device, 10... Memory access means, 11.31...
・Control storage, 12... successive registers,
13... Error detection means, 14... Address generation means, 15... Error address register, 16... General register group, 17... Arithmetic means, 18...
Scratch pad memory, 19...Memory reply register, 101...Memory request display means,
32...Address register, 33...Selector, 3
4... Control storage register (CS register), 35... Correction means.

Claims (1)

【特許請求の範囲】 1、マイクロプログラムのコピーをもつ主記憶装置に接
続され、このマイクロプログラム制御装置がアクセスす
るメモリアクセス手段と、マイクロプログラムを格納す
るコントロールストレージと、このコントロールストレ
ージから読出したデータのエラーを検出するエラー検出
手段とを備えたマイクロプログラム制御装置において、 上記エラー検出手段がエラー検出したデータのアドレス
に基づき上記主記憶装置上のマイクロプログラムのコピ
ーのアドレスを生成する手段およびこの手段で生成され
たアドレスを用いて上記主記憶装置上のマイクロプログ
ラムを読出し、これを上記コントロールストレージに格
納する手段を含むアドレス制御手段と、 処理再開時に必要な制御情報がセーブおよびリカバされ
るスクラッチパッドメモリと を備えたことを特徴とするマイクロプログラム制御装置
。 2、上記マイクロプログラム制御装置がメモリリクエス
ト中であることを表示するメモリリクエスト中表示手段
を備え、 上記アドレス制御手段は、上記エラー検出手段がエラー
検出した状態で、かつ、上記マイクロプログラム制御装
置がメモリリクエスト中でないときに、上記主記憶装置
上のマイクロプログラムを読出し、上記コントロールス
トレージ内のマイクロプログラムを訂正する手段を含む
請求項1記載のマイクロプログラム制御装置。
[Claims] 1. A memory access means connected to a main storage device having a copy of the microprogram and accessed by the microprogram control device, a control storage storing the microprogram, and data read from the control storage. and an error detection means for detecting an error in the microprogram control device, the means for generating an address of a copy of the microprogram on the main storage device based on the address of the data in which the error detection means detects an error, and this means. an address control means including means for reading the microprogram on the main memory using the address generated by the above and storing it in the control storage; and a scratch pad in which control information necessary for restarting processing is saved and recovered. A microprogram control device characterized by comprising a memory. 2. Memory requesting display means for displaying that the microprogram control device is making a memory request, and the address control means detects when the error detection means detects an error, and when the microprogram control device 2. The microprogram control device according to claim 1, further comprising means for reading the microprogram in said main storage and correcting the microprogram in said control storage when a memory request is not in progress.
JP2257737A 1990-09-26 1990-09-26 Microprogram controller Pending JPH04134538A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2257737A JPH04134538A (en) 1990-09-26 1990-09-26 Microprogram controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2257737A JPH04134538A (en) 1990-09-26 1990-09-26 Microprogram controller

Publications (1)

Publication Number Publication Date
JPH04134538A true JPH04134538A (en) 1992-05-08

Family

ID=17310402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2257737A Pending JPH04134538A (en) 1990-09-26 1990-09-26 Microprogram controller

Country Status (1)

Country Link
JP (1) JPH04134538A (en)

Similar Documents

Publication Publication Date Title
JPH0581935B2 (en)
JPH0799512B2 (en) Programmable external storage controller
CN116382958B (en) A memory error processing method and computing device
JPS59117800A (en) One-bit error processing system of buffer storage
JPS58121457A (en) Information processing device
US4797816A (en) Virtual memory supported processor having restoration circuit for register recovering
JPH04134538A (en) Microprogram controller
JP2600376B2 (en) Memory controller
JPH04317128A (en) Micro program control system
JPH04125747A (en) Cache memory controller
JPH05120155A (en) Microprogram controller
JP2565590B2 (en) Data processing device
JPH04181331A (en) Instruction retry system
JPS61117635A (en) Virtual storage control system
JP2504151B2 (en) Data processing device
JPS62130444A (en) Memory access controller
JPH038029A (en) Microprogram controller
JPS61253565A (en) Storage device
JPH04309137A (en) memory system
JPH0113131B2 (en)
JPH0481953A (en) Memory device
JPS6131497B2 (en)
JPH01284946A (en) Error correction system
JPH01147751A (en) Memory access controller
JPH0944411A (en) Storage device adopting patrol system