JPH0420297B2

JPH0420297B2 -

Info

Publication number: JPH0420297B2
Application number: JP57092280A
Authority: JP
Inventors: Masato Tanaka; Tadao Suzuki; Yoshio Osakabe
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1982-05-29
Filing date: 1982-05-29
Publication date: 1992-04-02
Also published as: JPS58209253A

Description

【発明の詳細な説明】本発明は、PCM化オーデイオ信号等のデイジ
タル信号をシリアル伝送するためのデイジタル信
号伝送方法に関する。

近年において、オーデイオ信号等のアナログ信
号を、たとえばPCM（Pulse Code Modulation）
方式等によりデイジタル信号に変換し、信号伝送
媒体あるいは記録媒体を介して伝送あるいは記
録・再生することが頻繁に行なわれるようになつ
ている。このようなデイジタルオーデイオ信号等
において、元のアナログ信号の１サンプル値を量
子化して符号化した複数ビツトデータを１サンプ
ルデータとし、この１サンプルデータをもとにデ
イジタル信号の１ワードを構成している。１ワー
ド内には、上記１サンプルデータの他に、必要に
応じて、エラー防止データビツトや、データ有効
性判別ビツトや、ユーザ用ビツトや、チヤンネル
状態情報ビツトや、パリテイビツト等の各種デー
タ用ビツトが含まれる。

このような各種データを含むデイジタル信号を
シリアル伝送する方法に対して、次のような性質
が要求されている。

すなわち、先ず、伝送路中に交流結合を含む場
合でも確実な伝送を可能とし、電気的または光学
的システムのいずれの場合でも閾値検出が確実に
行ない得るようにするために、直流成分を含まな
い（DC−free）ような伝送波形とすることが必
要である。次に、伝送波形は、極性に依存しない
（polarity−free）ようにすることが必要とされ、
これは、たとえばツイステツドペア等の一対の
（２本の）伝送線の一方と他方とが入れ違つた場
合でも伝送信号に影響を与えることが無く、装置
の簡略化に貢献する。次に、ハードウエア化が単
純・容易であることが必要である。さらに、放送
局やスタジオ等への適用時の伝送距離を満足し得
ることが必要である。

このような要求をすべて満足するデイジタル信
号変調方式として、いわゆるデイジタルFM方式
が知られている。このデイジタルFM方式は、
“１”、“０”の２値データの各ビツトのエツジ
（あるいは境界）には常に反転（transition）を
配し、各ビツトの中央位置では、第１の値、例え
ば“１”のとき反転あり、第２の値、例えば
“０”のとき反転なしとする変調方式であり、デ
イジタル２値データに対応して第１図のような信
号波形として表わされる。このデイジタルFM方
式の信号において、データのビツト周期をＴとす
るとき、上記反転から次の反転までの間隔は、
Ｔ／２あるいはＴのいずれかであるため、ビツト
クロツク信号の検出や保持が極めて容易である。
また、上記DC−freeかつpolarity−freeの条件も
満足している。

ところで、デイジタル信号をシリアル伝送する
場合、すなわち、各ワードの全てのビツトを順次
１ビツトずつ一本（あるいは一対）の伝送線を介
して伝送する場合には、各ワードの始端（あるい
は各ワード内の所定の位置）を明確に指示するこ
とが必要とされる。この各ワード毎に設けられる
ワード始端（あるいは所定位置）の表示部分は、
いわゆるワード同期信号部分であり、ワード内の
他のデータ部分に対して明確に区別し得ることが
要求される。また、ワード同期信号の基準タイミ
ング決定部分となる信号の立上り、立下りのエツ
ジ部の時間変動を極力低減することが必要とされ
る。すなわち、このエツジ部は、受信側（あるい
は再生側）回路部のPLL回路に基準位相情報と
して供給されるものであるため、ビツト周期に比
べても極めて短かい時間単位での精度が要求され
る。

ここで、デイジタル信号の送受信時に、信号の
立上り波形と立下り波形とは必ずしも同じ（完全
な対称形）にはならず、送信側回路の出力スイツ
チング素子のオン動作時間とオフ動作時間の誤差
分や、信号伝送ラインのオン、オフ動作に対応す
る各インピーダンスの違いによる立上り時定数と
立下り定数との誤差分や、受信側回路のスイツチ
ング素子のオン、オフ動作の時間差等により、受
信側回路部のPLL回路に供給されるワード同期
信号のエツジ部のタイミングは、立上り時と立下
り時とで異なつてくる。このことから、信号自体
の極性は任意であるが、一連のシリアル伝送され
るデイジタル信号については、ワード同期信号が
いずれか一方の極性で無変形となることが必要と
される。

本発明は、このような従来の実情に鑑み、上記
polarity−freeの条件を満足しつつワード内の他
のデータとの区別が明確に行なえるワード同期信
号を有し、かつ、一連のデジタル信号内ではワー
ド同期信号の極性が変化せず、ワード同期信号部
分に要するビツト数が少なくてすみ、送信・受信
回路構成（あるいは記録・再生回路構成）が簡単
となるようなデイジタル信号伝送方法の提供を目
的とする。

すなわち、本発明に係るデイジタル信号伝送方
法の特徴は、１ワード複数ビツトより成るデイジ
タル２値データをデイジタル変調してシリアル伝
送するデイジタル信号伝送方法において、上記デ
イジタル変調として、上記デイジタル２値データ
の各ビツトの境界で反転すると共に、各ビツトの
中央位置では、第１の値のとき反転し、第２の値
のとき反転しない変調規則を採用し、上記各ワー
ドにはワード同期信号及びパリテイビツトが設け
られており、上記ワード同期信号は、上記変調規
則の内、ビツト境界位置での反転を禁止する箇所
を設けることによりビツト周期の1.5倍以上のパ
ルス幅部分を有し、上記１ワード中の上記ワード
同期信号及びパリテイデータを含む全てのデイジ
タル２値データの内の上記第２の値をとる全ビツ
ト数と上記反転禁止箇所の個数との和が偶数とな
るように上記パリテイデータ値が選定され、各ワ
ードの始端の前縁の極性が同一方向に固定される
ことである。

以下、本発明に係る好ましい実施例について、
図面を参照しながら説明する。

第２図はデイジタル信号の１ワードのワードフ
オーマツトの一例を示し、１ワードを32ビツトで
構成している。この１ワードの始めの２ビツト
は、本発明の要旨となるワード同期信号部分Ｓと
して用い、３ビツト目から26ビツト目までの24ビ
ツトD1〜D24を、たとえばオーデイオ信号の１
サンプル値をPCM化したデイジタルオーデイオ
サンプルデータ用としている。必要に応じて、こ
のサンプルデータビツトD1〜D24内の後部の４
ビツトD21〜D24を補助データビツトX₁〜X₄とし
て用いてもよい。次の27、28ビツト目は、たとえ
ばブロツク・チヤンネル検出ビツトとして用いる
ことが考えられており、第２図のブロツクフオー
マツトのように時間的に連続した複数ワード（た
とえば256ワード）で１ブロツクを構成する場合
のブロツクの始端位置を決定したり、この１ブロ
ツク内を複数チヤンネルに分割する場合の各チヤ
ンネルの始端を決定するために有用である。次
に、29ビツト目はデータ有効性判別ビツトＶとし
て、30ビツト目はユーザーズビツトＵとして、31
ビツト目はチヤンネル状態データビツトＣとし
て、さらに、32ビツト目はパリテイビツトとし
て、それぞれ用いられている。この場合のユーザ
ーズビツトＵやチヤンネル状態データビツトＣ
は、第２図のブロツクフオーマツトにおける１ブ
ロツクを単位としてそれぞれ１つのワードを構成
している。

次に、本発明の要旨となるワード同期信号につ
いて、第３図を参照しながら説明する。

この第３図のＡ，Ｂ，Ｃの各信号波形は、それ
ぞれ第１、第２、第３の実施例を示し、上記ワー
ド同期信号部分Ｓの２ビツトの範囲内のビツトの
エツジ位置（３箇所の境界位置）のうちの２箇所
で反転（transition）を禁止することにより、ビ
ツト周期Ｔの1.5倍以上のパルス幅（隣接する反
転間の距離）を有するワード同期信号を得てい
る。そして、他のエツジ位置については、それぞ
れ隣接するデータやパリテイデータに対して、デ
イジタルFM方式の規則に従つて連続させてお
り、上記DC−free、polarity−freeの条件を満足
するようになつている。また、パリテイデータに
ついては、上記反転禁止箇所が２箇所の場合、ワ
ード同期信号部分の２ビツトのデータも含めて
“０”が偶数個となるように選定しており、１ワ
ードのビツト数が第２図の例の32ビツトのように
偶数ビツトの場合には、１ワード内の（ワード同
期も含む）全ビツトについて偶数パリテイ
（even parity）が用いられ、また、１ワードが奇
数ビツトの場合には奇数パリテイ（odd parity）
が用いられる。このように、１ワード内のデータ
“０”の個数を偶数個とすることにより、各ワー
ドの始端の前縁の極性が上向きか下向かのいずれ
かで固定される。これは、第１図の信号波形から
も明らかなように、データ“１”のときにはビツ
トの前縁と後縁の極性（向き）が等しく、データ
“０”のときには反対となることより、“０”が偶
数個含まれているワードの始端の前縁と終端の後
縁（次のワードの始端の前縁）とが同じ向きで反
転することになるからである。さらに、このと
き、上記反転禁止箇所が１箇所増える毎にワード
の終端の後縁（次のワードの始端の前縁）の極性
（向き）が反対となり、偶数箇所で同じ向きとな
る。

ここで、本発明の第１の実施例の要部となる第
３図Ａのデイジタル信号波形においては、ワード
同期信号用の２ビツトS₁、S₂をいずれも“０”と
し、ビツトS₁の前縁およびビツトS₂の後縁にて、
それぞれ反転を禁止している。この場合、１ワー
ド32ビツトとし、上記ビツトS₁、S₂もデータとみ
なしたときに“０”が偶数個となるようにするに
は、データビツトD₁〜D₂₉とパリテイビツトＰと
の30ビツトについてのパリテイを偶とすればよ
く、パリテイビツトＰとしては偶数パリテイ
（even parity）を用いればよい。そして、たとえ
ばビツトS₁で“Ｌ”（ローレベル）、ビツトS₂で
“Ｈ”（ハイレベル）のデイジタル信号が受信され
たときには、いずれのワードについても常に第３
図Ａと同じ極性のワード同期信号が得られ、ビツ
トS₁とS₂との境界で必ず立上りの波形が得られ
る。さらに、ビツトS₁の前縁、およびビツトS₂の
後縁で、それぞれ反転を禁止していることより、
ビツトS₁、S₂の境界位置から前、後方向にそれぞ
れ1.5T〜2Tの無反転区間が得られる。

次に、本発明の第２の実施例の要部としての第
３図Ｂのデイジタル信号波形においては、ワード
同期信号部分のビツトをS₁を“０”、ビツトS₂を
“１”とし、ビツトS₁、S₂の境界、およびビツト
S₂の後縁の２箇所でそれぞれ反転を禁止してい
る。この場合、１ワード32ビツトの全てに対して
“０”を偶数（“１”も偶数）とするには、ビツト
S₂が“１”であることより、データビツトD₁〜
D₂₉とパリテイビツトＰとの30ビツトに対しては
奇数パリテイ（odd parity）を用いる必要があ
る。すなわち、パリテイビツトＰは、データとパ
リテイの30ビツトに対して設定される場合には奇
数パリテイを用い、１ワード全32ビツトに対して
は偶数パリテイとすればよい。この第２の実施例
では、ビツトS₁の前縁とビツトS₂の中央との間に
1.5Tの無反転区間が設けられ、ビツトS₂の中央
から後方に向かつては、1T（データD₁が“１”）
又は1.5T（データD₁が“０”）の無反転区間が設
けられる。そして、ワード同期信号の極性が無変
化であることは勿論である。

次に、第３の実施例の要部となる第３図Ｃの信
号波形はおいては、ビツトS₁を“１”、ビツトS₂
を“０”としており、ビツトS₁の前縁と、ビツト
S₁、S₂を境界との２箇所で反転を禁止している。
この場合も、上記第２の実施例と同様に、パリテ
イビツトＰとしては、データとパリテイとの30ビ
ツトに対して奇数パリテイを用いればよい。

ここで、第３図Ａ，Ｂ，Ｃの信号波形図におい
て、実線の波形および反転位置は変化なく、破線
の波形および反転位置がデータD₁〜D₂₉（および
パリテイＰ）の内容に応じて変化する。また、各
波形図中の記号の位置が、上記反転禁止位置を
示す。さらに、各パリテイビツトＰの位置に記載
したE.P.、O.P.がそれぞれ偶数パリテイ、奇数パ
リテイを示し、（）内は、ワード同期信号部分
のビツトS₁、S₂もデータとみなした時のパリテイ
を示している。なお、これらの第３図Ａ，Ｂ，Ｃ
のワード同期信号波形の“Ｈ”、“Ｌ”は反転可能
であり、一対の送受信機（あるいは記録再生機）
において、時間的に連続して送受信されるシリア
ルデイジタル信号内において、ワード同期信号の
極性が無変化となることが重要である。また、パ
リテイビツトＰの位置は、図示の例に限定され
ず、データビツトD₁〜D₂₉の途中位置でもよい。

これらの３つの実施例は、いずれもDC−free、
polarity−free、ワード同期信号の極性無変化、
ワード同期信号の隣接する反転間の距離が1.5T
以上の各条件を満足し、かつ、ワード同期信号部
分は２ビツトですみ、２箇所の反転禁止を除けば
デイジタルFM方式による変調の規則をすべて満
足するものとなつている。

したがつて、デイジタルデータ信号の変調、復
調が容易に行なえ、回路構成が簡単で、ワード同
期信号の極性が無変化であるため基準位相決定用
エツジ部（第３図Ａ，Ｂ，Ｃの矢印に示す反転
部）のタイミング精度が高いという効果がある。

ところで、第３図Ａ，Ｂ，Ｃのワード同期信号
を要部とする３つの実施例の内、第３図Ａの第１
の実施例では、無反転区間が2Tとなり得るため、
FMデビエーシヨンが深くなる。また、第３図Ｃ
の第３の実施例では、受信側でのワード同期信号
検出時に、連続して２個の1.5Tの無反転区間が
表われたときには２個目の1.5Tを採用すること
が必要となるため、回路構成が複雑化し、ワード
同期信号検出に少なくとも1.5Tの遅延時間が必
要とされる。これに対して、第３図Ｂの第２の実
施例の場合には、FMデビエーシヨンが浅く、最
初に表われた1.5Tの無反転区間によりワード同
期信号検出が行なえ、次の無反転区間について
は、1.5Tが表われてもこれを採用しないように
構成すればよいため、回路構成が簡単で、ワード
同期信号検出も即時に行なえる。

次に、第４図は、本発明に係るデイジタル信号
伝送方法の送信側（あるいは記録側）回路構成の
一例を示し、たとえば第３図Ｂのワード同期信号
波形を用いる例を示している。

この第４図において、タイミングジエネレータ
１は回路動作の各種タイミングパルスを発生する
ものであり、第５図に示すワード周期のロードパ
ルスおよびビツト周期Ｔのビツトクロツクを、パ
ラレル−シリアル変換手段としてのシフトレジス
タ２に送つている。シフトレジスタ２は、１ワー
ド32ビツト分の32個のパラレル入力端子（ロード
端子）L₁〜L₃₂を有し、入力端子L₁から順に、ワ
ード同期信号用のビツトS₂、S₁、パリテイビツト
Ｐ、データビツトD₂₉〜D₁の各データが入力され
ている。この場合、入力端子L₁は“Ｈ”に、L₂
は“Ｌ”に、それぞれハード的に設定すればよ
い。そして、ロードパルス入力タイミングからビ
ツトクロツクパルスに同期して、入力端子L₃₁に
入力されたデータから順に、第５図に示すように
32ビツトの全データが順次シリアルに出力され
る。このシリアルデータ信号は、たとえばNRZ
（Non Return to Zero）信号であり、ビツト周
期Ｔ間の“Ｈ”が“１”に、“Ｌ”が“０”にそ
れぞれ対応している。シフトレジスタ２からのシ
リアルデータ信号は、オア回路３に入力され、タ
イミングジエネレータ１からの第５図に示すエツ
ジ反転信号との論理和がとられて、アンド回路４
に送られる。アンド回路４は、タイミングジエネ
レータ１からの第５図に示す反転禁止信号とオア
回路３からの出力との論理積をとり、JKフリツ
プフロツプ５のJK入力端子に送る。このJK入力
信号は、第５図に示すように、各ビツトのビツト
周期Ｔの前半Ｔ／２の部分に、データに対応する
“Ｈ”、“Ｌ”が配された信号となつており、各ビ
ツトの後半Ｔ／２はエツジ反転のために“Ｈ”と
なるが、上記反転禁止に対応するビツトS₁、S₂の
各後半Ｔ／２のみが“Ｌ”となつている。一方、
JKフリツプフロツプ５のクロツク入力端子には、
タイミングジエネレータ１からビツト周期Ｔの1/
２の周期Ｔ／２のFMクロツク信号（周波数がビ
ツトクロツクの２倍の信号）が供給されており、
このJKフリツプフロツプ５からは、第５図に示
すようなデイジタルFM出力信号が得られ出力端
子６に送られる。すなわち、JKフリツプフロツ
プ５は、デイジタルFM変調器として動作する。

ここで、パリテイビツトＰのデータ値は、デー
タD₁〜D₂₉の“１”の個数をチエツクして、Ｐも
含めた30ビツト内の“１”の個数が奇数となるよ
うに計算により求めているが、ワード同期信号部
分のビツトS₁の直前が常に“Ｌ”となることを考
慮して、ハードウエアにより強制的に“Ｌ”とす
るように構成してもよい。

すなわち、第６図は、ワード同期部分のビツト
S₁の直前のタイミング（第５図のJK入力のＰの
位置）で、JK入力を強制的に“Ｈ”とするより、
FM出力におけるパリテイビツトＰの少なくとも
後半Ｔ／２の区間を強制的に“Ｌ”とするための
回路構成例を示すものである。この第６図におい
て、タイミングジエネレータ１から第５図に示す
ようなリセツト出力を発生し、オア回路７を介し
てJKフリツプフロツプ５のＫ入力端子に供給し、
また上記リセツト出力をインバータ８で反転して
アンド回路４に供給している。したがつて、この
リセツト出力パルス発生時には、JKフリツプフ
ロツプ５のＪ入力端子が“Ｌ”、Ｋ入力端子が
“Ｈ”となるため、パリテイビツトＰの後半Ｔ／
２でのFM出力は強制的に“Ｌ”とされる。この
場合には、送信側においてワード同期信号の極性
が絶対的に固定されるわけであるが、受信側では
これが反転されて受信されても良く、polarity−
freeの条件を破るものではない。

次に、第７図は、受信側（あるいは再生側）の
回路構成の一例を示し、入力端子１１に上記１ワ
ード32ビツトのデイジタルFM信号が各ビツト毎
に順次シリアル入力される。このシリアルデータ
FM信号は、２個のＤ型フリツプフロツプおよび
排他的論理和回路（Exclusive OR回路）より成
るエツジ検出（反転検出）回路１２に送られてい
る。このエツジ検出回路１２の各Ｄ型フリツプフ
ロツプには、クロツク入力端子１３を介し、上記
ビツトクロツクの６倍の周波数のマスタークロツ
ク信号が供給されている。このマスタークロツク
信号は、３分周のクロツクカウンタ１４のクロツ
ク入力端子に供給され、このクロツクカウンタ１
４からは、マスタークロツクの1/3の周波数（ビ
ツトクロツクの２倍の周波数）の再生FMクロツ
ク信号が出力される。この場合、一般的にマスタ
ークロツクはビツトクロツクの６倍以上の偶数倍
の周波数に選定し、これを何分周かしてビツトク
ロツクの２倍の再生FMクロツクを得るようにす
ればよい。

また、入力端子１１からのデイジタルFM信号
は、FMデモジユレータ（復調回路）１５に送ら
れる。このFMデモジユレータ１５は、２個のＤ
型フリツプフロツプとEx・OR回路（排他的論理
和回路）とより成り、これらのＤ型フリツプフロ
ツプのクロツク入力端子には、クロツクカウンタ
１４からの上記FMクロツク信号が供給されてい
る。また、このFMクロツク信号は、２分周クロ
ツクカウンタ１６のクロツク入力端子に供給さ
れ、このクロツクカウンタ１６からはFMクロツ
クの1/2の周波数のビツトクロツク信号が出力さ
れる。このビツトクロツク信号は、上記FMデモ
ジユレータ１５からの出力信号が供給されている
Ｄ型フリツプフロツプ１７のクロツク入力端子に
供給され、このＤ型フリツプフロツプ１７から
は、たとえばNRZの再生シリアルデータが出力
される。ここで、FMデモジユレータ１５からの
出力は、第５図のJK入力信号のように表われ、
Ｄ型フリツプフロツプ１７からの出力は、第５図
のシリアルデータのように表われる。そして、こ
の再生シリアルデータ信号は、シリアル−パラレ
ル変換器１８に送られ、１ワード32ビツト（ただ
しワード同期部分の２ビツトS₁、S₂は不要）のパ
ラレルデータ信号に変換されて出力される。この
シリアル−パラレル変換器１８には、ワード内タ
イミングコントロール回路１９からのクロツク信
号が供給される。

ところで、ワード同期信号の抽出については、
前述したように一つの反転から次の反転までの期
間が1.5Tとなることを検出することにより行な
われるが、この1.5Tの後縁を確実に検出するた
めに、たとえば1.5T±0.25Tの範囲内のエツジを
選択的に取り込むようなウインドウパルスを用い
ている。これは、第７図の例では、クロツク入力
端子１３からのマスタークロツク信号をワード同
期検出用のカウンタ２１で計数し、一つの反転か
らたとえば８、９、10カウント目を含む時間範囲
にわたつて“Ｈ”となるようなウインドウパルス
をゲート回路２２により作り出し、このウインド
ウパルスをアンド回路２３に送つている。このア
ンド回路２３には、上記エツジ検出回路１２から
のエツジ検出パルスが供給されており、上記ウイ
ンドウパルスが“Ｈ”の間だけ上記エツジ検出パ
ルスを通過させることによつて、ワード同期信号
中の基準タイミング決定用の反転（第３図Ｂの矢
印の立下り）を取り出している。ここで、カウン
タ２１のロード端子（あるいはリセツト端子）に
は、エツジ検出回路１２からのエツジ検出パルス
を供給すればよいが、第３図ＢのビツトS₂後半か
らビツトD₁にかけて表われ得る1.5Tまでも検出
することのないように、上記エツジ検出パルスを
アンド回路２４を介してカウンタ２１のロード端
子に供給し、このアンド回路２４に、上記ウイン
ドウパルスをインバータ２５を介して供給してい
る。すなわち、第３図Ｂの矢印に示す反転（エツ
ジ）を検出したエツジ検出パルスは、カウンタ２
１への供給が禁止される。

このようにして、アンド回路２３から得られた
ワード信号中の基準タイミングを示すエツジ検出
パルスは、前述の各クロツクカウンタ１４，１６
のロード端子（あるいはリセツト端子）、および
ワード内タイミングコントロール回路１９にそれ
ぞれ供給され、同期がとられる。

次に、第８図は第７図の受信側回路の変形例で
あり、同じ部分には同一の番号を付している。こ
の第８図の回路構成によれば、ワード同期検出用
のカウンタ３１を、クロツクカウンタ１４からの
FMクロツク信号により駆動しており、第７図の
カウンタ２１に比べて約1/3の速度でよく、また、
カウント数も1.5Tのときの３までカウントでき
ればよい。したがつて、ウインドウパルス形成用
のゲート回路３２の内部構成も、第７図のゲート
回路２２に比べて簡略化できる。他の構成は、第
７図と同様に構成すればよいが、この第８図にお
いては、クロツクカウンタ１４のロード端子への
入力としてエツジ検出回路１２からのエツジ検出
パルスを用いる点、および、アンド回路２３，２
４への入力としてFMデモジユレータ１５の入力
側の（初段の）Ｄ型フリツプフロツプのＱ出力を
用いる点を、第７図と異ならせている。

以上の第４図ないし第８図に示す送受信回路例
からも明らかなように、一般のデイジタルFM方
式の変調、復調回路にわずかの変更を加えるだけ
で構成でき、回路構成が簡単ですみ、ワード同期
検出も確実かつ容易に行なえる。

ところで、前述の第３図Ａ，Ｂ，Ｃに要部を示
す第１、第２、第３の実施例の他にも、上記DC
−freeの条件を緩和したものとして、たとえば第
９図に示すようなワード同期信号を用いることが
できる。

すなわち、この第９図において、ワード同期信
号用のビツトＳを１ビツトとし、極性を無変化と
するためにパリテイビツトＰを設け、ワード同期
信号ビツトＳの前縁、後縁のいずれか一方のみを
反転禁止する。第９図においては、たとえばビツ
トＳの前縁の１箇所のみで反転禁止しており、パ
リテイビツトＰにより、ビツトＳの直前のビツト
（第９図ではパリテイビツトＰ）の後半Ｔ／２が
必ず一方の極性、たとえば“Ｈ”となるから、
1.5T〜2Tの無反転区間が得られる。この場合、
ワード同期信号のビツトＳは“０”に対応し、１
ワード32ビツトのときこのビツトＳも含めて
“０”が偶数個設けられるためには、データD₁〜
D₃₀とパリテイＰとの31ビツト内での“１”が偶
数個必要となり、偶数パリテイ（even parity）
をパリテイビツトに用いればよい。

この第９図の第４の実施例では、直流分（DC
分）が、信号波形のピーク−ピーク値の1/64だけ
表われるのみであり、完全なDC−freeが要求さ
れない用途に適用することができる。また、この
第４の実施例では、ワード同期信号用のビツト数
が１ビツトですみ、データ用のビツト数を最大限
にまで拡大できるという利点がある。

なお、本発明は上記実施例のみに限定されるも
のではなく、たとえばワード同期信号用のビツト
数を３ビツト以上としてもよい。また、パリテイ
ビツトと同様な作用をするもの、たとえばエラー
補正コード用のデータ算出に用いられる多項式を
因数分解したときの項に（Ｘ＋１）が含まれる場
合のエラー補正コードを上記パリテイビツトの代
わりに用いてもよい。この他、本発明の要旨を逸
脱しない範囲において、種々の変更が可能であ
る。

【図面の簡単な説明】

第１図はデイジタルFM方式により変調された
デイジタル信号の一例を示す波形図、第２図は本
発明に適用されるデイジタル信号のワードおよび
ブロツクのフオーマツトの一例を示す図、第３図
は本発明の実施例の要部となるワード同期信号部
分近傍の波形図であり、第３図Ａ，Ｂ，Ｃはそれ
ぞれ第１、第２、第３の実施例に対応する信号波
形図、第４図は上記第２の実施例における送信回
路部の一例を示すブロツク回路図、第５図は第４
図の動作を説明するためのタイムチヤート、第６
図は第４図の回路の変形例を示すブロツク回路
図、第７図は上記第２の実施例における受信回路
部の一例を示すブロツク回路図、第８図は第７図
の回路の変形例を示すブロツク回路図、第９図は
第４の実施例の要部を示す信号波形図である。１……タイミングジエネレータ、２……シフト
レジスタ、５……JKフリツプフロツプ、６……
デイジタルFM信号出力端子、１１……デイジタ
ルFM信号入力端子、１２……エツジ検出回路、
１３……マスタークロツク入力端子、１４，１６
……クロツクカウンタ、１５……FMデモジユレ
ータ、１７……Ｄ型フリツプフロツプ、１８……
シリアル−パラレル変換器、２１，３１……ワー
ド同期検出用カウンタ、２２，３２……ウインド
ウパルス形成用ゲート回路。

Claims

【特許請求の範囲】１１ワードが複数ビツトより成るデイジタル２
値データをデイジタル変調してシリアル伝送する
デイジタル信号伝送方法において、上記デイジタル変調として、上記デイジタル２
値データの各ビツトの境界で反転すると共に、各
ビツトの中央位置では、第１の値のとき反転し、
第２の値のとき反転しない変調規則を採用し、上記各ワードにはワード同期信号及びパリテイ
ビツトが設けられており、上記ワード同期信号は、上記変調規則の内、ビ
ツト境界位置での反転を禁止する箇所を設けるこ
とによりビツト周期の1.5倍以上のパルス幅部分
を有し、上記１ワード中のデイジタル２値データの内の
上記第２の値をとる全ビツト数と上記反転禁止箇
所の個数との和が偶数となるように上記パリテイ
データの値が選定され、各ワードの始端の前縁の
極性が同一方向に固定されることを特徴とするデ
イジタル信号伝送方法。