JPH04222066A - 図形要素表現装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータグラフィッ
クスシステムのフレームバッファに図形要素を表現する
方法と装置に関する。さらに詳細には、本発明は、コン
ピュータグラフィックスシステムのフレームバッファ及
び表示装置に図形要素を表現するコンピュータグラフィ
ックスシステムにおいて、任意の形状のタイルを発生す
る方法と装置に関する。

【０００２】

【従来の技術】コンピュータグラフィックスワークステ
ーションは様々な用途に用いることのできる高度に精細
な図形シミュレーションを提供することができる。コン
ピュータ援用設計（ＣＡＤ）やコンピュータ援用製造（
ＣＡＭ）の分野に携わる技術者や設計者は通常様々な計
算タスクに図形シミュレーションを利用する。したがっ
てコンピュータグラフィックスワークステーション業界
は、図形シミュレーションをより迅速かつ精細に行うこ
とのできるより高性能のコンピュータグラフィックスワ
ークステーションの提供に力を入れてきた。

【０００３】図形機能を有する最近のワークステーショ
ンは一般に、図形操作を組織的に行うための“ウィンド
ー”システムを利用している。この業界ではより高速で
精細な図形機能を提供することに注力するなかで、ワー
クステーション技術者はユーザーのグラフィックスワー
クステーションとの対話可能性を高度に維持する高性能
な多重ウィンドーシステムの設計を目指してきた。

【０００４】このようなグラフィックスシステムにおけ
るウィンドーシステムの主たる機能は、ユーザーがワー
クステーションでの多数の処理に同時にアクセスするこ
とを可能にすることである。これらの処理のそれぞれは
、ワークステーションの表示上での自己の領域を介して
ユーザーにインターフェースを提供する。その結果ユー
ザーにとっては生産性が向上することになる。それは、
ユーザーが、ワークステーション上に多数の処理を表示
する多重ウィンドーによって、同時に１つ以上のタスク
を管理することができるためである。

【０００５】グラフィックスシステムではシステムの画
面に図形要素を“表現する”、あるいは描くための構成
を必要とする。“図形要素”とは、多角形やベクトルの
ような、図形ピクチャの基本構成要素である。図形ピク
チャはすべてこれらの図形要素の組み合わせによって形
成される。図形要素の表現を行うには様々な構成を利用
することができる。このような構成の１つにコロラド州
Ｆｏｒｔ　　ＣｏｌｌｉｎｓのＨｅｗｌｅｔｔ　　Ｐａ
ｃｋａｒｄ　　Ｇｒａｐｈｉｃｓ　　Ｔｅｃｈｎｏｌｏ
ｇｙ　　ｄｉｖｉｓｉｏｎの提供する、ＴＵＲＢＯ　　
ＳＲＸグラフィックスシステムに利用された“スプライ
ン模様”構成がある。

【０００６】図形表現手順は、一般に、“フレームバッ
ファ”と呼ばれる図形表現ハードウェア内で行われる。 フレームバッファは一般に複数のビデオランダムアクセ
スメモリ（ＶＲＡＭ）コンピュータチップからなり、こ
れは、画面上で追跡される特定の図形要素に対応する、
システムの表示画面上の画素の起動に関する情報を格納
する。一般に、フレームバッファはすべての画素起動デ
ータを含み、グラフィックスシステムがワークステーシ
ョンの画面上でこの情報を追跡する準備ができるまでこ
の情報を格納する。フレームバッファは一般に動的であ
り、そこに格納された情報が画面上に書かれるまで周期
的にリフレッシュされる。

【０００７】このように、コンピュータグラフィックス
システムはコンピュータのメモリに格納された画像表示
を人間が容易に理解することのできる画像表示に変換す
る。この画像表示は通常、ある範囲のカラーの光を放出
するように刺激可能な画素要素の配列に分割された陰極
線管（ＣＲＴ）装置上に表示される。画素の放出する特
定の色の光はその“値”と呼ばれる。ＣＲＴ等の表示装
置は通常、左から右、上から下といったある一定の順序
で画素を順次刺激し、このシーケンスを１秒に５０回か
ら７０回繰り返して画面をリフレッシュされた状態に維
持する。このように、画素の値をこの値が表示の刺激に
用いられる時間と時間との間で保持するためになんらか
の機構が必要になる。フレームバッファは通常この“リ
フレッシュ”機能を提供するのに用いられる。

【０００８】当該技術分野では、図形表現システムの表
示画面上のウィンドーにデータを表示するためのフレー
ムバッファ、あるいは“表示プロセッサ”が知られてい
る。Ｒａｎｄａｌｌの米国特許第４，７８０，７０９号
を参照されたい。Ｒａｎｄａｌｌの特許に開示されてい
るように、表示プロセッサはＣＲＴ等の表示画像を複数
の水平なストリップに分割し、各ストリップは、さらに
複数の“タイル”に再分割される。各タイルは画面上に
表示されるウィンドーの１部分を表し、各タイルはさら
に、その特定のタイル内に表示すべきデータのメモリア
ドレス位置を含むタイル記述子によって定義される。Ｒ
ａｎｄａｌｌのＣｏ１．２、２３−３５行を参照された
い。タイルは一般に複数の画素を含むが、その幅は１画
素分程度に小さくてもよい。各ビューイングウィンドー
は、矩形の異なるタイルを組み合て任意の形状とするこ
とができる。ＲａｎｄａｌｌのＣｏ１．１、５５−６７
行を参照されたい。

【０００９】フレームバッファは通常ＶＲＡＭの配列と
して実施されるため、それらは表示装置上の画素位置に
フレームバッファ上のｘ、ｙ座標が割り当てられるよう
にビット写像される。単一のＶＲＡＭ装置が表示装置上
の画像全体の画素位置に対応するすべてのｘ、ｙ座標を
完全に格納するのに十分な格納場所を有することは稀で
あり、したがって、一般に多数のＶＲＡＭが用いられる
。用いられる写像アルゴリズムは、利用可能なＶＲＡＭ
の種類、画素が表現される速度と比較したＶＲＡＭのア
クセス速度、特定の写像を支援するのにどれだけのハー
ドウエアを要するか、といった様々な要因によって変わ
ってくる。

【００１０】高性能コンピュータワークステーションシ
ステムでは、一般に可能な限り多数の画素に同時にアク
セスすることが望ましい。しかし、可能な限り多数の画
素に同時にアクセスするということは各ＶＲＡＭサイク
ルがすべてのＶＲＡＭにアクセスすることを意味する。 さらに、高密度のＶＲＡＭは一般に画素を表現するハー
ドウエアよりはるかに低速である。したがって、当該技
術において画像表現に必要なだけの画素に同時にアクセ
スし、それによってフレームバッファが画像を完全に再
生するのに要するアクセス数を低減し、最終的にシステ
ムの画面に図形要素を書く時間を短縮することを可能に
するコンピュータグラフィックス表現装置およびフレー
ムバッファが要望されている。

【００１１】グラフィックスワークステーションととも
に用いる通常のＣＲＴ装置は、“ラスタスキャン”表示
装置である。通常のラスタスキャン表示装置は、平行線
の組からなる画素の、多数の平行な重複していない帯か
らなる画像を発生する。かかるシステムの一例としては
、Ｌａｕその他の米国特許第４、６９５、７７２号に開
示されたものがある。Ｌａｕその他の特許に開示された
ラスタスキャン装置は、タイルの配列として構成されて
いる。Ｌａｕその他のＣｏ１．２、３６行を参照された
い。

【００１２】ラスタスキャン装置は一般にＣＲＴ内の赤
、緑、および青（ＲＧＢ）のチャンネルの多数のビーム
を利用する。この多数のビームは一般に表示ＣＲＴの左
側から右側に書いていく。ＣＲＴをタイルに分割する目
的（タイリングと呼ばれる処理）のため、各タイルは多
数の走査線に等しい高さあるいは解像度からなり、特定
数の画素分の幅を有すると考えられる。その結果図形要
素画像は、ＣＲＴ画面上を横切る電子ビームの別々の掃
引によって発生した、多数の平行な重複しない、画素の
平行線の組からなる。タイルは一般に矩形であり、所定
数の縦列タイルによる、複数の横列を有する配列に画像
を構成する。Ｌａｕその他のＣｏ１．４、１２−２７行
を参照されたい。通常、表現アルゴリズムは連続的な画
素の連続的な画素値を計算し、それらのｘ、ｙアドレス
は画素間で小さく変化する。これは画素アドレスには大
きな“可干渉性（ｃｏｈｅｒｅｎｃｙ）”があることを
意味する。同時画素アクセス用にＶＲＡＭを構成すると
きは、アクセスされる画素が高度な可干渉性を持ちうる
ようにすることが望ましい。

【００１３】ＶＲＡＭは、“タイルの大きさの”画素を
含む矩形の表示領域が、バンクからなる各ＶＲＡＭから
アクセスされる１つの画素を持つように構成される。 “バンク”とは、各画素に必要な深さの一部分であり、
ここでは便宜的に深さ”はＶＲＡＭの幅と考えることが
できる。１つの画素に利用可能なバンクの数はしたがっ
てタイルの深さをＶＲＡＭの幅で割ったものに等しく、
“タイルの大きさ”はＶＲＡＭの数をバンクの数で割っ
たものとして定義される。

【００１４】この構成を説明するために、ＶＲＡＭを４
×４の配列として構成したタイルサイズが１６のものを
考えてみる。各ＶＲＡＭを１つの文字で表すことができ
、文字ＡからＰは１６個の特定のＶＲＡＭを表す。一般
に、フレームバッファは水平方向および垂直方向に複製
され、各ＶＲＡＭは多数の画素を含み、１つのＶＲＡＭ
は固有の画素位置を表す。１６のタイルサイズに対して
、１６の干渉性の画素が共通のＶＲＡＭアドレスを共用
する。このようにして、ＶＲＡＭを物理的にアドレス指
定する従来の方法が導かれた。これは、フレームバッフ
ァ内のすべてのＶＲＡＭがつねに同じＶＲＡＭアドレス
を与えられる場合には、矩形の画素群は各ＶＲＡＭサイ
クルでアクセスされるからである。この矩形の画素群が
前述した“タイル”を意味する。

【００１５】画素値を順次発生するための従来の表現ア
ルゴリズムは多角形等の要素を構成するすべての画素を
発生する。画像表示からなる各要素は画素値を発生する
ために順次用いられる。したがって、画素値の群が発生
し、それらはフレームバッファＶＲＡＭに格納される。 要素の画素のうちの少なくとも１つのｘ、ｙアドレスが
どの列およびカラムアドレスをＶＲＡＭに適用すべきか
を判定するために用いられる。その後こうして発生した
群の中のすべての画素を適当なＶＲＡＭに格納されたタ
イル内に格納することができる。しかし、群の中のすべ
ての画素が最初のタイルアクセスでアクセス可能なわけ
ではなく、したがってシステムがＣＲＴに要素を書くた
めにはフレームバッフアから追加のタイルをアクセスし
なければならない。

【００１６】各タイルアクセスで格納される平均画素数
は“タイルヒット率”と呼ばれる。要素は通常矩形では
ないため、タイルヒット率はかなり低い。これはフレー
ムバッファへの各アクセス矩形の領域の外にある各画素
のあらゆる列およびカラムアドレスにヒットすることが
できないためである。したがって、当該技術においてフ
レームバッファコンピュータグラフィックスシステム上
のタイルヒット率の向上が要望される。当該技術におけ
るこの要望はこれまで従来の表現アルゴリズム、あるい
はコンピュータワークステーションフレームバッファお
よび表現装置によっては十分満たされなかった。

【００１７】

【発明が解決しようとする課題】本発明の課題は、上述
した従来技術の問題点を解消し、マイクロプロセッサの
オーバーヘッド時間を低減して図形要素がＣＲＴ上に書
かれる速度を大幅に向上させる装置及び方法を提供する
ことである。

【００１８】

【課題を解決するための手段】本発明によれば、コンピ
ュータグラフィックスフレームバッファシステムにおい
て図形要素を表示装置に表現する方法が提供される。こ
の方法は、図形フレームバッファを行うのに関連するア
ドレス指定可能なビデオランダムアクセスメモリ（ＶＲ
ＡＭ）チップの配列を設けるステップと、フレームバッ
ファ内のＶＲＡＭを表示装置上の図形要素の位置に対応
する表示装置上の座標画素位置でアドレス指定するステ
ップと、およびタイル内の画素が潜在的に異なるＶＲＡ
Ｍアドレスを持つような、画素を含む任意の形状のタイ
ルにしたがって図形表示装置でフレームバッファにアク
セスするステップとからなる。

【００１９】さらに、本発明によれば図形要素を表現す
るシステムが提供される。このシステムは図形要素を表
示する手段、複数の列およびカラムにしたがって要素の
位置を表示手段上にアドレス指定するための表示手段と
インターフェースされたフレームバッファ手段、図形要
素に対応する表示手段上の画素値の群を発生するための
フレームバッファ手段とインターフェースされた表現手
段、およびフレームバッファ手段上のタイルにアクセス
するためのフレームバッファ手段にインターフェースさ
れたアクセス手段からなり、タイルは画素群を図形要素
に最適に一致させるためにアクセス手段によって動的に
変更される。

【００２０】

【実施例】上述の要望は本発明にしたがって提供される
方法と装置によって解決される。それによればコンピュ
ータグラフィックスフレームバッファ対応のシステムに
おいて任意にアドレス指定された、任意の形状のタイル
が提供される。すべてのグラフィックスサブシステムは
タイルから構成されると考えることができる。今日の市
販の多様なタイル構成のグラフィックスサブシステムの
主たる相違はタイルの大きさである。たとえば、グラフ
ィックスサブシステムの中には、１ｘ１ｘ１のタイルと
考えることのできる単一の画素にアクセスするものがあ
る。また、ｘ、ｙ（列およびカラム）方向の多数の画素
であるタイルサイズにアクセスするものもある。

【００２１】通常のラスタスキャン表示は走査線に沿っ
て構成され、表示中の画素はビット写像された、あるい
はフレームバッファ座標画素値にしたがって起動される
。このように、潜在的に任意の配向と大きさを有する図
形要素はラスタ表示上にプロットされる。フレームバッ
ファは列アドレスストローブ（ＲＡＳ）およびカラムア
ドレスストローブ（ＣＡＳ）にしたがって走査型ラスタ
ＣＲＴによってアクセスされる。

【００２２】ラスタ走査ＣＲＴおよびグラフィックスフ
レームバッファシステムにおけるタイル構成を説明する
ために、図１に示す、ＲＡＳの大きさが１２８ｗｘ３２
ｈおよび３２ｗｘ８ｈのカラムの標準の４ｘ４のタイル
構成を考えてみる。各タイルサイズは４ｘ４であるため
、２０で全体を示すブロックのそれぞれに合計１６のＶ
ＲＡＭがある。各ＶＲＡＭには、４回複製された中央ブ
ロックに示すように、ＡからＰまでの文字が割り当てら
れる。各ＶＲＡＭを個々にアドレス指定することによっ
て、タイルの配向には制限はない。このように、ＶＲＡ
Ｍ配列内のいかなる４ｘ４の領域も３０で示す４ｘ４の
タイル等の１６のＲＡＭから構成される。この配列は１
２８ｋｘ８の部分から構成されるため、各“画素”は８
ビットの深さであり、したがって３０に示すタイルに関
し有効なバイトのアドレス指定可能性がある。ラスタＣ
ＲＴ上の各走査線の開始アドレスは図１の左側にある。 左上のブロックはＣＲＴ装置の左上の部分に対応する。 したがって、始めの４つの走査線は４０で全体を示すカ
ラム０、列０で始まる。走査線の他の組は同様の方法で
処理を行い、水平方向（ｘ）での列０と列１との間の公
差はカラム３１の直後にある。水平方向ｘおよび垂直方
向ｙへの反復は各ＶＲＡＭが多数の画素を含み、１つの
ＶＲＡＭが固有の画素位置を示すことを意味する。

【００２３】図１に示すフレームバッファの破線で外形
を示した領域は、各画素が特定の列およびカラム番号に
よって定義される同じＶＲＡＭアドレスを有する、フレ
ームバッファ上の領域を表す。１６の可干渉性の画素が
共通のＶＲＡＭアドレスを共用する。フレームバッファ
においてＶＲＡＭを物理的にアドレス指定する従来の方
法は、図１に示すフレームバッファで説明することがで
きる。これは、このフレームバッファ内のすべてのＶＲ
ＡＭが常に同じＶＲＡＭアドレスを与えられるためであ
る。したがって、１つの矩形の画素群が各ＶＲＡＭサイ
クルでアクセスされる。

【００２４】画素値と矩形のタイルを発生する通常の表
現アルゴリズムは、多角形等の要素を構成するすべての
画素を順次発生する。画像表示を構成する各要素はその
後画素値を順次発生するのに用いられる。画素値はフレ
ームバッファのＶＲＡＭに格納され、画素のうちの少な
くとも１つのｘ、ｙアドレスがどの列およびカラムアド
レスがＶＲＡＭに適用されるべきかを判定するのに用い
られる。次に、このようにして発生した群のすべての画
素が、画素の矩形のタイルに格納される。しかし、タイ
ル内のすべての画素が第１の矩形タイルのアクセスによ
ってアクセス可能なわけではなく、したがって、ＣＲＴ
に図形要素を書く処理を完了するには追加のタイルにア
クセスしなければならない。

【００２５】タイルに実際に格納された画素の平均数は
、“タイルヒット率”として定義される。しかし、平均
的な要素は一般に短形ではなく、従来のグラフィックス
フレームバッファシステムにおけるタイルは矩形である
ため、タイルヒット率はかなり低い。低いタイルヒット
率はグラフィックスフレームバッファシステムの効率が
悪く、画面に要素を書くために必要なフレームバッファ
のアクセス数が多くなることを意味する。フレームバッ
ファのアクセス数が多くなると、さらにコンピュータグ
ラフィックスシステムは許容しがたいオーバーヘッド時
間を要することになる。

【００２６】本発明によれば、フレームバッファはその
実施例において画素値を含む非矩形のタイルにしたがっ
てアクセスされる。その後、タイルの形状は動的に変更
され、図形表現装置によって発生した、図形要素に“最
良に適合する”画素群が提供される。本発明にしたがっ
て提供されるタイルは、依然として平行してアクセスさ
れる一定数の画素を表すが、実施例においてはタイル内
の画素は同じＶＲＡＭアドレスを持つとは限らない。さ
らに別の実施例では、タイルは、各画素が固有のＶＲＡ
Ｍから来ているいかなる画素群であってもよい。本発明
によれば画素は可干渉性であり得るが、可干渉性である
ことを要しない。

【００２７】図２についていえば、本発明にしたがって
フレームバッファグラフィックスシステム上の図形要素
に対して提供された任意の形状の、任意にアドレス指定
されたタイルのタイルヒット率の比較が矩形タイルのヒ
ット率と比較される。表現すべき所望の要素を６０に破
線で示す。７０に破線で示す矩形タイルでのアクセスに
は、タイルが矩形である場合、４回のフレームバッファ
アクセスを要し、タイルあたり平均４．７５画素である
。７２および７４に太線で示した本発明にしたがって提
供されたタイルによれば、アクセスされたタイルあたり
平均９．５画素の同じ要素を形成するのに、２回のフレ
ームバッファアクセスしか要しない。

【００２８】タイル７２は矩形であるが、これは任意に
整列しており、ＶＲＡＭＡ−Ｐのすべてを含む。タイル
７４は任意の形状であり、任意に整列しており、ＶＲＡ
ＭＡ−Ｐのすべてを含む。このように、任意の形状のタ
イルは固定の矩形状の矩形に整列したタイルよりヒット
率を平均１００％向上させる。これによってフレームバ
ッファが図形要素を表現するために要するアクセス数が
かなり低減される。したがって、任意の形状のタイルは
フレームバッファアクセスを低減する非常に望ましい結
果をもたらし、それによってマイクロプロセッサのオー
バーヘッド時間を低減し、図形要素がＣＲＴに書かれる
速度を増大させる。本発明にしたがって提供された任意
の形状の任意に整列したタイルは、当該技術分野におけ
る、フレームバッファのＶＲＡＭアーキテクチャを十分
にまた効率的に利用し、図形要素を表示装置に書くため
に要する時間を大幅に短縮する図形表現システムへの要
望を満たすものである。

【００２９】本発明によって提供されるシステムはグラ
フィックスフレームバッファ上に任意形状の任意に整列
したタイルを発生し、これらの図形要素をＣＲＴ等の表
示装置に書く。図３についていえば、フレームバッファ
を８０に示す。フレームバッファは９０に示す任意の形
状のサブタイルの群に分割される。実施例では、サブタ
イルは任意に整列した１ｘ４画素のタイル９０からなる
。ＣＲＴ装置１００はそこに書かれた図形要素１１０と
ともに示される。典型的な図形要素の例として、４辺を
持つ四角形図で図形要素１１０を構成する。ＣＲＴ１０
０等の表示装置が、要素１１０がＣＲＴ１００上に結像
され続けるように通常１秒に５０〜７０回画素を順次刺
激する。

【００３０】ＣＲＴは一般にｘおよびｙ座標値を有する
画素からなる。ｘおよびｙ座標値はフレームバッファ８
０上の列およびカラムの値にそれぞれ対応する。表現手
段１１５はデータ線を介してフレームバッファ８０とイ
ンターフェースされ、このデータ線は表現手段からの画
素値データをカラムアドレス線１２５、および列アドレ
ス線１３５によってフレームバッファに運ぶ。

【００３１】また別の実施例では、表現手段１１５は１
２０、１３０、１４０および１５０に示す４つの別々の
下位表現装置の組に分割される。ＣＡＳ信号を含むカラ
ムアドレス線１２５およびＲＡＳ信号を含む列アドレス
線１３５は下位表現装置１２０、１３０、１４０および
１５０のそれぞれとインターフェースされる。本発明に
よれば、４つの独立した下位表現装置はそれぞれ同じｙ
アドレス、モジュロ４を有する要素１１０のすべての画
素値を発生する。これによって、タイルはより大きな垂
直高さを持ち、要素１１０の形状をより良好に一致させ
ることができる。

【００３２】４つの独立した下位表現装置１２０から１
５０はそれぞれ異なるモジュロ４の番号を割り当てられ
、各装置は他のｙアドレスを有する画素を発生する前に
ある与えられたｙアドレスを有する要素１１０のすべて
の画素を発生する。このようにして、同じｙアドレスを
有する画素群は“スパン”と定義され、スパン内の画素
は連続するｘアドレスとともに順次発生する。４つの下
位表現装置はそれぞれ別のスパンを作成し、この４つの
別の下位表現装置は緩く結合しているため、与えられた
装置が要素のすべての画素を完全に表現し、その後他の
装置から独立して次の要素に移る。

【００３３】下位表現装置１２０から１５０は、それぞ
れ各スパン内にそれが発生する最初の画素内で、かつ後
続のスパン画素を発生しようとするｘ方向のｘおよびｙ
アドレスを提供する。したがって、それぞれの下位表現
装置から１つずつ、計４つのかかるスパンアドレスがフ
レームバッファＶＲＡＭのアドレスを発生するのに用い
られる。さらに別の実施例では、この発明にしたがって
提供された任意の形状のタイルはそれぞれの群が可干渉
性である一方互いに相関性のない４つの画素群からなる
。この４つの画素群は９０に示され、ＣＲＴ上の要素１
１０に対応するタイルを発生する。さらに、１つの群の
中の画素は最大で２つのＶＲＡＭカラムのアドレスを表
す。

【００３４】表現手段１１５はデータ線１６０を介して
アクセス手段１７０とインターフェースされている。デ
ータ線１６０は、１６２に示す多重化されたリフレッシ
ュアドレス、および１６４に示すスパンアドレスからな
るデータを、アクセス手段１７０に運ぶ。フレームバッ
ファ８０はＣＡＳ線１２５およびＲＡＳ線１３５を介し
てアクセス手段１７０にインターフェースされている。 カラムアドレス線１２５はアクセス手段１７０からのＣ
ＡＳ信号をフレームバッファ８０に出力してラスタ表示
に対するカラムスパンを示し、一方列アドレス線１３５
は列走査のためにＲＡＳ信号をフレームバッファ８０に
出力する。

【００３５】フレームバッファ８０のポート１８０は新
しい要素をＣＲＴ１００上に結像しなければならないと
き、ＣＲＴ１００にアクセスする。フレームバッファに
表現された新しい要素をＣＲＴ１００上に結像させるべ
き時に、ポート１８０がアクセス手段によってイネーブ
ルされて新しい要素を表すフレームバッファ８０上のタ
イルをＣＲＴ１００上で追跡できるようにする。

【００３６】図４は、図形表示装置上に要素を結像する
ための方法の実施例のフローチャートを示す。この処理
はステップ１９０で始まる。ステップ２００で同じｙア
ドレスを有する画素、モジュロ４のフレームバッファを
４つの独立したアクセスでアクセスすることが望ましい
。ステップ２１０では、この独立したアクセスはそれぞ
れモジュロ４の番号を割り当てられる。各アクセスに対
して、特定の要素に対するある与えられたｙアドレスを
有するすべての画素が発生し、それによってステップ２
２０でスパンと定義される画素群が形成されることが好
適である。したがって、４つの独立したスパンが発生す
る。

【００３７】ステップ２３０では、かかる４つのスパン
は連続するｘアドレスとともに順次発生する。ステップ
２４０では、各スパンの第１の画素のカラムおよび列ア
ドレス、およびフレームバッファＶＲＡＭの４つのアク
セスのすべての後続するスパン画素に対するｘのカラム
方向を表現することが一般に望ましい。ステップ２５０
では、このようにステップ２２０から２４０で決定され
た各スパンアドレスからのフレームバッファのアドレス
が発生する。ステップ２６０では、要素に対する異なる
ｙアドレスが必要であるかどうかを判定することが望ま
しい。カラムに対応する異なるｙアドレスが実際にその
要素に対して存在する場合、再びステップ２００および
新しいスパンアドレスで処理が始まり、こうして異なる
カラムアドレスに対応する新しいスパンの組のためのタ
イルが計算される。それ以上カラム、あるいはｙアドレ
スがない場合、要素がステップ２７０でフレームバッフ
ァにすでに書かれており、ＣＲＴはそれに続いてその要
素によってリフレッシュされるか、その要素によって初
期のプロットを受けることができる。その後ステップ２
８０でこの処理が停止する。

【００３８】各カラムアドレスモジュロ４に対してこの
ようにして発生した４つのスパンは任意の形状の任意に
アドレス指定されたタイルを作成し、このタイルはフレ
ームバッファアクセスのタイルヒット率を固定された矩
形の、矩形に整列したタイルに比べ少なくとも１００％
向上させる。これは、システム上の図形要素に“最良に
適合す”タイルを提供する任意の形状の任意に整列した
タイルを加熱することによって達成される。これは、マ
イクロプロセッサがフレームバッファに表現されたタイ
ルからの要素を結像する時間が大幅に短縮され、要素が
グラフィックスシステムの表示装置に書かれる速度がか
なり増大するため、非常に望ましい結果である。

【００３９】このように、本発明にしたがって提供され
る任意の形状の任意にアドレス指定されたタイルは、動
的に変更されて、表現装置によって発生した画素群から
最良に適合するものを提供するものであり、フレームバ
ッファに表現された図形画像をＣＲＴ等の図形表示装置
に高速かつ効率的にプロットする装置に対する当該技術
における要望に応えるものである。この要望はこれまで
当該技術において、従来のビット写像されたフレームバ
ッファシステムでは満足されていなかった。

【００４０】

【発明の効果】以上説明したように、本発明を用いるこ
とにより、図形要素をＣＲＴ上に書く速度を大幅に向上
することができる。

【図面の簡単な説明】

【図１】矩形タイルが発生される、複数のＶＲＡＭから
構成されたフレームバッファを示す図である。

【図２】本発明によって提供されるフレームバッファを
示す図である。

【図３】任意形状の、任意にアドレス指定されたタイル
を発生し、表示装置上に図形要素を描くシステムを示す
図である。

【図４】任意形状の、任意にアドレス指定されたタイル
を図形フレームバッファに発生し、図形要素に対応する
該タイルを表示装置上に表示する方法を示すフローチャ
ートである。

【符号の説明】

８０：フレームバッファ　　　　　　　　　　　　　　
　　９０：サブタイル １００：ＣＲＴ　　　　　　　　　　　　　　　　　　
　　　　　　１１０：図形要素 １１５：表現手段　　　　　　　　　　　　　　　　　
　　　　　１７０：アクセス手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】図形フレームバッファの形成に関連するア
   ドレス指定可能なビデオランダムアクセスメモリのアレ
   イを備える段階と、表示装置上の図形要素の位置に対応
   する、前記表示装置上の座標画素位置で前記フレームバ
   ッファ内の前記メモリをアドレス指定する段階と、タイ
   ル内の画素が、潜在的に異なる前記メモリアドレスを有
   するような、前記画素を含む任意形状のタイルに従って
   図形表現装置で前記フレームバッファをアクセスする段
   階と、を備えて成る表示装置への図形要素表現方法。
2. 【請求項２】図形要素を表示する表示手段と、前記表示
   手段とインターフェースして複数の列及びカラムに従っ
   て前記表示手段上の前記図形要素の位置をアドレス指定
   するフレームバッファ手段と、前記フレームバッファ手
   段とインターフェースして前記図形要素に対応する前記
   表示手段上の画素値の群を発生する表現手段と、前記フ
   レームバッファ手段とインターフェースして前記フレー
   ムバッファ手段上のタイルをアクセスし、前記タイルを
   動的に変更して前記図形要素に前記画素群を最適合させ
   るアクセス手段と、を備えて成る図形要素表現システム
   。