JPH04242466A - バースト転送方法及び同方法による半導体装置のインタフェース - Google Patents
バースト転送方法及び同方法による半導体装置のインタフェースInfo
- Publication number
- JPH04242466A JPH04242466A JP351891A JP351891A JPH04242466A JP H04242466 A JPH04242466 A JP H04242466A JP 351891 A JP351891 A JP 351891A JP 351891 A JP351891 A JP 351891A JP H04242466 A JPH04242466 A JP H04242466A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- semiconductor device
- signal
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、バースト転送方法及び
同方法による半導体装置のインタフェースに関し、特に
データ転送量を圧縮して減らすことでデータ転送時間を
短縮し、これによって半導体装置全体の高速化を図った
ものである。 【０００２】近年コンピュータシステム等においては、
データ処理の高速化の要請がきわめて大きい。これを受
けてコンピュータシステムを構成する半導体装置では各
機能素子の能力向上が図られて機能素子自体の高速化が
著しい。しかし、各半導体装置にあって情報伝達手段を
成すバス線におけるデータ転送即ちバストラフィックに
ついてはその高速化が必ずしも十分ではない。このため
コンピュータ等におけるデータ処理の高速化のためには
、バストラフィックをどれだけ効率的に運用できるかが
解決を要する急務の一つとなっている。 【０００３】 【従来の技術】上記の如きバストラフィックの問題に鑑
み、バースト転送方法が開発されている。バースト転送
方法では、例えばメモリにおいて最初に指定されたアド
レスに続く連続したアドレスのメモリに予め決められた
長さのデータが順次に入出力される場合には、バースト
転送開始信号と、最初のアドレスとを与えるのみでその
後のアドレス変化を出力することなくデータのみを転送
する。これによってデータの転送時間を例えば通常のバ
ス転送に比して約１／２に近いだけの時間とすることで
半導体装置のデータ処理の高速化を可能とするものであ
る。 【０００４】従来のバースト転送方法について、デステ
ィネーションがメモリである場合について、図６を参照
して説明する。同図においてＡ１は連続するアドレスを
有するメモリセルの最初のアドレスを指定するアドレス
信号、Ｄ１ーＤ４は前記各メモリセルに入力されるべき
データ、Ｂはバースト転送開始信号である。マスタを成
すＣＰＵ側から、制御線を介してバースト転送開始信号
が、アドレスバスを介して最初のアドレスＡ１が夫々メ
モリ側に出力されると、その後ソース側からは連続的に
データＤ１〜Ｄ４のみが転送される。各データを受けと
ったメモリ側では、バースト転送開始信号を既に検知し
ており、受けとった各データＤ１〜Ｄ４を最初に指定さ
れたアドレスのメモリセルから連続するアドレスの各メ
モリセルに対して、順次に入力する。 【０００５】 【発明が解決しようとする課題】上記従来のバースト転
送方法においては、データバスには全てのデータが順次
に転送されており、この間バストラフィックはこのデー
タ転送のために占有され、アドレスバス自体にはデータ
が転送されなくともバス全体を他の目的に使用すること
ができない。このため、ＣＰＵ自体の作動がこの連続し
てデータを転送しているバストラフィックによって制約
されているという問題がある。一方、かかるバースト転
送方法が頻繁に採用されるＣＰＵ内蔵のキャッシュメモ
リにおけるデータ転送、或いは画像データの転送などに
おいては、連続して転送される各データ相互が同じデー
タ内容である事例がある。このようなことは、例えばＯ
Ｓ等におけるメモリ領域供給時にメモリ領域がクリアさ
れることや、ビットマップディスプレイでは同種のパタ
ーンが繰り返し多用されることなどのデータの一様性に
よって生ずる。しかし、かかる点に着目してバースト転
送方法を改良することについては、従来全く考えられて
いなかった。 【０００６】本発明は、上述の問題点に鑑み、且つ上述
の事実に着目し、データの転送量を圧縮することで、バ
ストラフィックの有効利用を図り、もって半導体装置に
おけるデータのバースト転送方法を改良し、更には、同
方法を採用する半導体装置のインタフェースを改良して
、半導体装置におけるデータ処理の高速化を図ることを
目的とする。 【０００７】 【課題を達成するための手段】図１は本発明のバースト
転送方法の原理図である。同図においてｓ０〜ｓ５はこ
のバースト転送方法における各ステップである。 【０００８】前記目的を達成するため本発明の半導体装
置のデータのバースト転送方法では、図１に示した如く
、最初に指定されたアドレスに続く連続したアドレスに
対してアドレス変化を出力することなく連続的にバス線
を介してデータを転送する半導体装置のデータのバース
ト転送方法において、バースト転送開始信号が出力され
ると（ｓ１）、データの転送に先立ってソース側のデー
タ比較回路を介して先行データと該先行データに後続す
る所定数の後続データとを比較するステップ（ｓ２）；
前記比較においてデータ内容の相互一致が検出されると
、データを圧縮する旨の圧縮信号と、一致した前記双方
のデータの一方とを転送するステップ（ｓ３）；転送さ
れたデータの内容を展開回路を介して展開して必要個所
に出力するステップ（ｓ４）；を有するように構成する
。 【０００９】図２は本発明のバースト転送方法による半
導体装置のインタフェースの原理図）である。同図にお
いて１はデスティネーション側、２はソース側、３はア
ドレスバス、４はデータバス、１１は転送制御回路、１
２はデータ展開回路、２１はデータ比較回路、Ｓは圧縮
信号、Ｂはバースト転送開始信号である。なお、同図で
はデスティネーション側がマスターとして構成され、従
って転送制御回路がデスティネーション側１に配される
例を示している。 【００１０】本発明のバースト転送方法による半導体装
置のインタフェースでは、図２に示したように、最初に
指定されたアドレスに続く連続したアドレスに対してア
ドレス変化を出力することなく連続的にバス線を介して
データを転送するバースト転送方式の転送機構を備えた
半導体装置のインタフェースにおいて、バス線（３、４
）のソース側（２）に配され、バースト転送開始信号（
Ｂ）が出力されるとデータの転送に先立って先行データ
と該先行データに後続する所定数の後続データとを比較
し、データ内容の相互一致を検出するとデータの圧縮信
号（Ｓ）を出力するデータ比較回路（２１）と、バス線
（３、４）のソース側（２）又はデスティネーション側
（１）に配され、前記圧縮信号（Ｓ）を受けると先行デ
ータ又は後続データの一方のデータのみを転送するよう
にデータ転送機構を制御する転送制御回路（１１）と、
バス線（３、４）のデスティネーション側（１）に配さ
れ、データ圧縮信号と前記一方のデータとを受け取ると
該一方のデータを展開して必要個所に同時又は順次に出
力するデータ展開回路（１２）とを備えるように構成す
る。 【００１１】 【作用】本発明のバースト転送方法及び同方法による半
導体装置のインタフェースでは、ソース側のデータ比較
回路において先行データと後続データとの一致が検出さ
れると、データを圧縮して転送する旨の信号である圧縮
信号が出力され、この圧縮信号と先行データ又は後続デ
ータの一方のみがデスティネーション側に転送され、次
いで転送されたデータが展開されて必要個所のデスティ
ネーションに出力されるため、同じ内容のデータが連続
する場合にはデータバスによるデータ転送量を減ずるこ
とができる。一方、データの比較に要する時間はクロッ
ク信号によって制御されるバストラフィックに比べてき
わめて短時間で足り、実質的に無視できる。このため同
じデータ内容を連続して転送する必要がある場合にはバ
ス線の占有時間を短縮でき、半導体装置でのデータ処理
を高速化できる。なお、先行データと後続データとが一
致しない場合には、図１に示したように通常のバースト
転送によるデータ転送が行われる（ステップｓ５）。 【００１２】 【実施例】図面を参照して更に本発明を説明する。図３
は、本発明の実施例１のバースト転送方法における転送
信号の説明図である。なお、同図は従来例で説明した図
１に示した四つのデータＤ１〜Ｄ４が一つの先行データ
Ｄ１に圧縮されて転送される例として示してある。即ち
、図６においてデータバスを介して順次に転送されてい
るデータＤ１〜Ｄ４は、ソース側において比較された結
果同じデータ内容を有することが検出されており、この
ため図３の実施例においては唯一のデータＤ１のみの転
送で足りることとなる。 【００１３】他のデータＤ２〜Ｄ４の転送に代えてソー
ス側からは、データの圧縮信号ＳがデータＤ１と同じク
ロック期間において転送される。なお、圧縮信号の転送
時期は必ずしもデータＤ１の転送時期に合わせる必要は
ない。圧縮信号Ｓは、圧縮信号のための専用の制御線に
よって転送することも、他の既存の制御線と共用するこ
ともいずれも可能である。デスティネーション側では、
この圧縮信号ＳとデータＤ１とを受けとると、データ展
開回路を介して予め定められた所定数だけの、この実施
例の場合データＤ１〜Ｄ４に対応して４個だけのデータ
展開信号を出力し、４個所のデスティネーションに対し
て同じデータＤ１が順次又は同時に入力される。 【００１４】例えばデスティネーションがメモリとして
構成される場合には、アドレスバスで転送されたアドレ
ス信号Ａ１によって指定された最初のアドレスから順次
にアドレスがインクリメントされ、連続するアドレス４
個所にデータが入力されて記憶される。このデータ入力
は４つのメモリに対して同時に行うこともできる。 【００１５】図４はデータ比較回路の構成図である。同
図では８ビットの先行データＤ１とこれに直接後続する
データＤ２とを比較するデータ比較回路を示している。 このデータ比較回路では、データＤ１及びＤ２のビット
数８に対応して８個のＥｘＯＲゲートＥｘＯＲ１〜Ｅｘ
ＯＲ８と、この全てのＥｘＯＲゲートの出力を入力とし
て受けるＮＯＲゲートＮＯＲ１とからなる。従って、デ
ータＤ１の各ビットＤ１１〜Ｄ１８とデータＤ２の各ビ
ットＤ２１〜Ｄ２８とが全て同じデータ内容である場合
には、ＮＯＲゲートＮＯＲ１においてデータの圧縮信号
が出力される。 【００１６】ＥｘＯＲゲートの数はこの実施例のインタ
フェースによって圧縮可能としたいデータの個数によっ
て定まり、図４の場合、データＤ１とデータＤ２とにつ
いて圧縮可能である例を示す。先の実施例の如く４つの
データＤ１〜Ｄ４を一つのデータＤ１に圧縮可能とする
ためには、ＥｘＯＲゲートをこのデータの数に対応して
必要数だけ設ける。 【００１７】図５は本発明のバースト転送方法の実施例
２における転送信号の説明図である。同図では、図６の
従来例においてデータＤ１とＤ２とが異なる内容のデー
タで、且つデータＤ１とＤ３並びにデータＤ２とＤ４と
が同じ内容のデータである場合について示している。こ
の場合ソース側からはデータＤ１とＤ２のみが圧縮信号
Ｓと共に転送される。このようにデータ内容が一定のデ
ータパターンの繰り返しである例は頻繁に生ずる。例え
ば１ワードが２データとして構成される場合にはこのよ
うな例が生ずる。また同図に示したような２データ毎の
繰り返しのみに限らず、３データ又は４データ毎の繰り
返しパターンについても同様に構成できる。 【００１８】回路的に実施例１及び２として示した転送
信号のための夫々のデータ比較回路を組み合わせること
ができ、その場合にはデータ転送時間の圧縮の可能性が
高い。この場合、圧縮信号Ｓは転送されるデータのうち
最終データと同じクロック期間内に転送され、デスティ
ネーション側では圧縮信号の転送によって転送されるデ
ータが全て転送されたことを知る。 【００１９】本発明のデータ転送方法は、内蔵キャッシ
ュメモリに対するデータの入出力に好適である。キャッ
シュメモリの場合、データ転送の高速化を目的としバー
スト転送が多用されている。しかし従来のバースト転送
方法によると、連続するデータが全く同じデータ内容を
有していてもバストラフィックを経由して順次にデータ
転送が行われていたため、データ転送の高速化に限界が
生じており、一定の転送時間の必要なことがキャッシュ
メモリ採用における障害の一つとなっていたことを考え
ると、本発明の適用のメリットがきわめて大きい。 【００２０】更に本発明のデータ転送方法は画像データ
の転送において有益である。画像データの場合、特に背
景データを想定すれば容易に理解できるように、同じデ
ータ内容が連続的に転送される例が極めて頻繁に生ずる
。 【００２１】従来画像データ等のデータ伝送においては
、種々のデータ圧縮方法が採用されている。しかし、こ
のようなデータ伝送における圧縮の場合、データの圧縮
処理をソフト的に行うものであり、従って当然のことと
してデータ圧縮処理自体がクロック信号によって制御さ
れるものであった。しかし、本発明のデータ転送方法の
場合、半導体装置のバス線のデータ転送に採用されるも
のであることにおいてデータ伝送とは異なり、更にバス
線のソース側に配されハードとして構成される比較回路
を介してデータ相互を比較してデータ内部の一致を検出
する構成を採用していることにおいても異なる。 【００２２】本発明では、データ相互の比較は、バスト
ラフィックのクロック信号に制御されるものではなく、
半導体装置の機能素子自体の高速性能に従って極めて高
速に行われるものである。従ってこの比較に必要な時間
はバストラフィックの時間に比して無視できるほど短く
、またデータ展開も同様に高速である。 【００２３】 【発明の効果】以上説明したように本発明によると、バ
ス線によるデータ転送量を圧縮してデータ転送時間を短
縮することができ、バストラフィックの有効利用が図ら
れるため、コンピュータ装置等の半導体装置におけるデ
ータ処理の高速化に寄与すること大である。
同方法による半導体装置のインタフェースに関し、特に
データ転送量を圧縮して減らすことでデータ転送時間を
短縮し、これによって半導体装置全体の高速化を図った
ものである。 【０００２】近年コンピュータシステム等においては、
データ処理の高速化の要請がきわめて大きい。これを受
けてコンピュータシステムを構成する半導体装置では各
機能素子の能力向上が図られて機能素子自体の高速化が
著しい。しかし、各半導体装置にあって情報伝達手段を
成すバス線におけるデータ転送即ちバストラフィックに
ついてはその高速化が必ずしも十分ではない。このため
コンピュータ等におけるデータ処理の高速化のためには
、バストラフィックをどれだけ効率的に運用できるかが
解決を要する急務の一つとなっている。 【０００３】 【従来の技術】上記の如きバストラフィックの問題に鑑
み、バースト転送方法が開発されている。バースト転送
方法では、例えばメモリにおいて最初に指定されたアド
レスに続く連続したアドレスのメモリに予め決められた
長さのデータが順次に入出力される場合には、バースト
転送開始信号と、最初のアドレスとを与えるのみでその
後のアドレス変化を出力することなくデータのみを転送
する。これによってデータの転送時間を例えば通常のバ
ス転送に比して約１／２に近いだけの時間とすることで
半導体装置のデータ処理の高速化を可能とするものであ
る。 【０００４】従来のバースト転送方法について、デステ
ィネーションがメモリである場合について、図６を参照
して説明する。同図においてＡ１は連続するアドレスを
有するメモリセルの最初のアドレスを指定するアドレス
信号、Ｄ１ーＤ４は前記各メモリセルに入力されるべき
データ、Ｂはバースト転送開始信号である。マスタを成
すＣＰＵ側から、制御線を介してバースト転送開始信号
が、アドレスバスを介して最初のアドレスＡ１が夫々メ
モリ側に出力されると、その後ソース側からは連続的に
データＤ１〜Ｄ４のみが転送される。各データを受けと
ったメモリ側では、バースト転送開始信号を既に検知し
ており、受けとった各データＤ１〜Ｄ４を最初に指定さ
れたアドレスのメモリセルから連続するアドレスの各メ
モリセルに対して、順次に入力する。 【０００５】 【発明が解決しようとする課題】上記従来のバースト転
送方法においては、データバスには全てのデータが順次
に転送されており、この間バストラフィックはこのデー
タ転送のために占有され、アドレスバス自体にはデータ
が転送されなくともバス全体を他の目的に使用すること
ができない。このため、ＣＰＵ自体の作動がこの連続し
てデータを転送しているバストラフィックによって制約
されているという問題がある。一方、かかるバースト転
送方法が頻繁に採用されるＣＰＵ内蔵のキャッシュメモ
リにおけるデータ転送、或いは画像データの転送などに
おいては、連続して転送される各データ相互が同じデー
タ内容である事例がある。このようなことは、例えばＯ
Ｓ等におけるメモリ領域供給時にメモリ領域がクリアさ
れることや、ビットマップディスプレイでは同種のパタ
ーンが繰り返し多用されることなどのデータの一様性に
よって生ずる。しかし、かかる点に着目してバースト転
送方法を改良することについては、従来全く考えられて
いなかった。 【０００６】本発明は、上述の問題点に鑑み、且つ上述
の事実に着目し、データの転送量を圧縮することで、バ
ストラフィックの有効利用を図り、もって半導体装置に
おけるデータのバースト転送方法を改良し、更には、同
方法を採用する半導体装置のインタフェースを改良して
、半導体装置におけるデータ処理の高速化を図ることを
目的とする。 【０００７】 【課題を達成するための手段】図１は本発明のバースト
転送方法の原理図である。同図においてｓ０〜ｓ５はこ
のバースト転送方法における各ステップである。 【０００８】前記目的を達成するため本発明の半導体装
置のデータのバースト転送方法では、図１に示した如く
、最初に指定されたアドレスに続く連続したアドレスに
対してアドレス変化を出力することなく連続的にバス線
を介してデータを転送する半導体装置のデータのバース
ト転送方法において、バースト転送開始信号が出力され
ると（ｓ１）、データの転送に先立ってソース側のデー
タ比較回路を介して先行データと該先行データに後続す
る所定数の後続データとを比較するステップ（ｓ２）；
前記比較においてデータ内容の相互一致が検出されると
、データを圧縮する旨の圧縮信号と、一致した前記双方
のデータの一方とを転送するステップ（ｓ３）；転送さ
れたデータの内容を展開回路を介して展開して必要個所
に出力するステップ（ｓ４）；を有するように構成する
。 【０００９】図２は本発明のバースト転送方法による半
導体装置のインタフェースの原理図）である。同図にお
いて１はデスティネーション側、２はソース側、３はア
ドレスバス、４はデータバス、１１は転送制御回路、１
２はデータ展開回路、２１はデータ比較回路、Ｓは圧縮
信号、Ｂはバースト転送開始信号である。なお、同図で
はデスティネーション側がマスターとして構成され、従
って転送制御回路がデスティネーション側１に配される
例を示している。 【００１０】本発明のバースト転送方法による半導体装
置のインタフェースでは、図２に示したように、最初に
指定されたアドレスに続く連続したアドレスに対してア
ドレス変化を出力することなく連続的にバス線を介して
データを転送するバースト転送方式の転送機構を備えた
半導体装置のインタフェースにおいて、バス線（３、４
）のソース側（２）に配され、バースト転送開始信号（
Ｂ）が出力されるとデータの転送に先立って先行データ
と該先行データに後続する所定数の後続データとを比較
し、データ内容の相互一致を検出するとデータの圧縮信
号（Ｓ）を出力するデータ比較回路（２１）と、バス線
（３、４）のソース側（２）又はデスティネーション側
（１）に配され、前記圧縮信号（Ｓ）を受けると先行デ
ータ又は後続データの一方のデータのみを転送するよう
にデータ転送機構を制御する転送制御回路（１１）と、
バス線（３、４）のデスティネーション側（１）に配さ
れ、データ圧縮信号と前記一方のデータとを受け取ると
該一方のデータを展開して必要個所に同時又は順次に出
力するデータ展開回路（１２）とを備えるように構成す
る。 【００１１】 【作用】本発明のバースト転送方法及び同方法による半
導体装置のインタフェースでは、ソース側のデータ比較
回路において先行データと後続データとの一致が検出さ
れると、データを圧縮して転送する旨の信号である圧縮
信号が出力され、この圧縮信号と先行データ又は後続デ
ータの一方のみがデスティネーション側に転送され、次
いで転送されたデータが展開されて必要個所のデスティ
ネーションに出力されるため、同じ内容のデータが連続
する場合にはデータバスによるデータ転送量を減ずるこ
とができる。一方、データの比較に要する時間はクロッ
ク信号によって制御されるバストラフィックに比べてき
わめて短時間で足り、実質的に無視できる。このため同
じデータ内容を連続して転送する必要がある場合にはバ
ス線の占有時間を短縮でき、半導体装置でのデータ処理
を高速化できる。なお、先行データと後続データとが一
致しない場合には、図１に示したように通常のバースト
転送によるデータ転送が行われる（ステップｓ５）。 【００１２】 【実施例】図面を参照して更に本発明を説明する。図３
は、本発明の実施例１のバースト転送方法における転送
信号の説明図である。なお、同図は従来例で説明した図
１に示した四つのデータＤ１〜Ｄ４が一つの先行データ
Ｄ１に圧縮されて転送される例として示してある。即ち
、図６においてデータバスを介して順次に転送されてい
るデータＤ１〜Ｄ４は、ソース側において比較された結
果同じデータ内容を有することが検出されており、この
ため図３の実施例においては唯一のデータＤ１のみの転
送で足りることとなる。 【００１３】他のデータＤ２〜Ｄ４の転送に代えてソー
ス側からは、データの圧縮信号ＳがデータＤ１と同じク
ロック期間において転送される。なお、圧縮信号の転送
時期は必ずしもデータＤ１の転送時期に合わせる必要は
ない。圧縮信号Ｓは、圧縮信号のための専用の制御線に
よって転送することも、他の既存の制御線と共用するこ
ともいずれも可能である。デスティネーション側では、
この圧縮信号ＳとデータＤ１とを受けとると、データ展
開回路を介して予め定められた所定数だけの、この実施
例の場合データＤ１〜Ｄ４に対応して４個だけのデータ
展開信号を出力し、４個所のデスティネーションに対し
て同じデータＤ１が順次又は同時に入力される。 【００１４】例えばデスティネーションがメモリとして
構成される場合には、アドレスバスで転送されたアドレ
ス信号Ａ１によって指定された最初のアドレスから順次
にアドレスがインクリメントされ、連続するアドレス４
個所にデータが入力されて記憶される。このデータ入力
は４つのメモリに対して同時に行うこともできる。 【００１５】図４はデータ比較回路の構成図である。同
図では８ビットの先行データＤ１とこれに直接後続する
データＤ２とを比較するデータ比較回路を示している。 このデータ比較回路では、データＤ１及びＤ２のビット
数８に対応して８個のＥｘＯＲゲートＥｘＯＲ１〜Ｅｘ
ＯＲ８と、この全てのＥｘＯＲゲートの出力を入力とし
て受けるＮＯＲゲートＮＯＲ１とからなる。従って、デ
ータＤ１の各ビットＤ１１〜Ｄ１８とデータＤ２の各ビ
ットＤ２１〜Ｄ２８とが全て同じデータ内容である場合
には、ＮＯＲゲートＮＯＲ１においてデータの圧縮信号
が出力される。 【００１６】ＥｘＯＲゲートの数はこの実施例のインタ
フェースによって圧縮可能としたいデータの個数によっ
て定まり、図４の場合、データＤ１とデータＤ２とにつ
いて圧縮可能である例を示す。先の実施例の如く４つの
データＤ１〜Ｄ４を一つのデータＤ１に圧縮可能とする
ためには、ＥｘＯＲゲートをこのデータの数に対応して
必要数だけ設ける。 【００１７】図５は本発明のバースト転送方法の実施例
２における転送信号の説明図である。同図では、図６の
従来例においてデータＤ１とＤ２とが異なる内容のデー
タで、且つデータＤ１とＤ３並びにデータＤ２とＤ４と
が同じ内容のデータである場合について示している。こ
の場合ソース側からはデータＤ１とＤ２のみが圧縮信号
Ｓと共に転送される。このようにデータ内容が一定のデ
ータパターンの繰り返しである例は頻繁に生ずる。例え
ば１ワードが２データとして構成される場合にはこのよ
うな例が生ずる。また同図に示したような２データ毎の
繰り返しのみに限らず、３データ又は４データ毎の繰り
返しパターンについても同様に構成できる。 【００１８】回路的に実施例１及び２として示した転送
信号のための夫々のデータ比較回路を組み合わせること
ができ、その場合にはデータ転送時間の圧縮の可能性が
高い。この場合、圧縮信号Ｓは転送されるデータのうち
最終データと同じクロック期間内に転送され、デスティ
ネーション側では圧縮信号の転送によって転送されるデ
ータが全て転送されたことを知る。 【００１９】本発明のデータ転送方法は、内蔵キャッシ
ュメモリに対するデータの入出力に好適である。キャッ
シュメモリの場合、データ転送の高速化を目的としバー
スト転送が多用されている。しかし従来のバースト転送
方法によると、連続するデータが全く同じデータ内容を
有していてもバストラフィックを経由して順次にデータ
転送が行われていたため、データ転送の高速化に限界が
生じており、一定の転送時間の必要なことがキャッシュ
メモリ採用における障害の一つとなっていたことを考え
ると、本発明の適用のメリットがきわめて大きい。 【００２０】更に本発明のデータ転送方法は画像データ
の転送において有益である。画像データの場合、特に背
景データを想定すれば容易に理解できるように、同じデ
ータ内容が連続的に転送される例が極めて頻繁に生ずる
。 【００２１】従来画像データ等のデータ伝送においては
、種々のデータ圧縮方法が採用されている。しかし、こ
のようなデータ伝送における圧縮の場合、データの圧縮
処理をソフト的に行うものであり、従って当然のことと
してデータ圧縮処理自体がクロック信号によって制御さ
れるものであった。しかし、本発明のデータ転送方法の
場合、半導体装置のバス線のデータ転送に採用されるも
のであることにおいてデータ伝送とは異なり、更にバス
線のソース側に配されハードとして構成される比較回路
を介してデータ相互を比較してデータ内部の一致を検出
する構成を採用していることにおいても異なる。 【００２２】本発明では、データ相互の比較は、バスト
ラフィックのクロック信号に制御されるものではなく、
半導体装置の機能素子自体の高速性能に従って極めて高
速に行われるものである。従ってこの比較に必要な時間
はバストラフィックの時間に比して無視できるほど短く
、またデータ展開も同様に高速である。 【００２３】 【発明の効果】以上説明したように本発明によると、バ
ス線によるデータ転送量を圧縮してデータ転送時間を短
縮することができ、バストラフィックの有効利用が図ら
れるため、コンピュータ装置等の半導体装置におけるデ
ータ処理の高速化に寄与すること大である。
【図１】本発明の原理図（１）である。
【図２】本発明の原理図（２）である。
【図３】実施例１のバースト転送方法における転送信号
説明図である。
説明図である。
【図４】データ比較回路の構成図である。
【図５】実施例２のバースト転送方法における転送信号
説明図である。
説明図である。
【図６】従来の転送信号説明図である。
１ デスティネーション側
２ ソース側
３ アドレスバス
４ データバス
１１ 転送制御回路
１２ データ展開回路
２１ データ比較回路
ｓ０〜ｓ５ 本発明の転送方法における各ステッ
プＳ 圧縮信号 Ｂ バースト転送開始信号
プＳ 圧縮信号 Ｂ バースト転送開始信号
Claims (4)
- 【請求項１】最初に指定されたアドレスに続く連続した
アドレスに対してアドレス変化を出力することなく連続
的にバス線を介してデータを転送する半導体装置のデー
タのバースト転送方法において、バースト転送開始信号
が出力されると（ｓ１）、データの転送に先立ってソー
ス側のデータ比較回路を介して先行データと該先行デー
タに後続する所定数の後続データとを比較するステップ
（ｓ２）；前記比較においてデータ内容の相互一致が検
出されると、データを圧縮する旨の圧縮信号と、一致し
た前記双方のデータの一方とを転送するステップ（ｓ３
）；転送されたデータの内容を展開回路を介して展開し
て必要個所に出力するステップ（ｓ４）；を有するバー
スト転送方法。 - 【請求項２】最初に指定されたアドレスに続く連続した
アドレスに対してアドレス変化を出力することなく連続
的にバス線を介してデータを転送するバースト転送方式
の転送機構を備えた半導体装置のインタフェースにおい
て、バス線（３、４）のソース側（２）に配され、バー
スト転送開始信号（Ｂ）が出力されるとデータの転送に
先立って先行データと該先行データに後続する所定数の
後続データとを比較し、データ内容の相互一致を検出す
るとデータの圧縮信号（Ｓ）を出力するデータ比較回路
（２１）と、バス線（３、４）のソース側（２）又はデ
スティネーション側（１）に配され、前記圧縮信号（Ｓ
）を受けると先行データ又は後続データの一方のデータ
のみを転送するようにデータ転送機構を制御する転送制
御回路（１１）と、バス線（３、４）のデスティネーシ
ョン側（１）に配され、データ圧縮信号と前記一方のデ
ータとを受け取ると該一方のデータを展開して必要個所
に同時又は順次に出力するデータ展開回路（１２）とを
備えることを特徴とする半導体装置のインタフェース。 - 【請求項３】前記データ比較回路は、複数のデータを含
む先行データと、同じ数だけのデータを含む後続データ
とを比較することを特徴とする請求項２記載の半導体装
置のインタフェース。 - 【請求項４】前記ソース側又はデスティネーション側の
一方がキャッシュメモリとして構成されることを特徴と
する請求項２又は３記載の半導体装置のインタフェース
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP351891A JPH04242466A (ja) | 1991-01-17 | 1991-01-17 | バースト転送方法及び同方法による半導体装置のインタフェース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP351891A JPH04242466A (ja) | 1991-01-17 | 1991-01-17 | バースト転送方法及び同方法による半導体装置のインタフェース |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04242466A true JPH04242466A (ja) | 1992-08-31 |
Family
ID=11559589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP351891A Withdrawn JPH04242466A (ja) | 1991-01-17 | 1991-01-17 | バースト転送方法及び同方法による半導体装置のインタフェース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04242466A (ja) |
-
1991
- 1991-01-17 JP JP351891A patent/JPH04242466A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5297231A (en) | Digital signal processor interface for computer system | |
| US5408627A (en) | Configurable multiport memory interface | |
| JPH0821011B2 (ja) | バス拡張制御方式 | |
| JPH1196072A (ja) | メモリアクセス制御回路 | |
| US6823402B2 (en) | Apparatus and method for distribution of signals from a high level data link controller to multiple digital signal processor cores | |
| JPH08227381A (ja) | メモリシステムおよびこのシステムにアクセスする方法 | |
| JPH04242466A (ja) | バースト転送方法及び同方法による半導体装置のインタフェース | |
| JP2006518069A (ja) | プロセッサアレイ | |
| KR100266963B1 (ko) | 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치 | |
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JPH07248962A (ja) | ランダムアクセスメモリのメモリチップ拡張制御方法及び装置 | |
| KR100445915B1 (ko) | 메모리 시스템의 제어 장치 | |
| JPH0642227B2 (ja) | デ−タ転送装置 | |
| JP3202769B2 (ja) | バーストリード処理装置 | |
| JP2674051B2 (ja) | 作業ライン指示装置 | |
| JPS59229659A (ja) | デ−タ処理方式 | |
| CN118841053A (zh) | 基于psram颗粒的fpga系统及其控制方法、设备 | |
| JPH03144739A (ja) | 二重化記憶装置へのデータ転写制御方式 | |
| JPS61153770A (ja) | 画像処理装置 | |
| JPH08204732A (ja) | データ転送方式 | |
| JPS59106024A (ja) | Ｄｍａ制御装置 | |
| JPH01119846A (ja) | システム間通信制御装置 | |
| KR19980033805A (ko) | 반도체 메모리장치의 데이타 버스 선택 제어회로 | |
| JPH07281997A (ja) | データ転送システム | |
| JPH0748309B2 (ja) | 記号列照合メモリおよびそのカスケード接続方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |