JPH04251964A - 自動レイアウト方法 - Google Patents
自動レイアウト方法Info
- Publication number
- JPH04251964A JPH04251964A JP3001331A JP133191A JPH04251964A JP H04251964 A JPH04251964 A JP H04251964A JP 3001331 A JP3001331 A JP 3001331A JP 133191 A JP133191 A JP 133191A JP H04251964 A JPH04251964 A JP H04251964A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- channel
- cell
- megacell
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は自動レイアウト方法に関
し、特に機能マクロ間の配線レイアウトを自動的に行う
自動レイアウト方法に関する。
し、特に機能マクロ間の配線レイアウトを自動的に行う
自動レイアウト方法に関する。
【０００２】
【従来の技術】従来、この種の自動レイアウト方法とし
ては、チャネル配線法と呼ばれる配線法がある。このチ
ャネル配線法とは、機能ブロック（以下、メガセルと云
う）間にチャネルと呼ばれる配線領域を設定し、チャネ
ル内部に水平方向と垂直方向にそれぞれ異なる配線層の
設定を行い、これらの異なる配線層間をコンタクトによ
り接続して、メガセル間の配線レイアウトを行う方法で
ある。
ては、チャネル配線法と呼ばれる配線法がある。このチ
ャネル配線法とは、機能ブロック（以下、メガセルと云
う）間にチャネルと呼ばれる配線領域を設定し、チャネ
ル内部に水平方向と垂直方向にそれぞれ異なる配線層の
設定を行い、これらの異なる配線層間をコンタクトによ
り接続して、メガセル間の配線レイアウトを行う方法で
ある。
【０００３】図３に示されるのは、前記チャネル配線法
を用いて行われた、自動レイアウトによるメガセル間の
配線レイアウト図の一例である。
を用いて行われた、自動レイアウトによるメガセル間の
配線レイアウト図の一例である。
【０００４】図３において、メガセルＡ１９の端子２１
とメガセルＢ２０の端子２３は、チャネル３７内に割当
てられている第１配線層３４と、第２配線層３０および
３２と、コンタクト２５および２７とを介して接続され
ている。また、メガセルＡ１９の端子２２とメガセルＢ
２０の端子２４は、チャネル３７内に割当てられている
第１配線層３５と、第２配線層３１および３３と、コン
タクト２６および２８のみを介して接続される筈である
が、メガセルＢ２０の端子２４の端子層が、第１配線層
により定義されているため、配線層の切替えが必要とな
り、更に、第１配線層３６およびコンタクト２９を介し
ての接続が行われている。
とメガセルＢ２０の端子２３は、チャネル３７内に割当
てられている第１配線層３４と、第２配線層３０および
３２と、コンタクト２５および２７とを介して接続され
ている。また、メガセルＡ１９の端子２２とメガセルＢ
２０の端子２４は、チャネル３７内に割当てられている
第１配線層３５と、第２配線層３１および３３と、コン
タクト２６および２８のみを介して接続される筈である
が、メガセルＢ２０の端子２４の端子層が、第１配線層
により定義されているため、配線層の切替えが必要とな
り、更に、第１配線層３６およびコンタクト２９を介し
ての接続が行われている。
【０００５】
【発明が解決しようとする課題】上述した従来の自動レ
イアウト方法においては、チャネル内部の水平方向と垂
直方向に対して、それぞれ異なる配線層の割当てを行っ
て配線レイアウトを設定しているために、メガセルの端
子層と自動レイアウト方法により割当てられた配線層と
が一致しない場合が生じ、その場合においては、不要な
コンタクトを設けて配線層の切替えを行う必要があり、
結果的に、自動レイアウト後におけるチップサイズが大
きくなってしまうという欠点がある。
イアウト方法においては、チャネル内部の水平方向と垂
直方向に対して、それぞれ異なる配線層の割当てを行っ
て配線レイアウトを設定しているために、メガセルの端
子層と自動レイアウト方法により割当てられた配線層と
が一致しない場合が生じ、その場合においては、不要な
コンタクトを設けて配線層の切替えを行う必要があり、
結果的に、自動レイアウト後におけるチップサイズが大
きくなってしまうという欠点がある。
【０００６】
【課題を解決するための手段】本発明の自動レイアウト
方法は、大きさの異なる機能マクロ間の配線レイアウト
を自動的に行う自動レイアウト方法において、前記機能
マクロ間のチャネルを端子引出し部と配線延長部とに分
割する第１の方法と、ライブラリ化された配線セルを選
択する第２の方法と、前記第１の方法を介して分割され
たチャネルに、前記第２の方法を介して選択された配線
セルをはめ込む第３の方法と、を有することを特徴とし
ている。
方法は、大きさの異なる機能マクロ間の配線レイアウト
を自動的に行う自動レイアウト方法において、前記機能
マクロ間のチャネルを端子引出し部と配線延長部とに分
割する第１の方法と、ライブラリ化された配線セルを選
択する第２の方法と、前記第１の方法を介して分割され
たチャネルに、前記第２の方法を介して選択された配線
セルをはめ込む第３の方法と、を有することを特徴とし
ている。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は、本発明の自動レイアウト方法を用
いて配線レイアウトされた一実施例を示すメガセル間の
配線レイアウト図である。
いて配線レイアウトされた一実施例を示すメガセル間の
配線レイアウト図である。
【０００９】図１に示されるように、本実施例の配線レ
イアウト図においては、メガセルＡ１とメガセルＢ２は
、所定のライブラリより選択された端子引出し部の配線
セル３および５と、配線延長部の配線セル４とにより接
続されている。
イアウト図においては、メガセルＡ１とメガセルＢ２は
、所定のライブラリより選択された端子引出し部の配線
セル３および５と、配線延長部の配線セル４とにより接
続されている。
【００１０】図２に示されるのは、本発明の上記一実施
例におけるプログラムのフローチャートである。図２に
おいて、プログラムが実行されると、先ずメガセルＡ１
とメガセルＢ２の間の配線接続数に対応する認識が行わ
れることにより、メガセルＡ１とメガセルＢ２との間の
チャネル１８が発生される（ステップ１０１）。その後
、メガセルＡ１の第２配線端子６および７と、メガセル
Ｂ２の第２配線端子８および第１配線端子９とについて
、間隔の識別（ステッブ１０２）および端子層の識別（
ステップ１０３）を実行することにより、端子引出し部
の配線セルの種類が決定される。この端子引出し部にお
ける配線セルの種類を用いて、ライブラリ化された配線
セルより、端子引出し部の配線セル３および５の選択が
行われる（ステップ１０４）。
例におけるプログラムのフローチャートである。図２に
おいて、プログラムが実行されると、先ずメガセルＡ１
とメガセルＢ２の間の配線接続数に対応する認識が行わ
れることにより、メガセルＡ１とメガセルＢ２との間の
チャネル１８が発生される（ステップ１０１）。その後
、メガセルＡ１の第２配線端子６および７と、メガセル
Ｂ２の第２配線端子８および第１配線端子９とについて
、間隔の識別（ステッブ１０２）および端子層の識別（
ステップ１０３）を実行することにより、端子引出し部
の配線セルの種類が決定される。この端子引出し部にお
ける配線セルの種類を用いて、ライブラリ化された配線
セルより、端子引出し部の配線セル３および５の選択が
行われる（ステップ１０４）。
【００１１】次いで、選択された端子引出し部の配線セ
ル３および５を用いて、メガセルＡ１およびメガセルＢ
２のチャネル１８の分割処理が実行され、チャネル１８
を端子引出し部と配線延長部とに分割して、チャネル幅
が決定される（ステップ１０５）。その後、分割された
チャネル１８の配線延長部を基にして、ライブラリ化さ
れた配線セルより、配線延長部の配線セル４が選択され
る（ステップ１０６）。このようにして選択された端子
引出し部の配線セル３および５と、配線延長部の配線セ
ル４とを、分割されたチャネル１８の端子引出し部と配
線延長部とにはめ込み（ステップ１０７）、所望のレイ
アウト・データが作成される。
ル３および５を用いて、メガセルＡ１およびメガセルＢ
２のチャネル１８の分割処理が実行され、チャネル１８
を端子引出し部と配線延長部とに分割して、チャネル幅
が決定される（ステップ１０５）。その後、分割された
チャネル１８の配線延長部を基にして、ライブラリ化さ
れた配線セルより、配線延長部の配線セル４が選択され
る（ステップ１０６）。このようにして選択された端子
引出し部の配線セル３および５と、配線延長部の配線セ
ル４とを、分割されたチャネル１８の端子引出し部と配
線延長部とにはめ込み（ステップ１０７）、所望のレイ
アウト・データが作成される。
【００１２】
【発明の効果】以上説明したように、本発明は、メガセ
ル間の配線パタンについて、最適な配線層を割当てるこ
とが可能となり、不要なコンタクトを排除することがで
きるため、結果的に、自動レイアウト後のチップサイズ
を小さくすることができるという効果がある。
ル間の配線パタンについて、最適な配線層を割当てるこ
とが可能となり、不要なコンタクトを排除することがで
きるため、結果的に、自動レイアウト後のチップサイズ
を小さくすることができるという効果がある。
【図１】本発明により行われたメガセル間の配線レイア
ウトの一例を示す図である。
ウトの一例を示す図である。
【図２】前記メガセル間の配線レイアウトを実現するた
めのプログラムのフローチャートを示す図である。
めのプログラムのフローチャートを示す図である。
【図３】従来例により行われたメガセル間の配線レイア
ウトの一例を示す図である。
ウトの一例を示す図である。
１，１９ メガセルＡ
２，２０ メガセルＢ
３，４，５ 配線セル
６，７，８，２１，２２，２３ 第２配線端子９
，２４ 第１配線端子 １０〜１２，２５〜２９ コンタクト１３，１７
，３４〜３６ 第１配線層１４〜１６，３０〜３
３ 第２配線層１８，３７ チャネル
，２４ 第１配線端子 １０〜１２，２５〜２９ コンタクト１３，１７
，３４〜３６ 第１配線層１４〜１６，３０〜３
３ 第２配線層１８，３７ チャネル
Claims (1)
- 【請求項１】 大きさの異なる機能マクロ間の配線レ
イアウトを自動的に行う自動レイアウト方法において、
前記機能マクロ間のチャネルを端子引出し部と配線延長
部とに分割する第１の方法と、ライブラリ化された配線
セルを選択する第２の方法と、前記第１の方法を介して
分割されたチャネルに、前記第２の方法を介して選択さ
れた配線セルをはめ込む第３の方法と、を有することを
特徴とする自動レイアウト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001331A JPH04251964A (ja) | 1991-01-10 | 1991-01-10 | 自動レイアウト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001331A JPH04251964A (ja) | 1991-01-10 | 1991-01-10 | 自動レイアウト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04251964A true JPH04251964A (ja) | 1992-09-08 |
Family
ID=11498518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3001331A Pending JPH04251964A (ja) | 1991-01-10 | 1991-01-10 | 自動レイアウト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04251964A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7725865B2 (en) | 2005-03-29 | 2010-05-25 | Fujitsu Microelectronics Limited | Method, storage media storing program, and component for avoiding increase in delay time in semiconductor circuit having plural wiring layers |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02174555A (ja) * | 1988-12-27 | 1990-07-05 | Nec Corp | Ｄｃ―ｄｃコンバータ |
| JPH03124260A (ja) * | 1989-10-04 | 1991-05-27 | Fanuc Ltd | Ｄｃ―ｄｃコンバータ |
| JPH0449844A (ja) * | 1990-06-19 | 1992-02-19 | Fanuc Ltd | Ｄｃ―ｄｃコンバータ |
-
1991
- 1991-01-10 JP JP3001331A patent/JPH04251964A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02174555A (ja) * | 1988-12-27 | 1990-07-05 | Nec Corp | Ｄｃ―ｄｃコンバータ |
| JPH03124260A (ja) * | 1989-10-04 | 1991-05-27 | Fanuc Ltd | Ｄｃ―ｄｃコンバータ |
| JPH0449844A (ja) * | 1990-06-19 | 1992-02-19 | Fanuc Ltd | Ｄｃ―ｄｃコンバータ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7725865B2 (en) | 2005-03-29 | 2010-05-25 | Fujitsu Microelectronics Limited | Method, storage media storing program, and component for avoiding increase in delay time in semiconductor circuit having plural wiring layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6938704B2 (ja) | 集積回路のための適応的多階層電力分配グリッド | |
| US4823276A (en) | Computer-aided automatic wiring method for semiconductor integrated circuit device | |
| JP3001403B2 (ja) | 論理回路のレイアウト方法 | |
| US5331572A (en) | Integrated circuit and layout system therefor | |
| CN114487796A (zh) | 一种测试芯片中外围电路的设计方法及其测试芯片 | |
| JPH04251964A (ja) | 自動レイアウト方法 | |
| US6449760B1 (en) | Pin placement method for integrated circuits | |
| CN114239451A (zh) | 一种电源开关单元的连接关系优化方法和装置 | |
| Alia et al. | Automated module placement and wire routeing according to a structured biplanar scheme in printed boards | |
| CN110610021A (zh) | 一种layout设计ddr布线的快捷的方法 | |
| US20060064662A1 (en) | Method of floorplanning and cell placement for integrated circuit chip architecture with internal I/O ring | |
| JP2001203272A (ja) | 半導体集積回路のレイアウト設計方法 | |
| JP3204381B2 (ja) | 半導体装置の自動配置配線方法 | |
| JP2833886B2 (ja) | 半導体集積回路の自動レイアウト手法 | |
| JP3570883B2 (ja) | 半導体集積回路の配線方法 | |
| US7007260B2 (en) | Method for fabricating an integrated semiconductor circuit | |
| JP3204380B2 (ja) | 自動配置配線方法 | |
| JP2917604B2 (ja) | 半導体集積回路のレイアウト設計方法 | |
| JP2844945B2 (ja) | 集積回路のレイアウト設計方式 | |
| JPH0850599A (ja) | データパス回路のレイアウト生成方法 | |
| JP2000040743A (ja) | 半導体集積回路の設計支援方法および装置と記録媒体 | |
| JPH04101276A (ja) | 集積回路設計装置 | |
| JPH08125025A (ja) | マイコンコア及びそのレイアウト方法 | |
| JPH04251962A (ja) | 半導体集積回路装置の設計方法 | |
| WO2002003266A2 (en) | Method for design and layout of integrated circuits |