JPH04261521A - 液晶表示装置及びその表示欠陥修復方法 - Google Patents
液晶表示装置及びその表示欠陥修復方法Info
- Publication number
- JPH04261521A JPH04261521A JP3004831A JP483191A JPH04261521A JP H04261521 A JPH04261521 A JP H04261521A JP 3004831 A JP3004831 A JP 3004831A JP 483191 A JP483191 A JP 483191A JP H04261521 A JPH04261521 A JP H04261521A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- pixel electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、薄膜トランジスタを
用いたマトリックス型液晶表示装置及びその表示欠陥修
復方法に関するものである。
用いたマトリックス型液晶表示装置及びその表示欠陥修
復方法に関するものである。
【０００２】
【従来の技術】マトリックス型液晶表示装置は、例えば
日経マグロウヒル社発行の雑誌、日経エレクトロニクス
、１９８６年１２月１５日号、Ｐ．１９３ 〜２００
に記載されているように、マトリックス状に配列された
透明性導電膜から成る画素電極とそれに電気的に接続さ
れた薄膜トランジスタ（ＴＦＴ）を表面に有するＴＦＴ
アレイ基板と、それに対向して重ねられた対向基板の間
に充填された表示材料である液晶に、選択的に電圧を印
加して、液晶分子の電界方向への配向により光の透過を
制御して表示を行うものである。
日経マグロウヒル社発行の雑誌、日経エレクトロニクス
、１９８６年１２月１５日号、Ｐ．１９３ 〜２００
に記載されているように、マトリックス状に配列された
透明性導電膜から成る画素電極とそれに電気的に接続さ
れた薄膜トランジスタ（ＴＦＴ）を表面に有するＴＦＴ
アレイ基板と、それに対向して重ねられた対向基板の間
に充填された表示材料である液晶に、選択的に電圧を印
加して、液晶分子の電界方向への配向により光の透過を
制御して表示を行うものである。
【０００３】図３は従来のマトリックス型液晶表示装置
のＴＦＴアレイ基板の画素部構造を示す平面図、図４は
そのＴＦＴ付近を示す平面図、図５は図４中のＶ−Ｖ線
に沿った断面図である。図において、１はガラスなどか
ら成る絶縁性基板で、絶縁性基板１上にＴＦＴ２を構成
するゲート電極３、絶縁層４、半導体層５、ソース電極
６及びドレイン電極７が積層形成されている。８は絶縁
性基板１上に形成された画素電極で、ドレイン電極７と
電気的に接続されている。９はソース電極６と電気的に
接続されたソース配線、１０はゲート電極３と電気的に
接続されたゲート配線である。
のＴＦＴアレイ基板の画素部構造を示す平面図、図４は
そのＴＦＴ付近を示す平面図、図５は図４中のＶ−Ｖ線
に沿った断面図である。図において、１はガラスなどか
ら成る絶縁性基板で、絶縁性基板１上にＴＦＴ２を構成
するゲート電極３、絶縁層４、半導体層５、ソース電極
６及びドレイン電極７が積層形成されている。８は絶縁
性基板１上に形成された画素電極で、ドレイン電極７と
電気的に接続されている。９はソース電極６と電気的に
接続されたソース配線、１０はゲート電極３と電気的に
接続されたゲート配線である。
【０００４】次にこのようなＴＦＴアレイ基板と透明性
導電膜から成る対向電極を有する対向基板を用いて形成
されたマトリックス型液晶表示装置の表示欠陥の発生に
ついて説明する。先ず、液晶表示装置を点灯する。いず
れかのＴＦＴ２に断線不良がある場合、そのＴＦＴが接
続されている画素電極８とその対向電極間には電圧が印
加されないので、液晶分子は配向せずその部分は常に暗
の表示欠陥となる。また、いずれかのＴＦＴ２に短絡不
良がある場合、その画素部には常に電圧が印加されて液
晶分子は電界の方向に配向し光を透過するので、その部
分の光量を制御することができなくなる。
導電膜から成る対向電極を有する対向基板を用いて形成
されたマトリックス型液晶表示装置の表示欠陥の発生に
ついて説明する。先ず、液晶表示装置を点灯する。いず
れかのＴＦＴ２に断線不良がある場合、そのＴＦＴが接
続されている画素電極８とその対向電極間には電圧が印
加されないので、液晶分子は配向せずその部分は常に暗
の表示欠陥となる。また、いずれかのＴＦＴ２に短絡不
良がある場合、その画素部には常に電圧が印加されて液
晶分子は電界の方向に配向し光を透過するので、その部
分の光量を制御することができなくなる。
【０００５】以上のようなＴＦＴの不良に起因する表示
欠陥の発生を防止するマトリックス型液晶表示装置とし
て、従来次のような二つのタイプが知られている。
欠陥の発生を防止するマトリックス型液晶表示装置とし
て、従来次のような二つのタイプが知られている。
【０００６】図６は従来の表示欠陥の発生を防止するマ
トリックス型液晶表示装置の一例である。図において、
２個のＴＦＴ２が画素電極８に並列に接続されている。 他の構成部分は、図３の従来の装置の相当部分と同じで
ある。この場合、いずれか一方のＴＦＴ２に断線不良が
発生しても、画素部分は正常に動作する。しかし、ＴＦ
Ｔ２が短絡不良の場合には、画素部分は表示不良となり
、しかもどちらのＴＦＴ２が不良かを特定することがで
きず、表示欠陥の修復は不可能である。また、１画素当
りのＴＦＴ２の数は図３の従来の装置の２倍になってい
るので、短絡不良の発生率も２倍になるという問題点が
あった。
トリックス型液晶表示装置の一例である。図において、
２個のＴＦＴ２が画素電極８に並列に接続されている。 他の構成部分は、図３の従来の装置の相当部分と同じで
ある。この場合、いずれか一方のＴＦＴ２に断線不良が
発生しても、画素部分は正常に動作する。しかし、ＴＦ
Ｔ２が短絡不良の場合には、画素部分は表示不良となり
、しかもどちらのＴＦＴ２が不良かを特定することがで
きず、表示欠陥の修復は不可能である。また、１画素当
りのＴＦＴ２の数は図３の従来の装置の２倍になってい
るので、短絡不良の発生率も２倍になるという問題点が
あった。
【０００７】不良ＴＦＴを特定することのできるマトリ
ックス型液晶表示装置として、例えば特開昭６３−３０
９９２１ に示された図７のものがある。図において、
互いに交差するソース配線９とゲート配線１０に囲まれ
た領域の画素電極を２分割して、各画素電極８に１個づ
つＴＦＴ２が接続されている。他の構成部分は、図３の
従来の装置の相当部分と同じである。この場合、通電状
態の画素部を観察することにより、表示欠陥の原因とな
っているＴＦＴ２を特定することができる。しかし、図
３及び図６の従来の装置より表示欠陥部分は小さくなる
が、表示欠陥の修復はできない。
ックス型液晶表示装置として、例えば特開昭６３−３０
９９２１ に示された図７のものがある。図において、
互いに交差するソース配線９とゲート配線１０に囲まれ
た領域の画素電極を２分割して、各画素電極８に１個づ
つＴＦＴ２が接続されている。他の構成部分は、図３の
従来の装置の相当部分と同じである。この場合、通電状
態の画素部を観察することにより、表示欠陥の原因とな
っているＴＦＴ２を特定することができる。しかし、図
３及び図６の従来の装置より表示欠陥部分は小さくなる
が、表示欠陥の修復はできない。
【０００８】
【発明が解決しようとする課題】従来のマトリックス型
液晶表示装置は、以上のように構成されているので、薄
膜トランジスタ（ＴＦＴ）の不良に起因する表示欠陥の
修復が困難であるという問題点があった。
液晶表示装置は、以上のように構成されているので、薄
膜トランジスタ（ＴＦＴ）の不良に起因する表示欠陥の
修復が困難であるという問題点があった。
【０００９】この発明は、上記のような課題を解決する
ためになされたもので、薄膜トランジスタの不良に起因
する表示欠陥を修復することが可能なマトリックス型液
晶表示装置と、その表示欠陥修復方法を得ることを目的
としている。
ためになされたもので、薄膜トランジスタの不良に起因
する表示欠陥を修復することが可能なマトリックス型液
晶表示装置と、その表示欠陥修復方法を得ることを目的
としている。
【００１０】
【課題を解決するための手段】この発明に係る液晶表示
装置は、液晶を挟持する２枚の基板の一方に設けられ上
記液晶に電圧を印加するための複数の画素電極と、上記
画素電極と電気的にそれぞれ接続され上記電圧の印加を
制御する薄膜トランジスタと、同一の駆動信号を受ける
画素電極の少なくとも２個と絶縁層を介して重なるよう
にそれぞれ設けられた浮遊電極を備えたものである。
装置は、液晶を挟持する２枚の基板の一方に設けられ上
記液晶に電圧を印加するための複数の画素電極と、上記
画素電極と電気的にそれぞれ接続され上記電圧の印加を
制御する薄膜トランジスタと、同一の駆動信号を受ける
画素電極の少なくとも２個と絶縁層を介して重なるよう
にそれぞれ設けられた浮遊電極を備えたものである。
【００１１】また、この発明に係る液晶表示装置の表示
欠陥修復方法は、上記液晶表示装置において、表示欠陥
の原因となっているスイッチング素子を画素電極から切
り離す工程と、上記薄膜トランジスタが切り離された画
素電極と正常な画素電極間を浮遊電極を介して電気的に
接続する工程を備えたものである。
欠陥修復方法は、上記液晶表示装置において、表示欠陥
の原因となっているスイッチング素子を画素電極から切
り離す工程と、上記薄膜トランジスタが切り離された画
素電極と正常な画素電極間を浮遊電極を介して電気的に
接続する工程を備えたものである。
【００１２】
【作用】この発明における液晶表示装置の浮遊電極は、
それと画素電極間を絶縁する絶縁層の少なくとも一部が
取りのぞかれて、画素電極間を電気的に接続する。
それと画素電極間を絶縁する絶縁層の少なくとも一部が
取りのぞかれて、画素電極間を電気的に接続する。
【００１３】
【実施例】この発明の一実施例を図１及び図２を用いて
説明する。図１はこの発明の実施例によるマトリックス
型液晶表示装置のＴＦＴアレイ基板の画素部構造を示す
平面図、図２は図１中のＩＩ−ＩＩ線に沿った断面図で
ある。図１及び図２において、１１は浮遊電極である。 ガラスから成る絶縁性基板１上に、所定のパターンを有
するマスクを用いたフォトリングラフィにより所定の位
置にＣｒ の導電性膜を堆積させ、ゲート電極３、ゲー
ト配線１０及び浮遊電極１１を形成する。次に所定のパ
ターンのマスクを用いて、シリコン窒化膜（Ｓｉ ＮＸ
）から成る絶縁層４、アモルファスシリコン（ｉ−ａ
−Ｓｉ ）膜及び隣がドーピングされたアモルファスシ
リコン（ｎ＋ −ａ−Ｓｉ ）膜を順に堆積して、所定
の位置に半導体層５を形成する。さらに所定のパターン
のマスクを用いて、インジュウム／すず酸化物（ＩＴＯ
）から成る透明性導電膜を堆積し、所定の位置に画素電
極８を形成する。画素電極８は２分割され、各画素電極
８に１個づつＴＦＴ２が接続されている。浮遊電極１１
は、絶縁層４を介して２個の画素電極８と重なるような
位置に設けられている。 次に所定のパターンのマスクを用いて、Ａｌ膜を堆積し
、所定の位置にソース電極６、ソース配線９及びドレイ
ン電極７を形成した後、ソース電極６とドレイン電極７
の間のｎ＋ −ａ−Ｓｉ 膜を除去する。最上部にＳｉ
Ｎｘ から成る保護膜１２を形成してＴＦＴアレイ基
板を得る。
説明する。図１はこの発明の実施例によるマトリックス
型液晶表示装置のＴＦＴアレイ基板の画素部構造を示す
平面図、図２は図１中のＩＩ−ＩＩ線に沿った断面図で
ある。図１及び図２において、１１は浮遊電極である。 ガラスから成る絶縁性基板１上に、所定のパターンを有
するマスクを用いたフォトリングラフィにより所定の位
置にＣｒ の導電性膜を堆積させ、ゲート電極３、ゲー
ト配線１０及び浮遊電極１１を形成する。次に所定のパ
ターンのマスクを用いて、シリコン窒化膜（Ｓｉ ＮＸ
）から成る絶縁層４、アモルファスシリコン（ｉ−ａ
−Ｓｉ ）膜及び隣がドーピングされたアモルファスシ
リコン（ｎ＋ −ａ−Ｓｉ ）膜を順に堆積して、所定
の位置に半導体層５を形成する。さらに所定のパターン
のマスクを用いて、インジュウム／すず酸化物（ＩＴＯ
）から成る透明性導電膜を堆積し、所定の位置に画素電
極８を形成する。画素電極８は２分割され、各画素電極
８に１個づつＴＦＴ２が接続されている。浮遊電極１１
は、絶縁層４を介して２個の画素電極８と重なるような
位置に設けられている。 次に所定のパターンのマスクを用いて、Ａｌ膜を堆積し
、所定の位置にソース電極６、ソース配線９及びドレイ
ン電極７を形成した後、ソース電極６とドレイン電極７
の間のｎ＋ −ａ−Ｓｉ 膜を除去する。最上部にＳｉ
Ｎｘ から成る保護膜１２を形成してＴＦＴアレイ基
板を得る。
【００１４】次に動作について説明する。ＴＦＴアレイ
基板と、対向基板との間に液晶を挟持して形成されたマ
トリックス型液晶表示装置を点灯して明及び暗状態を観
察し、表示欠陥箇所を検出する。表示欠陥部のドレイン
電極７にレーザ光を照射して、画素電極８から不良ＴＦ
Ｔ２を電気的に切り離す。次にその画素電極８と浮遊電
極１１が重なる部分に、絶縁性基板１側または対向基板
側からレーザ光を照射する。レーザ光のエネルギーによ
り、絶縁層４の一部が蒸発して消失するとともにに、浮
遊電極１１または画素電極８或いは両方が溶融して、表
示欠陥を示した画素電極８と浮遊電極１１とを電気的に
接続する。そして、上記浮遊電極１１の他端も上記と同
様にして、対応する画素電極８と電気的に接続する。こ
のようにして表示欠陥は修復されることになり、装置の
表示品質及び製造歩留りを向上し得る。
基板と、対向基板との間に液晶を挟持して形成されたマ
トリックス型液晶表示装置を点灯して明及び暗状態を観
察し、表示欠陥箇所を検出する。表示欠陥部のドレイン
電極７にレーザ光を照射して、画素電極８から不良ＴＦ
Ｔ２を電気的に切り離す。次にその画素電極８と浮遊電
極１１が重なる部分に、絶縁性基板１側または対向基板
側からレーザ光を照射する。レーザ光のエネルギーによ
り、絶縁層４の一部が蒸発して消失するとともにに、浮
遊電極１１または画素電極８或いは両方が溶融して、表
示欠陥を示した画素電極８と浮遊電極１１とを電気的に
接続する。そして、上記浮遊電極１１の他端も上記と同
様にして、対応する画素電極８と電気的に接続する。こ
のようにして表示欠陥は修復されることになり、装置の
表示品質及び製造歩留りを向上し得る。
【００１５】なお、上記一実施例では互いに交差するソ
ース配線とゲート配線に囲まれた領域に画素電極を２個
設けているが、この画素電極の数に制約はなく、絶縁層
を介して２個以上と重なるように浮遊電極を設けること
により、上記一実施例と同様の効果が得られる。また、
ソース配線とゲート配線に囲まれた領域以外にある画素
電極でも、上記領域内のものと同じ駆動信号を受ける画
素電極との間であれば浮遊電極を設けてもよく、上記一
実施例と同様の効果が得られる。
ース配線とゲート配線に囲まれた領域に画素電極を２個
設けているが、この画素電極の数に制約はなく、絶縁層
を介して２個以上と重なるように浮遊電極を設けること
により、上記一実施例と同様の効果が得られる。また、
ソース配線とゲート配線に囲まれた領域以外にある画素
電極でも、上記領域内のものと同じ駆動信号を受ける画
素電極との間であれば浮遊電極を設けてもよく、上記一
実施例と同様の効果が得られる。
【００１６】
【発明の効果】この発明による液晶表示装置は、液晶を
挟持する２枚の基板の一方に設けられ上記液晶に電圧を
印加するための複数の画素電極と、上記画素電極と電気
的にそれぞれ接続され上記電圧の印加を制御する薄膜ト
ランジスタと、同一の駆動信号を受ける画素電極の少な
くとも２個と絶縁層を介して重なるようにそれぞれ設け
られた浮遊電極を備えるように構成されているので、表
示欠陥の原因となっている薄膜トランジスタの特定が容
易で、しかも該トランジスタから画素電極を切離し、切
り離された画素電極と正常な画素電極間を浮遊電極を介
して電気的に接続することにより、表示欠陥を容易に修
復できる効果が得られる。
挟持する２枚の基板の一方に設けられ上記液晶に電圧を
印加するための複数の画素電極と、上記画素電極と電気
的にそれぞれ接続され上記電圧の印加を制御する薄膜ト
ランジスタと、同一の駆動信号を受ける画素電極の少な
くとも２個と絶縁層を介して重なるようにそれぞれ設け
られた浮遊電極を備えるように構成されているので、表
示欠陥の原因となっている薄膜トランジスタの特定が容
易で、しかも該トランジスタから画素電極を切離し、切
り離された画素電極と正常な画素電極間を浮遊電極を介
して電気的に接続することにより、表示欠陥を容易に修
復できる効果が得られる。
【図１】この発明の一実施例によるマトリックス型液晶
表示装置のＴＦＴアレイ基板の画素構造を示す平面図で
ある。
表示装置のＴＦＴアレイ基板の画素構造を示す平面図で
ある。
【図２】図１のＴＦＴアレイ基板のＩＩ−ＩＩ線に沿っ
た断面図である。
た断面図である。
【図３】従来のマトリックス型液晶表示装置のＴＦＴア
レイ基板の画素部構造を示す平面図である。
レイ基板の画素部構造を示す平面図である。
【図４】図３の装置のＴＦＴ付近を示す平面図である。
【図５】図４の装置のＶ−Ｖ線に沿った断面図である。
【図６】従来の表示欠陥の発生を防止するマトリックス
型液晶表示装置のＴＦＴアレイ基板の画素部構造を示す
平面図である。
型液晶表示装置のＴＦＴアレイ基板の画素部構造を示す
平面図である。
【図７】従来の不良ＴＦＴを特定することのできるマト
リックス型液晶表示装置のＴＦＴアレイ基板の画素部構
造を示す平面図である。
リックス型液晶表示装置のＴＦＴアレイ基板の画素部構
造を示す平面図である。
２ 薄膜トランジスタ（ＴＦＴ）
４ 絶縁層
８ 画素電極
１１ 浮遊電極
Claims (2)
- 【請求項１】 液晶を狭持する２枚の基盤の一方に設
けられ上記液晶に電圧を印加するための複数の画素電極
と、上記画素電極と電気的にそれぞれ接続され上記電圧
の印加を制御する薄膜トランジスタと、同一の駆動信号
を受ける画素電極の少なくとも２個と絶縁層を介して重
なるようにそれぞれ設けられた浮遊電極を備えたことを
特徴とする液晶表示装置。 - 【請求項２】 請求項１の液晶表示装置において、表
示欠陥の原因となっている薄膜トランジスタを画素電極
から切り離す工程と、上記薄膜トランジスタが切り離さ
れた画素電極と正常な画素電極間を浮遊電極を介して電
気的に接続する工程を備えたことを特徴とする液晶表示
装置の表示欠陥修復方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3004831A JPH04261521A (ja) | 1991-01-21 | 1991-01-21 | 液晶表示装置及びその表示欠陥修復方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3004831A JPH04261521A (ja) | 1991-01-21 | 1991-01-21 | 液晶表示装置及びその表示欠陥修復方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04261521A true JPH04261521A (ja) | 1992-09-17 |
Family
ID=11594644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3004831A Pending JPH04261521A (ja) | 1991-01-21 | 1991-01-21 | 液晶表示装置及びその表示欠陥修復方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04261521A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100263829B1 (ko) * | 1996-05-09 | 2000-08-16 | 마찌다 가쯔히꼬 | 액티브 매트릭스 기판 및 그 구조 결함 처치 방법 |
| KR100363140B1 (ko) * | 1995-05-30 | 2003-08-14 | 가부시키가이샤 아드반스트 디스프레이 | Tft어레이기판과이것을이용한액정표시장치및tft어레이기판의제조방법 |
| JP2012113090A (ja) * | 2010-11-24 | 2012-06-14 | Hitachi Displays Ltd | 液晶表示装置およびその製造方法 |
-
1991
- 1991-01-21 JP JP3004831A patent/JPH04261521A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363140B1 (ko) * | 1995-05-30 | 2003-08-14 | 가부시키가이샤 아드반스트 디스프레이 | Tft어레이기판과이것을이용한액정표시장치및tft어레이기판의제조방법 |
| KR100263829B1 (ko) * | 1996-05-09 | 2000-08-16 | 마찌다 가쯔히꼬 | 액티브 매트릭스 기판 및 그 구조 결함 처치 방법 |
| US6297520B1 (en) | 1996-05-09 | 2001-10-02 | Sharp Kabushiki Kaisha | Active matrix substrate and correcting method of structural defect thereof |
| JP2012113090A (ja) * | 2010-11-24 | 2012-06-14 | Hitachi Displays Ltd | 液晶表示装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958802B2 (en) | Display device having island-shaped conductor for repairing line disconnection | |
| KR101347846B1 (ko) | 박막 트랜지스터 기판, 이를 포함하는 액정표시장치 및이의 리페어 방법 | |
| KR0159123B1 (ko) | 액정표시장치 | |
| US6980264B2 (en) | Repair method for defects in data lines and flat panel display incorporating the same | |
| KR100283733B1 (ko) | 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법 | |
| US8319763B2 (en) | Display apparatus and manufacturing method therefor, and active matrix substrate | |
| US6515720B1 (en) | Active matrix liquid crystal display device | |
| EP0373586B1 (en) | Liquid crystal display device | |
| US6639634B1 (en) | Repairable LCD and its manufacture | |
| JP4636820B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法 | |
| US7973871B2 (en) | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof | |
| KR20020077480A (ko) | 액정 표시 장치 | |
| JPH1039333A (ja) | アクティブマトリクス型表示装置およびその欠陥修正方法 | |
| JP4173332B2 (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
| JP2803792B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0545034B2 (ja) | ||
| KR100686235B1 (ko) | 액정 표시 장치용 기판 | |
| KR20040074931A (ko) | 표시 장치용 전극 기판 | |
| JPH04261521A (ja) | 液晶表示装置及びその表示欠陥修復方法 | |
| JP3310600B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| KR100951840B1 (ko) | 액정표시장치 | |
| KR100498181B1 (ko) | 평면 표시 장치 및 그 제조 방법 | |
| KR100293503B1 (ko) | 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법 | |
| KR100577301B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 |