JPH0431371B2 - - Google Patents
Info
- Publication number
- JPH0431371B2 JPH0431371B2 JP59174465A JP17446584A JPH0431371B2 JP H0431371 B2 JPH0431371 B2 JP H0431371B2 JP 59174465 A JP59174465 A JP 59174465A JP 17446584 A JP17446584 A JP 17446584A JP H0431371 B2 JPH0431371 B2 JP H0431371B2
- Authority
- JP
- Japan
- Prior art keywords
- drain
- active matrix
- display device
- line
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、駆動回路を内蔵した、液晶、エレ
クトロクロミツクなどのアクテイブマトリクス表
示装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an active matrix display device, such as a liquid crystal display or an electrochromic display device, which has a built-in drive circuit.
従来、第2図の回路図で示す様な、透明絶縁基
板上に、薄膜トランジスタを各画素毎にスイツチ
ング素子として設けたアクテイブマトリクス液晶
表示装置が知られている。第2図において、アク
テイブマトリクス液晶表示装置13は、薄膜トラ
ンジスタからなるアクテイブマトリクスアレイ1
4を有する。駆動回路としては、ゲートラインを
駆動するゲートライン駆動回路15、ドレインラ
インを駆動するドレインライン駆動回路16とか
らなる。ドレインライン駆動回路16はサンプル
ホールド回路17とシフトレジスタ18を有す
る。一走査線に当たる映像信号はシフトレジスタ
18によつて、順次サンプルホールド回路17に
書き込まれ、保持される。ゲートライン駆動回路
15はゲートラインを縦方向に順次走査して、一
行づつ映像信号を書き込む。アクテイブマトリク
スアレイ14の構造は第3図の等価回路図で示
す。各画素は、薄膜トランジスタ19、映像信号
保持用コンデンサー20と液晶セル21からな
り、縦方向にはドレインラインYi、横方向には、
ゲートラインXjに接続されており、アレイ状に
配置されている。ゲートラインXjがオンの状態
では、映像信号はドレインラインYi,Yi+1等
を介して映像信号保持用コンデンサー20に書き
込まれ、ゲートラインXjがオフになつた後も電
圧を保持し、次の映像信号が印加されるまで、液
晶セル21に電圧を印加し続ける。このようにし
て、液晶セル21はスタテイツク動作が可能なの
で、従来のマトリクス液晶表示装置と比べると、
高コントラスト、広い視角など高品質の表示が可
能になる。
2. Description of the Related Art Conventionally, an active matrix liquid crystal display device, as shown in the circuit diagram of FIG. 2, is known in which a thin film transistor is provided as a switching element for each pixel on a transparent insulating substrate. In FIG. 2, an active matrix liquid crystal display device 13 includes an active matrix array 1 composed of thin film transistors.
It has 4. The drive circuit includes a gate line drive circuit 15 that drives the gate line and a drain line drive circuit 16 that drives the drain line. The drain line drive circuit 16 has a sample hold circuit 17 and a shift register 18. The video signal corresponding to one scanning line is sequentially written into the sample hold circuit 17 by the shift register 18 and held. The gate line drive circuit 15 sequentially scans the gate lines in the vertical direction and writes video signals line by line. The structure of active matrix array 14 is shown in the equivalent circuit diagram of FIG. Each pixel consists of a thin film transistor 19, a video signal holding capacitor 20, and a liquid crystal cell 21, and has a drain line Yi in the vertical direction and a drain line Yi in the horizontal direction.
They are connected to the gate line Xj and arranged in an array. When the gate line Xj is on, the video signal is written to the video signal holding capacitor 20 via the drain lines Yi, Yi+1, etc., and even after the gate line Xj is turned off, the voltage is maintained and the next video signal is The voltage continues to be applied to the liquid crystal cell 21 until the voltage is applied. In this way, the liquid crystal cell 21 is capable of static operation, so compared to conventional matrix liquid crystal display devices,
This enables high-quality display with high contrast and wide viewing angles.
しかし、従来のアクテイブマトリクス表示装置
で、例えばタテXヨコ=240×240程度のマトリク
ス状の画素を用いてフレーム周波数60HzのTV画
像の表示をする場合、ドレインライン駆動回路の
クロツク周波数は1〜4MHzとなる。これでは、
薄膜トランジスタで実現出来る駆動回路の動作速
度は、100KHz程度と遅いため、駆動回路をアク
テイブマトリクス表示装置と同じ基板上に設ける
ことは困難である。このため、外部駆動回路と接
続するには、数百カ所でワイヤーボンドなどを行
わなければならない欠点があつた。
However, when displaying a TV image with a frame frequency of 60Hz using a conventional active matrix display device, for example, using pixels in a matrix of about 240 x 240 (vertically x horizontally), the clock frequency of the drain line drive circuit is 1 to 4MHz. becomes. In this case,
The operating speed of the drive circuit that can be realized using thin film transistors is as slow as about 100 KHz, so it is difficult to provide the drive circuit on the same substrate as the active matrix display device. For this reason, there was a drawback that wire bonds had to be made at hundreds of locations in order to connect to an external drive circuit.
そこで、この発明は従来のこのような欠点を解
決するため、動作速度が遅い薄膜トランジスタを
用いても実現可能な、駆動回路を内蔵したアクテ
イブマトリクス表示装置を得ることを目的として
いる。 Therefore, in order to solve these conventional drawbacks, the present invention aims to provide an active matrix display device with a built-in drive circuit that can be realized even by using thin film transistors with slow operating speeds.
上記問題点を解決するために、この発明は、ア
クテイブマトリツクス表示装置の一方の基板に、
複数のドレインラインを分割して駆動する薄膜ト
ランジスタからなる複数個のドレイン駆動回路を
設け、上記複数個Nのドレインライン駆動回路の
数に応じて分割された一走査ライン分の映像信号
の各々を同時に並列に動作させるようにした。
In order to solve the above problems, the present invention provides an active matrix display device with a
A plurality of drain drive circuits each made of thin film transistors that divide and drive a plurality of drain lines are provided, and each of the video signals for one scanning line divided according to the number of the plurality of N drain line drive circuits is simultaneously transmitted. I made it work in parallel.
上記のように、駆動回路を分割することによ
り、分割された駆動回路のクロツク周波数は1/
Nとなり、(例えば4MHzのクロツク周波数が必要
な駆動回路の場合、N=10、即ち、駆動回路を10
分割すれば、実際には400KHzのクロツク周波数
で良いことになる)動作速度の遅い薄膜トランジ
スタでも、スイツチング素子を設けたのと同じ基
板上に、駆動回路を集積化することが出来るよう
になる。
As mentioned above, by dividing the drive circuit, the clock frequency of the divided drive circuit is reduced to 1/
(For example, in the case of a drive circuit that requires a clock frequency of 4 MHz, N = 10, that is, the drive circuit needs 10
(If divided, a clock frequency of 400KHz would actually be sufficient.) Even with slow-operating thin film transistors, the drive circuit can be integrated on the same substrate as the switching element.
以下に、この発明の実施例を図面にもとづいて
説明する。第1図において、アクテイブマトリク
ス液晶表示装置1には、薄膜トランジスタからな
る、第3図で示すアクテイブマトリクスアレイ
2、ゲートラインを駆動するゲートライン駆動回
路3とドレインラインを駆動する3個のドレイン
ライン駆動回路4,5,6が形成されている。ゲ
ートライン駆動回路3はG−クロツク信号に同期
して、ゲートラインを縦方向に順次走査する。ド
レインライン駆動回路4,5,6には、D−クロ
ツク信号に同期して、一走査ライン分の分割され
た映像信号であるVv1,Vv2,Vv3が、それぞれ
シリアルデータとして加えられる。ドレインライ
ン駆動回路4,5,6は、それぞれ1画面の1/3
のドレインラインを駆動する。D−クロツク信号
のクロツク周波数は唯一つのシフトレジスタで1
走査線を走査する場合と比べ1/3でよい。
Embodiments of the present invention will be described below based on the drawings. In FIG. 1, an active matrix liquid crystal display device 1 includes an active matrix array 2 shown in FIG. 3 consisting of thin film transistors, a gate line drive circuit 3 for driving a gate line, and three drain line drivers for driving a drain line. Circuits 4, 5, and 6 are formed. The gate line driving circuit 3 sequentially scans the gate lines in the vertical direction in synchronization with the G-clock signal. Vv1, Vv2, and Vv3, which are divided video signals for one scanning line, are applied as serial data to the drain line drive circuits 4, 5, and 6, respectively, in synchronization with the D-clock signal. Drain line drive circuits 4, 5, and 6 each correspond to 1/3 of one screen.
drive the drain line. The clock frequency of the D-clock signal is 1 with only one shift register.
It only takes 1/3 the time compared to scanning a scanning line.
アクテイブマトリクス液晶表示装置1の外部駆
動回路の一例は第1図に示す如くシフトレジスタ
7、サンプルホールド回路8、サンプルホールド
回路9、シフトレジスタ10,11,12などか
らなる。映像信号はシフトレジスタ7により順次
サンプルホールド回路8に書き込まれ保持され
る。次の走査線の走査が始まると、サンプルホー
ルド回路8に書き込まれていた映像信号はサンプ
ルホールド回路9に移される。サンプルホールド
回路9に保持された映像信号はシフトレジスタ1
0,11,12によつて一走査線の1/3づつに分
けられてD−クロツク信号と同期してドレインラ
イン駆動回路4,5,6にシリアルデータとして
書き込まれる。ドレインライン駆動回路4,5,
6は、それぞれ同時に、並列して、画面の3分割
された領域のドレインラインを駆動する。 An example of the external drive circuit of the active matrix liquid crystal display device 1 includes a shift register 7, a sample hold circuit 8, a sample hold circuit 9, shift registers 10, 11, 12, etc., as shown in FIG. The video signal is sequentially written into the sample hold circuit 8 by the shift register 7 and held. When scanning of the next scanning line begins, the video signal written in the sample and hold circuit 8 is transferred to the sample and hold circuit 9. The video signal held in the sample hold circuit 9 is transferred to the shift register 1
The data is divided into 1/3 of one scanning line by 0, 11, and 12 and written as serial data to the drain line drive circuits 4, 5, and 6 in synchronization with the D-clock signal. Drain line drive circuit 4, 5,
6 simultaneously and in parallel drive the drain lines of the three divided areas of the screen.
以上の説明ではアクテイブマトリクス液晶表示
装置1のドレインライン駆動回路は3個に分割し
た場合を示したが、例えば分割数を10にすればク
ロツク周波数は更に減つて1/10になる。この場合
のアクテイブマトリクス液晶表示装置1への入力
信号数の増加は、3分割と比べると、D−クロツ
ク信号は総てのドレインライン駆動回路に共通し
ているので増加せず、映像信号線の増加の高々7
本にすぎない。 In the above description, the drain line drive circuit of the active matrix liquid crystal display device 1 is divided into three parts, but if the number of divisions is made ten, for example, the clock frequency is further reduced to 1/10. In this case, the number of input signals to the active matrix liquid crystal display device 1 does not increase compared to the three-division method because the D-clock signal is common to all drain line drive circuits, and the number of signals input to the active matrix liquid crystal display device 1 does not increase. Increase at most 7
It's just a book.
以上の説明では単位表示画素としては、液晶を
用いたアクテイブマトリクス液晶表示装置の場合
を示したが、EL、エレクトロクロミツクなどを
用いたアクテイブマトリクス表示装置においても
本発明は適用できる。本発明で用いる薄膜トラン
ジスタとしては、アモルフアスシリコン、ポリシ
リコン、Teなどを半導体材料としてもちいた、
絶縁ゲート電界効果型トランジスタが一般的であ
る。また、表示方式としては、白黒表示のみでな
く、カラーフイルターを用いた液晶のカラー表示
の場合にも本発明が適用できることは明らかであ
る。 In the above description, the unit display pixel is an active matrix liquid crystal display device using liquid crystal, but the present invention can also be applied to an active matrix display device using EL, electrochromic, or the like. The thin film transistor used in the present invention may be a thin film transistor using amorphous silicon, polysilicon, Te, etc. as a semiconductor material.
Insulated gate field effect transistors are common. Furthermore, it is clear that the present invention is applicable not only to black and white display, but also to liquid crystal color display using a color filter.
この発明は以上説明したように、映像信号駆動
回路を複数に分割することにより、入力端子数は
大幅に増加しないまま、映像信号駆動回路のクロ
ツク周波数を大幅に減少することができて、動作
速度の遅い薄膜トランジスタを用いても、駆動回
路をアクテイブマトリクス表示装置と同じ基板の
上に内蔵したアクテイブマトリクス表示装置を実
現出来る効果がある。
As explained above, by dividing the video signal drive circuit into multiple parts, the clock frequency of the video signal drive circuit can be significantly reduced without significantly increasing the number of input terminals, thereby increasing the operating speed. Even if slow thin film transistors are used, it is possible to realize an active matrix display device in which the drive circuit is built on the same substrate as the active matrix display device.
第1図は、この発明にかかるアクテイブマトリ
クス液晶表示装置の回路図、第2図は、従来のア
クテイブマトリクス液晶表示装置の回路図、第3
図は、アクテイブマトリクスアレイの等価回路図
である。
1……アクテイブマトリクス液晶表示装置、2
……アクテイブマトリクスアレイ、3……ゲート
ライン駆動回路、4,5,6……ドレインライン
駆動回路、Yi,Yi+1……ドレインライン。
FIG. 1 is a circuit diagram of an active matrix liquid crystal display device according to the present invention, FIG. 2 is a circuit diagram of a conventional active matrix liquid crystal display device, and FIG.
The figure is an equivalent circuit diagram of an active matrix array. 1... Active matrix liquid crystal display device, 2
... Active matrix array, 3... Gate line drive circuit, 4, 5, 6... Drain line drive circuit, Yi, Yi+1... Drain line.
Claims (1)
数のゲートラインが設けられ、上記ドレインライ
ンと上記ゲートラインとの各交差部に薄膜トラン
ジスタが形成された一方の基板と、これに対向配
置された共通電極を有する他方の基板とからな
り、上記ゲートラインを線順次に走査し、上記ド
レインラインに映像信号を印加して駆動するアク
テイブマトリツクス表示装置において、 上記一方の基板には、上記複数のドレインライ
ンを分割して駆動する薄膜トランジスタからなる
複数個のドレインライン駆動回路と、 上記複数のゲートラインを駆動するゲートライ
ン駆動回路とが設けられ、 上記複数個のドレインライン駆動回路の各々に
は、 共通のクロツク信号が印加され、かつ、 上記複数個のドレインライン駆動回路の数に応
じて分割された一走査ライン分の映像信号の各々
が、シリアルデータとして上記クロツク信号に同
期して印加されることを特徴とするアクテイブマ
トリツクス表示装置。[Claims] 1. One substrate provided with a plurality of drain lines and a plurality of gate lines perpendicular to the drain lines, and on which thin film transistors are formed at each intersection of the drain lines and the gate lines; In an active matrix display device, the one substrate has a common electrode placed opposite to the other substrate, and is driven by scanning the gate lines line-by-line and applying a video signal to the drain line. , a plurality of drain line drive circuits made of thin film transistors that divide and drive the plurality of drain lines, and a gate line drive circuit that drives the plurality of gate lines, and a plurality of drain line drive circuits that drive the plurality of drain lines. A common clock signal is applied to each of them, and each of the video signals for one scanning line divided according to the number of the plurality of drain line drive circuits is synchronized with the clock signal as serial data. An active matrix display device characterized in that a voltage is applied to the active matrix display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174465A JPS6152631A (en) | 1984-08-22 | 1984-08-22 | Active matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174465A JPS6152631A (en) | 1984-08-22 | 1984-08-22 | Active matrix display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6152631A JPS6152631A (en) | 1986-03-15 |
| JPH0431371B2 true JPH0431371B2 (en) | 1992-05-26 |
Family
ID=15978955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59174465A Granted JPS6152631A (en) | 1984-08-22 | 1984-08-22 | Active matrix display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6152631A (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61223791A (en) * | 1985-03-29 | 1986-10-04 | 松下電器産業株式会社 | Active matrix substrate |
| JPS61223792A (en) * | 1985-03-29 | 1986-10-04 | 松下電器産業株式会社 | active matrix board |
| JP2764398B2 (en) * | 1987-08-20 | 1998-06-11 | セイコーエプソン株式会社 | LCD panel with driver |
| JP2702941B2 (en) * | 1987-10-28 | 1998-01-26 | 株式会社日立製作所 | Liquid crystal display |
| DE69125125T2 (en) * | 1990-12-27 | 1997-08-21 | Philips Electronics Nv | Color image display device and circuit for controlling the light valve of such a device |
| JPH08129360A (en) | 1994-10-31 | 1996-05-21 | Tdk Corp | Electroluminescence display device |
| KR100248255B1 (en) | 1997-05-16 | 2000-03-15 | 구본준 | Driving circuit of liquid crystal display device |
| JPH10105133A (en) * | 1997-07-28 | 1998-04-24 | Hitachi Ltd | Liquid crystal display |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6132093A (en) * | 1984-07-23 | 1986-02-14 | シャープ株式会社 | Liquid crystal display driving circuit |
-
1984
- 1984-08-22 JP JP59174465A patent/JPS6152631A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6152631A (en) | 1986-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581796B2 (en) | Display device and liquid crystal display device | |
| US5870075A (en) | LCD display with divided pixel electrodes connected separately with respective transistors in one pixel and method of driving which uses detection of movement in video | |
| JP3069930B2 (en) | Liquid crystal display | |
| EP0362974B1 (en) | Driving circuit for a matrix type display device | |
| US5193018A (en) | Active matrix liquid crystal display system using complementary thin film transistors | |
| US20130215097A1 (en) | Display driving device and method and liquid crystal display apparatus having the same | |
| JP3498570B2 (en) | Driving circuit and driving method for electro-optical device and electronic apparatus | |
| KR950019869A (en) | Image display device | |
| JPH0411035B2 (en) | ||
| JPH07234421A (en) | Active matrix type liquid crystal display device | |
| JPS63101829A (en) | Active matrix liquid crystal display device and its production | |
| US5598177A (en) | Driving apparatus and method for an active matrix type liquid crystal display apparatus | |
| KR100648141B1 (en) | Display device and drive method thereof | |
| JP2001075534A (en) | Liquid crystal display device | |
| JPH0431371B2 (en) | ||
| JP3202345B2 (en) | Liquid crystal display | |
| US6229512B1 (en) | Flat panel display unit and display method of the same | |
| JP3056631B2 (en) | Liquid crystal display | |
| JP2000171774A (en) | Electro-optical devices and electronic equipment | |
| JPS61128292A (en) | Driver for active matrix type display panel | |
| JP3433022B2 (en) | Liquid crystal display | |
| JP3433023B2 (en) | Liquid crystal display | |
| JPH08171370A (en) | Liquid crystal display driving method | |
| JPS58127991A (en) | Active matrix type image display | |
| JPS6120929A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |