JPH0435511A - 増幅器 - Google Patents

増幅器

Info

Publication number
JPH0435511A
JPH0435511A JP14188690A JP14188690A JPH0435511A JP H0435511 A JPH0435511 A JP H0435511A JP 14188690 A JP14188690 A JP 14188690A JP 14188690 A JP14188690 A JP 14188690A JP H0435511 A JPH0435511 A JP H0435511A
Authority
JP
Japan
Prior art keywords
transistor
base
current
transistors
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14188690A
Other languages
English (en)
Inventor
Susumu Ozaki
小崎 進
Katsuya Ishikawa
勝哉 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14188690A priority Critical patent/JPH0435511A/ja
Publication of JPH0435511A publication Critical patent/JPH0435511A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 アナログ乗算器を用いたゲインコントロール可能な増幅
器に関し、 ゲイン幅を拡大することを目的とし、 出力段抵抗が負荷として接続され、入力信号を増幅して
出力する二重不平衡接続型差動増幅回路の上側差動対ト
ランジスタのベース電位を、ゲイン設定用差動増幅回路
により制御してゲインコントロールを行なう増幅器にお
いて、前記上側差動対トランジスタのうち、エミッタに
入力信号が入力されコレクタが前記出力段抵抗に接続さ
れた第1のトランジスタ及び該第1のトランジスタとベ
ースが共通接続された第2のトランジスタの各々のベー
スに、該第1及び第2のトランジスタのベース電流を実
質的に打ち消す補償電流を供給するベース電流補償回路
を設けるよう構成する。
〔産業上の利用分野〕
本発明は増幅器に係り、特にアナログ乗算器を用いたゲ
インコントロール可能な増幅器に関する。
制御用信号や被角度変調波信号などの本来一定振幅であ
るべき信号を一定振幅に保つために、ゲインコントロー
ル可能な増幅器が広く使用されている。この種の増幅器
ではより広いゲイン幅をコントロールできることが要求
される。
〔従来の技術〕
第3図は従来の増幅器の一例の回路図を示す。
同図中、NPN)ランジスQ1及びQ2は夫々エミッタ
が抵抗R3を介して接続される一方、各々のエミッタが
定電流用NPN)ランジスタQff+Q4の各コレクタ
、エミッタ及び抵抗R2,R1を直列に介して接地され
ている。また、トランジスタQ、、Q、のコレクタはN
PNトランジスタQ、、Q、のベースに別々に接続され
ている。トランジスタQsのベースはNPN)ランジス
タQ、のベースとダイオードD1のカソードに接続され
、トランジスタQ、のベースはNPN)ランジスタQ、
のベースとダイオードD、のカソードに接続されている
また、NPN)ランジスタQ、及びQl。は各々のエミ
ッタが抵抗R4を介して共通接続される一方、各々のエ
ミッタが定電流用NPN)ランジスタQ ls+  Q
Csの各コレクタ、エミッタ及び抵抗Rs、Rsを直列
に介して接地されている。トランジスタQ、のコレクタ
はトランジスタQ、及びQ、の各エミッタに夫々接続さ
れ、一方トランジスタQ1゜のコレクタはトランジスタ
Q7及びQ。
の各エミッタに夫々接続されている。更に、トランジス
タQ、及びQ、の各コレクタは出力段抵抗R7を介して
電源端子に接続される一方、エミッタフォロワを構成す
るNPN)ランジスタQ I?のベースに共通接続され
ている。またNPNトランジスタQ IIはコレクタが
トランジスタQ I’lのエミッタに接続され、エミッ
タが抵抗R1を介して接地され、またベースがトランジ
スタQ2rQ4+Q +s及びQ +sの各ベースに共
通接続されて同一のバイアス電圧V b l a mが
印加される構成とされている。また、NPN トランジ
スタQ +s及びQ、。は夫々エミッタがダイオードD
+、Dtのアノードに接続され、ベースに共通の直流電
圧veが入力されるよう接続されている。抵抗R7及び
R2には同一のバイアス電流111.が流れ、抵抗R6
及びR1には同一のバイアス電流1b□が流れる。
かかる構成の回路において、いまトランジスタQ、、Q
、に互いに逆相の入力信号eアを入力し、トランジスタ
Q、、Q、。に互いに逆相の入力信号e、を入力したも
のとすると、トランジスタQ、□のエミッタから取り出
される出力電圧e0は、各トランジスタQ、〜Q、。の
特性が完全にバランスしているものとすると、K−e 
*  ・e、で表される(ただし、Kはスケールファク
タ)ことが知られている。すなわち、この構成の増幅器
は公知のアナログ乗算器を構成しているが、上記のトラ
ンジスタQ、〜Q1゜による二重不平衡接続型差動増幅
回路の上側差動対トランジスタQ、〜Q、のうち、Q、
及びQ7のベース電位を、トランジスタQ I +  
Q t +  Q 11  Q 20、ダイオードD、
、D。
等によるゲイン設定用差動増幅回路により制御すること
で、ゲイン設定を行なう構成のゲインコントロール増幅
器とすることができる。
すなわち、この増幅器において、二重不平衡接続型差動
増幅回路の下側差動対トランジスタを構成するトランジ
スタQ、及びQl。のうち、Q9のベースに増幅すべき
交流信号である入力信号電圧v1Nを入力し、Q+。の
ベースにV、Nのセンターレベルに等しい直流の入力信
号電圧V、□を入力し、また、ゲインコントロール入力
用の差動対を構成するトランジスタQ、及びQ、のうち
Q1′のベースには直流のコントロール電圧V CTL
を印加し、Q、のベースには直流の基準電圧V1.を入
力すると、前記した入力信号eア、−eアが直流電圧と
なり、この場合コントロール電圧VctLで制御される
ゲインコントロール増幅器を構成することができる。
次に、このゲインコントロール増幅器の動作について説
明する。トランジスタQ、のベースに入力された入力信
号電圧V INはトランジスタQ1のコレクタから極性
反転されて取り出され、トランジスタQ、によりベース
接地増幅され、トランジス9 Q I ?のベース、エ
ミッタを介して出力電圧V 0IITとして取り出され
る。
一方、コントロール電圧V CTLは基準電圧Vlll
l!F以上の値に、任意に又は出力電圧V。utの変化
と逆方向に変化するように設定される。コントロール電
圧V ctLが基準電圧V +tEFと等しいときはト
ランジスタQ、及びQ、の各コレクタ電流I cl及び
Ic2は夫々等しく、トランジスタQ2゜及びダイオー
ドD、を夫々流れる電流IAとトランジスタQ、。及び
ダイオードD1を夫々流れる電流Illも夫々等しい。
また、コントロール電圧V CT Lが基準電圧V I
EFより大であるほどコレクタ電流■、はコレクタ電流
Ic!より相対的に増加し、電流■、がIAより相対的
に増加するため、トランジスタQ、、Q、の各ベースと
トランジスタQ2のコレクタとの共通接続点■の電位が
、トランジスタQ、、Q、の各ベースとトランジスタQ
、のコレクタとの共通接続点■の電位より上昇し、トラ
ンジスタQ6のコレクタ側から取り出される出力信号電
圧V。Llアの振幅は第4図に示す如く大になる(ゲイ
ンが高くなる)。
従って、コントロール電圧V CrLを最大にするとト
ランジスタQ、がオン、トランジスタQ!がオフとなる
から、0点の電位が最大、0点の電位が最小となり、こ
のためトランジスタQs及びQ、が夫々オフ、トランジ
スタQ、及びQ7が夫々オンとなり、入力信号電圧V、
N、y、−がV +s> V INI (D状態にあれ
ば、出力段抵抗R7+トランジスタQ、を夫々介してト
ランジスタQ。
に電流が流れ、他方、V 1 N < V、□の状態に
あれば、電源端子からトランジスタQ7を介してトラン
ジスタQ、。に電流が流れ、最大のゲインが得られる。
〔発明が解決しようとする課題〕
従って、上記の従来回路では、最大のゲインを得るには
コントロール電圧V C丁りを最大にし、トランジスタ
Q、。及びダイオードD、に流れる電流■、をゼロにす
ればよいが、この電流■、はコレクタ電流1c2だけで
はなくトランジスタQ6及びQ7にもベース電流ib@
+1b7として流れるため、コレクタ電流I c2をゼ
ロにしても電流■、はゼロにならず、トランジスタQ、
。及びダイオードD。
による電圧降下がゼロにはならない。
従って、出力段抵抗R7に流れる電流を制御するトラン
ジスタQ、のベース電圧(0点の電位)が特定電圧VC
まで上昇しないため、コントロールできるゲイン幅が最
大値まで拡げられないという問題がある。
本発明は以上の点に鑑みなされたもので、ゲイン幅を拡
大しうる増幅器を提供することを目的とする。
〔課題を解決するための手段〕
本発明の増幅器は出力段抵抗が負荷として接続され、入
力信号を増幅して出力する二重不平衡接続型差動増幅回
路の上側差動対トランジスタのベース電位を、ゲイン設
定用差動増幅回路により制御してゲインコントロールを
行なう増幅器において、ベース電流補償回路を設け、こ
れにより上記上側差動対トランジスタのうちエミッタに
入力信号か供給され、コレクタが出力段抵抗に接続され
た第1のトランジスタと、この第1のトランジスタのベ
ースにベースが接続された第2のトランジスタの各々の
ベース電流を実質的に打ち消す構成としたものである。
〔作用〕
上記の第1トランジスタと第2のトランジスタの各ベー
スにコレクタが接続されたゲイン設定用差動増幅回路の
所定のトランジスタに流れるコレクタ電流と、第1及び
第2のトランジスタのベース電流とが電源端子から供給
される一方、本発明ではベース電流補償回路からも電流
が供給されて、これらベース電流を実質的に打ち消すた
め、上記所定のトランジスタのコレクタ電流がゲインコ
ントロールによりゼロとなったときは、第1及び第2の
トランジスタの各ベース電流による電圧降下が略ゼロと
なり、!−1及び第2のトランジスタのベース電位を特
定電圧まで上昇させることができる。
〔実施例〕
第1図は本発明の一実施例の回路図を示す。同図中、第
3図と同一構成部分には同一符号を付し、その説明を省
略する。本実施例はベース電流補償回路10を設けた点
に特徴を有する。ベース電流補償回路10は各々エミッ
タが電流端子に接続され、ベースが共通接続されたPN
P トランジスタQ I+及びQl、と、トランジスタ
Q I +のベース、コレクタにエミッタ、ベースが接
続されたPNP )ランジスタQ、!と、ベースがトラ
ンジスタQ s、のコレクタとトランジスタQ、!のベ
ースに接続され、エミッタがトランジスタQ、のコレク
タに接続されたNPN)ランジスタQ 14とより構成
されている。また、トランジスタQ +sのコレクタは
接地され、トランジスタQ 14のコレクタは電源端子
に接続されている。なお、トランジスタQ I2のエミ
ッタ領域の面積はトランジスタQ r+のエミッタ領域
に比べて2倍の大きさに形成されている。
上記のトランジスタQ II+ Q+を及びQ、、はカ
レントミラー回路を構成しており、トランジスタQ 1
1のコレクタからトランジスタQ 14のベースへ供給
される電流を11とすると、トランジスタQ I 1の
2倍のエミッタ領域を有するトランジスタQ 12のコ
レクタからは2ibなる出力電流が取り出され、トラン
ジスタQ、のコレクタ並びにトランジスタQ、及びQ7
のベース共通接続点■に供給される。上記のトランジス
タQ +4のベース電流i、は、トランジスタQ、、Q
、の各ベース電流1bs+1btと夫々等しい値になる
よう各トランジスタQ I I〜Q、、、Q、、Qtの
特性が設定されている。すなわち、次式、 1 ba+ i br#2 l b     (1)が
成立する。
一方、点■の電位はトランジスタQ、。のベース・エミ
ッタ間電圧V、とダイオードD、の順方向降下電圧VI
Eとによる電圧V2からの電圧降下で決まる。同様に、
トランジスタQ1のコレクタ並びにトランジスタQ、及
びQ、のベース共通接続点■の電位は、トランジスタQ
 11のベース・エミッタ間電圧V、とダイオードD、
の順方向降下電圧Vatとによる電圧vcからの電圧降
下で決まる。一般にトランジスタのベース・エミッタ間
電圧及びダイオードの順方向降下電圧v■はそのトラン
ジスタ及びダイオードを流れる電流に依存し、該電流が
流れなければV!IEはゼロボルトである。
ここで、トランジスタQ2゜とダイオードD2を流れる
電流IAはトランジスタQ、及びQ7の各ベースにベー
ス電流i。+1b1として供給されると共に、トランジ
スタQ、のコレクタ電流■。として供給され、他方、ベ
ース電流補償回路10から2ibなる電流が点■に供給
されるから、■。
は次式で表される。
IA = ICf十(ibs十1b7)2 ib   
 〆2)従って、(2)式に(1)式を代入すると次式
が成立する。
IA#IC!           (3)従って、本
実施例によれば、ベース電流i。及びib7の影響を除
去でき、このことから本実施例回路における電流IAは
第2図に実線aて示す如(、従来回路の電流IA (同
図b)に比べてlbs十i、7だけ小にでき、よってそ
の分点■の電位を従来に比べて高くでき、特にコントロ
ール電圧V CTLを最大にしてトランジスタQ、をオ
ン、Q、をオフとしたときはコレクタ電流IC2がゼロ
となるから電流IAもほぼゼロとなり、トランジスタQ
、。、ダイオードD、の各■1もほぼゼロVとなるから
点■の電位をトランジスタQ toのベース入力電圧V
Cと略等しくすることができる。
また、電流1.は第2図に実線Cで示す如く、コントロ
ール電圧V CTLと基準電圧V IEFとの差電圧△
Vが大になるほど大となり、コントロール電圧vcTL
が最大のときはトランジスタQ、がオン、トランジスタ
Q、がオフとなるから、この時トランジスタQ、のコレ
クタ電流■。、はトランジスタQ、及びQ4p各エミッ
タ電流11+alの2倍流れ、よって、 I n = i bs+ j bs+ I c+   
     (4)で表される電流■、もこの特約2 l
bm+流れる。
なお、(4)式中、i□、i5.はトランジスタQ6+
Q、のベース電流を示す。また、第2図は抵抗R3を5
0にΩ、電流■1.1を20μAs1ba!を100μ
A、各トランジスタのエミッタ接地電流増幅率h FE
を100としたときの特性図である。
電流■、が流れるときのトランジスタQ1.及びダイオ
ードD1の各V□による電圧■。からの電圧降下で点■
の電位が定まるから、電流■、が大なるほど点■の電位
は小となる。本実施例では、点■と■の電位差により出
力段抵抗R7に流れる電流を信号入力差動対トランジス
タQ、及びQ、。
のうち、Q、のベースに交流の入力電圧V INを印加
し、Q、。のベースに直流の固定電圧V、□ (これは
前記したようにVINのセンターレベル)を印加する構
成では、出力段抵抗R7に流れる電流をV INII側
よりもVIN側に多く流すほどゲインを大きくすること
ができるから、点■の電位から点■の電位を差し引いた
電位差を大きくするほどコントロールできるゲイン幅を
大きくすることができる。
従って、本実施例によれば、点■の電位を従来に比べて
大にでき、かつ、点■の電位を従来と同じにできるから
、従来に比ベコントロールできるゲイン幅を大きくする
ことができる。
なお、コントロールできるゲイン幅を大きくするために
は、電流■、をできるだけ大きくすること(換言すると
、点■の電位をできるだけ低くすること)が望ましいか
ら、ベース電流1bs及びlblを打ち消すようなベー
ス電流補償回路は設ける必要はない。
〔発明の効果〕
上述の如く、本発明によれば、従来ベース電流が流れる
ためにベース電位を高くできなかった所定個所のトラン
ジスタのベース電流を実質的に相殺除去するようにした
ため、ベース電位を高(でき、これにより従来よりもコ
ントロールできるゲイン幅を大にすることができる等の
特長を有するものである。
Q、、Q、はゲイン設定用差動対トランジスタ、Q、〜
Q、。は二重不平衡接続型差動増幅回路用NPNトラン
ジスタ を示す。
特許出願人 富 士 通 株式会社
【図面の簡単な説明】
第1図は本発明の一実施例の回路図、 第2図は本実施例と従来回路の特性を対比して示す図、 第3図は従来の一例の回路図、 第4図はコントロール電圧と出力信号電圧との関係を示
す図である。 図において、 10はベース電流補償回路、 R1は出力段抵抗、 ムJa[jA] 本実施例と従来回路の特性を対比して示す9第2図 VCTL −−◆ コントロール電圧と出力信号電圧との関係を示す2第 図

Claims (2)

    【特許請求の範囲】
  1. (1)出力段抵抗(R_7)が負荷として接続され、入
    力信号を増幅して出力する二重不平衡接続型差動増幅回
    路(Q_5〜Q_1_0)の上側差動対トランジスタ(
    Q_5〜Q_8)のベース電位を、ゲイン設定用差動増
    幅回路(Q_1、Q_2、Q_1_9、Q_2_0、D
    _1、D_2)により制御してゲインコントロールを行
    なう増幅器において、 前記上側差動対トランジスタ(Q_5〜Q_8)のうち
    、エミッタに入力信号が入力されコレクタが前記出力段
    抵抗(R_7)に接続された第1のトランジスタ(Q_
    5)及び該第1のトランジスタ(Q_6)とベースが共
    通接続された第2のトランジスタ(Q_7)の各々のベ
    ースに、該第1及び第2のトランジスタ(Q_6、Q_
    7)のベース電流を実質的に打ち消す補償電流を供給す
    るベース電流補償回路(10)を設けたことを特徴とす
    る増幅器。
  2. (2)前記ベース電流補償回路(10)は、カレントミ
    ラー回路であることを特徴とする請求項1記載の増幅器
JP14188690A 1990-05-31 1990-05-31 増幅器 Pending JPH0435511A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14188690A JPH0435511A (ja) 1990-05-31 1990-05-31 増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14188690A JPH0435511A (ja) 1990-05-31 1990-05-31 増幅器

Publications (1)

Publication Number Publication Date
JPH0435511A true JPH0435511A (ja) 1992-02-06

Family

ID=15302452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14188690A Pending JPH0435511A (ja) 1990-05-31 1990-05-31 増幅器

Country Status (1)

Country Link
JP (1) JPH0435511A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1760565A1 (fr) * 2005-09-01 2007-03-07 Stmicroelectronics SA Miroir de courant

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1760565A1 (fr) * 2005-09-01 2007-03-07 Stmicroelectronics SA Miroir de courant

Similar Documents

Publication Publication Date Title
US4540951A (en) Amplifier circuit
JPS62200808A (ja) トランスコンダクタンス増幅器
US4523105A (en) Full wave rectifier circuit for small signals
US4752744A (en) Balanced transformer-less amplifier circuit
US4614911A (en) Balanced modulator circuit
US4342006A (en) Amplifier circuit for supplying load with output signal current proportional to input signal voltage
US5880639A (en) Amplification circuit
JPH0435511A (ja) 増幅器
JPH0752815B2 (ja) プツシユプル増幅器
US4318050A (en) AM Detecting circuit
JPS6376508A (ja) 位相比較器
US6169453B1 (en) Error amplifier with a high common mode rejection
JP4221130B2 (ja) 可変利得増幅回路
JP4128283B2 (ja) 差動増幅回路
JP2629380B2 (ja) Agc回路
JP3352104B2 (ja) カレントミラー回路
JPS63133707A (ja) 差動増幅回路
JPH031707A (ja) ベース電流補償回路
JP2530709B2 (ja) 方形波三角波変換回路
JP3128315B2 (ja) 差動増幅回路
JP3104324B2 (ja) 掛算回路
JP3360911B2 (ja) 差動増幅回路
JPS5921108A (ja) 定電流出力特性を有するパワ−アンプ
JPH0546792A (ja) 掛算回路
JPH0294805A (ja) 差動増幅器