JPH0456128A - Manufacture of group ii-vi compound semiconductor device - Google Patents

Manufacture of group ii-vi compound semiconductor device

Info

Publication number
JPH0456128A
JPH0456128A JP16374690A JP16374690A JPH0456128A JP H0456128 A JPH0456128 A JP H0456128A JP 16374690 A JP16374690 A JP 16374690A JP 16374690 A JP16374690 A JP 16374690A JP H0456128 A JPH0456128 A JP H0456128A
Authority
JP
Japan
Prior art keywords
crystal
substrate
group
solvent
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16374690A
Other languages
Japanese (ja)
Other versions
JP2537296B2 (en
Inventor
Michihiro Sano
道宏 佐野
Hiroyuki Kato
裕幸 加藤
Yasuo Okuno
奥野 保男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2163746A priority Critical patent/JP2537296B2/en
Publication of JPH0456128A publication Critical patent/JPH0456128A/en
Application granted granted Critical
Publication of JP2537296B2 publication Critical patent/JP2537296B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

PURPOSE:To eliminate a lattice defect due to misalignment of a lattice, change of properties due to diffusion from a substrate to a grown layer by forming the substrate of a bulk crystal of group II-VI compound semiconductor containing Zn as a constituent element by a temperature difference method using Se-Te solvent, and epitaxially growing on the substrate by the method using Zn solvent. CONSTITUTION:Group II-VI compound semiconductor containing Zn such as ZnSe, ZnS, etc., as a constituent element is grown. Its substrate crystal 12 is disposed on a heat sink 26 for slicing formed bulk crystal in a wafer state, and secured by a substrate stopper 25. Solution 22 using Zn as solvent is contained on the crystal 12. Further, ZnSe crystal 23 to become a growing material is contained. An ampule is treated in an electric furnace having a temperature gradient. Melted crystal 23 for a source is transported in a temperature gradient, and epitaxially grown on the crystal 12.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、If−VIl面間化合物半導体装置製造方法
に間し、特に低抵抗の■−■族間化合物半導体装置を効
率よく製造することのできる■−■族間化合物半導体装
!の製造方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing If-VIl interplanar compound semiconductor devices, and particularly to efficiently manufacture low-resistance ■-■ intergroup compound semiconductor devices. ■-■ Intergroup compound semiconductor device that can be used! Relating to a manufacturing method.

C従来技術〕 第7図(A)〜(C)は、I−VI族間化合物であるセ
レン化亜鉛(ZnSe)を用いた従来の半導体装置の断
面構造を示す、このような半導体装置は発光ダイオード
の構成要素としてよく用いられる。n型領域のみを示す
が、この上にp型頭域を成長するか、最上層のn型領域
中にp型頭域を形成すればダイオード構造が形成される
C. Prior Art] FIGS. 7(A) to (C) show cross-sectional structures of conventional semiconductor devices using zinc selenide (ZnSe), which is an I-VI intergroup compound. Such semiconductor devices emit light. Often used as a component of diodes. Although only an n-type region is shown, a diode structure can be formed by growing a p-type head region thereon or by forming a p-type head region in the topmost n-type region.

第7図(A)に示す半導体装置は、例えば以下のような
製造方法で製造される。ZnS、e基板の代用としてZ
n5eと格子定数が比較的近いガリウムヒ素(GaAs
)を基板結晶101として用いる。このn形GaAsの
基板結晶101の上に、Zn溶媒を用いた温度差法を用
いて、n形Zn5e結晶102をエピタキシャル成長さ
せる。
The semiconductor device shown in FIG. 7A is manufactured, for example, by the following manufacturing method. ZnS, Z as a substitute for e substrate
Gallium arsenide (GaAs) has a lattice constant relatively similar to n5e.
) is used as the substrate crystal 101. On this n-type GaAs substrate crystal 101, an n-type Zn5e crystal 102 is epitaxially grown using a temperature difference method using a Zn solvent.

第7図(B)に示す半導体装置は、例えば以下のような
製造方法で製造される。まず、Zn溶媒を用いた温度差
法により溶媒下部(低温[111)のヒートシンク上に
n形Zn5e 111を結晶成長させる。このn形Zn
5e結晶111の上に同じくZn溶媒を用いた温度差法
によりn形Zn5e結晶112をエピタキシャル成長さ
せる。
The semiconductor device shown in FIG. 7(B) is manufactured, for example, by the following manufacturing method. First, crystals of n-type Zn5e 111 are grown on a heat sink below the solvent (at a low temperature [111) by a temperature difference method using a Zn solvent. This n-type Zn
On the 5e crystal 111, an n-type Zn5e crystal 112 is epitaxially grown by the temperature difference method using the same Zn solvent.

Zn5eのZn溶媒中の溶解度は十分高いとは言えず、
高い成長速度を得ることは容易でない。
The solubility of Zn5e in Zn solvent cannot be said to be sufficiently high,
Obtaining high growth rates is not easy.

溶媒をSeにすると、溶解度はかなり向上する。When Se is used as the solvent, the solubility is considerably improved.

溶媒をTeにすると、溶解度は著しく向上する。When Te is used as the solvent, the solubility is significantly improved.

5e−Teの混合溶媒では中間の溶解度か得られる。一
方、これらの溶媒の蒸気圧はTeが最も低く、Znは幾
分高く、S e Chi極て高い。
An intermediate solubility can be obtained with a mixed solvent of 5e-Te. On the other hand, the vapor pressure of these solvents is lowest for Te, somewhat higher for Zn, and extremely high for S e Chi.

第7図(Cンの半導体装1は、例えば以下のような製造
方法で製造される。TeおよびSeを任意の割合で混合
した溶液を溶媒とし、該溶媒中に適当量のソース結晶お
よび■族ないし■族元素を添加し、溶媒下部(低温II
II)のヒートシンク上に温度差法によりn形Z n、
 S e 121を結晶成長させる。
The semiconductor device 1 shown in FIG. Add the Group to Group II elements, and
II) n-type Z n, by temperature difference method on the heat sink.
Crystal growth of S e 121 is performed.

[発明か解決しようとする課題] 上述の第7図(A)の半導体装置の製造方法では、構成
元素の異なる結晶を基板に用いているため、格子不整合
による格子欠陥および基板から成長層への拡散による結
晶層の変質がある。
[Problem to be solved by the invention] In the method for manufacturing a semiconductor device shown in FIG. 7(A) described above, since crystals with different constituent elements are used for the substrate, lattice defects due to lattice mismatch and transfer from the substrate to the growth layer occur. There is a change in the quality of the crystal layer due to the diffusion of

上述の第7図(B)の半導体装1の製造方法では、基板
結晶となるZn5eをZn溶媒により成長させる場合の
成長速度か遅い(0,5μm/時間以下)ので、適当な
厚さの基板結晶を得るのに時間がかかる。
In the method for manufacturing the semiconductor device 1 shown in FIG. 7(B) described above, the growth rate when growing Zn5e, which becomes the substrate crystal, using a Zn solvent is slow (0.5 μm/hour or less), so the substrate must have an appropriate thickness. It takes time to obtain crystals.

上述の第7図(C)の半導体装置の製造方法では、Se
を相当量含む溶媒で成長させているので、成長結晶の組
成が化学量論的組成比(ストイキオメトリ−)からずれ
る、そのため、成長した結晶が低抵抗化しない。
In the method for manufacturing the semiconductor device shown in FIG. 7(C) described above, Se
Since the crystal is grown in a solvent containing a considerable amount of the crystal, the composition of the grown crystal deviates from the stoichiometric composition ratio (stoichiometry), so that the resistance of the grown crystal does not become low.

本発明の目的は、格子欠陥や結晶層の変質がなくかつ低
抵抗のII−VIl層間化合物半導体装置効率よく製造
する方法を!供することである。
An object of the present invention is to provide a method for efficiently manufacturing a II-VII interlayer compound semiconductor device that is free from lattice defects and alterations in crystal layers and has low resistance! It is to provide.

[課題を解決するための手段] 本発明によれば、TeおよびSeを任意の割合で混合し
た溶媒にIII族またはVII族元素を添加し、かつ高
温部にソース結晶を配置して、温度差法により低温部に
Znを構成元素として含む■−■族化合物半導体を析出
させる第1の工程と、該第1の工程で作成したn−VI
族化合物半導体結晶を平板状に成形する第2の工程と、
Zn溶媒に適当なソース結晶およびIII族またはVI
I族元素を添加し、温度差法により上記第2の工程で成
形した平板状結晶の上にZnを構成元素として含む■−
■族化合物半導体をエピタキシャル成長する第3の工程
とを備えることを特徴とするII−VIl層間化合物半
導体装置製造方法が提供される。
[Means for Solving the Problems] According to the present invention, a group III or group VII element is added to a solvent in which Te and Se are mixed in an arbitrary ratio, and a source crystal is placed in a high temperature part, so that the temperature difference can be reduced. A first step of depositing a ■-■ group compound semiconductor containing Zn as a constituent element in a low-temperature region by a method, and an n-VI prepared in the first step.
a second step of forming the group compound semiconductor crystal into a flat plate;
Source crystals and group III or VI suitable for Zn solvent
- Containing Zn as a constituent element on the tabular crystal formed in the second step by adding a group I element and forming it by a temperature difference method.
A method for manufacturing a II-VII interlayer compound semiconductor device is provided, which comprises a third step of epitaxially growing a group II compound semiconductor.

なお、ZnS、ZnSSe等のSを含む結晶成長等にお
いては、溶媒に5e−Teと共にSを混合してもよい。
Note that in the case of crystal growth containing S, such as ZnS and ZnSSe, S may be mixed with 5e-Te in the solvent.

[作 用コ S e −T e 溶媒は、Zn溶媒に較べてZn5e
等の溶解度か高く、高い成長速度を得ることができる。
[Effects of Zn5e compared to Zn solvent
With high solubility, high growth rates can be obtained.

さらに、Teの混合比が高い程、溶解度は増し、蒸気圧
は減少するが、結晶中へのTeの混入量も多くなる。
Furthermore, as the mixing ratio of Te increases, the solubility increases and the vapor pressure decreases, but the amount of Te mixed into the crystal also increases.

上記第1の工程によればIII族またはVII族元素を
添加したZnを構成元素としてもつ■−■族化合物半導
体結晶が比較的高い成長速度で得られる。
According to the above-mentioned first step, a 1-2 group compound semiconductor crystal having Zn added with a group III or VII element as a constituent element can be obtained at a relatively high growth rate.

この■−■族化合物半導体結晶を第2の工程で平板状に
成形すれば、複数枚の基板結晶か得られる。
By forming this ■-■ group compound semiconductor crystal into a flat plate shape in the second step, a plurality of substrate crystals can be obtained.

第3の工程ではZn溶媒に適当なソース結晶およびII
I族またはVII族元素を添加し、第2の工程で成形し
た平板状結晶の上にZnを構成元素としてもつ■−■族
合物半導体をエピタキシャル成長している。したがって
、第2の工程後は未だ高抵抗であった基板結晶は、Zn
中で熱処理を受は該結晶のストイキオメトリ−が改善さ
れ低抵抗化する。
In the third step, a suitable source crystal and II
Group I or Group VII elements are added and a group ■-■ group compound semiconductor having Zn as a constituent element is epitaxially grown on the tabular crystal formed in the second step. Therefore, the substrate crystal, which still had high resistance after the second step,
When the crystal is subjected to heat treatment, the stoichiometry of the crystal is improved and the resistance is lowered.

[実線例〕 本発明における具体的な実施例として、■−■族化合物
半導体であるZn5eを例にとり、以下説明する1本発
明は3つの工程からなるII−VI族間化合物半導体装
1の製造方法である。
[Solid Line Example] As a specific example of the present invention, taking Zn5e, which is a ■-■ group compound semiconductor, as an example, the present invention will be explained below. It's a method.

まず第1の工程は、基板となるn形結晶を作成する工程
である。第1図を参照して、石英製の結晶成長用アンプ
ル1の底部に、カーボン等の熱伝導率のよい材料で作製
したヒートシンク6を収納し固定している。ヒートシン
ク6の上には、溶媒2としてS e −T eを任意の
割合で混合した溶液が収容される。溶媒2中にはIII
族またはVII族元素が適当量添加される。さらに成長
原料(ソース結晶)となるZn5e結晶3が収容されて
いる。成長アンプル1内に溶媒2およびソース結晶3を
収容した後、アンプル内は真空に排気され、封止される
。このような構成からなるアンプルを図中布11”、’
1.1 側に示すような温度勾配(例えば、ΔT=5〜15℃/
3)を有する電気炉中に配置する。そして、上部の高温
部分にあるソース結晶3を溶媒2中に飽和溶解度に至る
まで溶解させ拡散させる。溶解したソース用結晶3は温
度勾配中を輸送され、ヒ−l−シンクロの上面71寸返
上至る。下部のヒートシンク6の上面7付近は上部より
温度か低いので、溶液は過飽和溶液となり、ヒートシン
ク6の上面7上にバルク状の結晶を成長させる。結晶を
成長させるカーボンヒートシンク6の上面7は平坦かつ
鏡面に形成されている。
The first step is to create an n-type crystal that will serve as a substrate. Referring to FIG. 1, a heat sink 6 made of a material with good thermal conductivity such as carbon is housed and fixed at the bottom of a crystal growth ampoule 1 made of quartz. On the heat sink 6, a solution obtained by mixing Se and Te in an arbitrary ratio is accommodated as the solvent 2. In solvent 2, III
Group or VII elements are added in appropriate amounts. Furthermore, a Zn5e crystal 3 serving as a growth material (source crystal) is accommodated. After the solvent 2 and source crystal 3 are placed in the growth ampoule 1, the inside of the ampoule is evacuated and sealed. An ampoule with such a configuration is shown in the figure with cloth 11'','
1.1 Temperature gradient as shown on the side (for example, ΔT=5-15℃/
3) placed in an electric furnace with Then, the source crystal 3 in the upper high-temperature part is dissolved and diffused in the solvent 2 until it reaches saturated solubility. The melted source crystal 3 is transported through a temperature gradient, and the top surface of the He-l-synchro is turned over by 71 inches. Since the temperature near the upper surface 7 of the lower heat sink 6 is lower than that of the upper portion, the solution becomes a supersaturated solution and bulk crystals grow on the upper surface 7 of the heat sink 6 . The upper surface 7 of the carbon heat sink 6 on which crystals are grown is formed into a flat and mirror surface.

この温度差法による成長速度は、Se :Teの混合比
、成長温度Tg(結晶が成長するヒートシンク6の上面
7付近の温度)、および温度勾配などにより異なる。−
例として、Se :Te=30 ニア0、成長温度Tg
=950℃としたときの温度勾配へTに対する成長速度
依存性を第2図に示す。
The growth rate by this temperature difference method varies depending on the mixture ratio of Se:Te, the growth temperature Tg (the temperature near the upper surface 7 of the heat sink 6 where the crystal grows), the temperature gradient, etc. −
As an example, Se:Te=30 near 0, growth temperature Tg
FIG. 2 shows the dependence of the growth rate on the temperature gradient and T when the temperature is 950°C.

なお、ヒートシンクは8m直径、長さ100mのカーボ
ン棒を用いた0図において、Oで示されているグラフは
バルク状に成長する結晶の中央部付近の位置の成長速度
、ムで示されているグラフはバルク状に成長する結晶の
周縁部付近の位置の成長速度を示す、Zn溶媒を用いた
時の成長速度が約0.5μm/’時間以下であるのと較
べ、はぼ10倍以上の成長速度も容易に得られることが
判る。
The heat sink is a carbon rod with a diameter of 8m and a length of 100m. The graph shows the growth rate near the periphery of a crystal growing in bulk. Compared to the growth rate when using Zn solvent, which is approximately 0.5 μm/'hour or less, the growth rate is approximately 10 times faster. It can be seen that the growth rate can also be easily obtained.

なお、S e −T eの混合比を変えると、成長速度
はTe量と共にたとえば、以下のように変化する。
In addition, when the mixing ratio of S e - Te is changed, the growth rate changes with the amount of Te, for example, as follows.

Se:Te     成長速度(m/hr)10:90
         6.0 30ニア0   、      5. 045、;55
         3.8Te量が多い程、アンプル内
圧力は減少し、成長速度は増加するが、Teが結晶中に
混入する。
Se:Te growth rate (m/hr) 10:90
6.0 30 near 0, 5. 045, ;55
As the amount of 3.8Te increases, the pressure inside the ampoule decreases and the growth rate increases, but Te is mixed into the crystal.

Te混大量を下げるにはSe量を多くすればよいが、ア
ンプル内圧力は増加し、成長速度は減少する。Zn、S
e、 zns等Z、nを構成元素とす渇■−■族問化合
物半導体の成長にはS e −76を適当に混合した溶
媒が好ましい、Sを含む結晶の場合は、さらにSを混合
してもよい。
Although the amount of Te mixed can be reduced by increasing the amount of Se, the pressure inside the ampoule increases and the growth rate decreases. Zn,S
For the growth of compound semiconductors in the X--■ group, such as e, zns, etc., containing Z and n as constituent elements, a solvent mixed with an appropriate amount of S e-76 is preferable. In the case of crystals containing S, S is further mixed. It's okay.

第2の工程は、上記の成長法により作成したバルク状の
結晶をスライシングマシンなどによりつ工−ハ状、にス
ライシングする工程である。第3図において、11は第
1図の方法により作成したバルク状の結晶、12はそれ
をスライシングしたつ工−ハ状の結晶基板である。スラ
イシングする厚さは、基板としてその上にエピタキシャ
ル成長させる工程およびデバイス作成工程において取扱
い易いように、 O16〜1,5圓とした。また、この
ようにスライシングしてウェーハ状にした結晶にn形オ
ーミックtl[+を付は電気的特性を調べてみたが、高
抵抗でt流は流れなかった。
The second step is a step of slicing the bulk crystal produced by the above-described growth method into C-shaped pieces using a slicing machine or the like. In FIG. 3, numeral 11 is a bulk crystal produced by the method shown in FIG. 1, and 12 is a hollow crystal substrate obtained by slicing the bulk crystal. The thickness of the slicing was set to 016 to 1.5 circles so that it could be easily handled in the process of epitaxial growth on it as a substrate and in the device fabrication process. In addition, the electrical characteristics of the crystal sliced into a wafer shape with an n-type ohmic tl[+ were investigated, but the resistance was high and no t current flowed.

最終第3工程は、上記n形つェーハを基板としてn形結
晶をエピタキシャル成長する工程である。
The third and final step is a step of epitaxially growing an n-type crystal using the n-type wafer as a substrate.

第4図を参照して、石英製の結晶成長用アンプル21の
底部に第1図と同様のヒートシンク26を収納し固定し
ている。ヒートシンク26の上には基板結晶12を配!
し、基板結晶12を基板止め25−によって固定してい
る。基板結晶12は上記第2工程によってスライシング
されたウェーハ状のn形、Z n S e結晶である。
Referring to FIG. 4, a heat sink 26 similar to that shown in FIG. 1 is housed and fixed at the bottom of a crystal growth ampoule 21 made of quartz. The substrate crystal 12 is placed on the heat sink 26!
The substrate crystal 12 is fixed by a substrate stopper 25-. The substrate crystal 12 is a wafer-shaped n-type, Z n Se crystal sliced in the second step.

基板止め25は成長用アンプル21と同様の石英等によ
って作製されたリングである。基板結晶12の上には、
溶媒としてZnを用いた溶液22か収容される。溶液2
2中にはn型不純物としてIII族またはVII族元素
か適当量添加されている。さらに、成長原料となるZn
5e結晶23か収容されている。ソース結晶23の口径
は基板止め25の内径より大きくしであるので、ソース
結晶23は基板止め25により保持される。成長アンプ
ル21内に、基板結晶12、基板止め25、溶媒22お
よびソース用結晶23を収容した後、アンプル21内は
真空に排気され、封止される。このような構成からなる
アンプルを第1図の右側に示すような温度勾配(例えば
、ΔT=5〜15℃/■)を有する電気炉中に配!する
。そして、上部の高温部分にあるソース用結晶23を溶
媒22中に飽和溶解度に至るまで溶解させ拡散させる。
The substrate stopper 25 is a ring made of quartz or the like similar to the growth ampoule 21. On the substrate crystal 12,
A solution 22 using Zn as a solvent is accommodated. Solution 2
A suitable amount of a group III or group VII element is added as an n-type impurity to the material. Furthermore, Zn, which is a growth raw material,
5e crystal 23 is accommodated. Since the diameter of the source crystal 23 is larger than the inner diameter of the substrate stopper 25, the source crystal 23 is held by the substrate stopper 25. After the substrate crystal 12, substrate stopper 25, solvent 22, and source crystal 23 are placed in the growth ampoule 21, the inside of the ampoule 21 is evacuated and sealed. An ampoule having such a configuration is placed in an electric furnace having a temperature gradient (for example, ΔT=5 to 15° C./■) as shown on the right side of FIG. do. Then, the source crystal 23 in the upper high-temperature part is dissolved and diffused in the solvent 22 until it reaches saturation solubility.

溶解したソース用結晶23は温度勾配中を輸送され、基
板結晶12の上面でエピタキシャル成長する。
The melted source crystal 23 is transported through a temperature gradient and epitaxially grows on the upper surface of the substrate crystal 12.

第5図は、以上の工程を経て製造された2層構造の■族
あるいはVn族元素を添加したn型II−VI族化合物
半導体の断面図である9図において、31はS6− T
 e溶媒を用いた成長法(第1図)による■−■族化合
物結晶の基板層、32はZn溶媒を用いた成長法(第4
図)による■−■族化合物結晶の層を示す。
FIG. 5 is a cross-sectional view of the n-type II-VI group compound semiconductor doped with group II or Vn group elements with a two-layer structure manufactured through the above steps. In FIG. 9, 31 is S6-T.
The substrate layer of the ■-■ group compound crystal is grown using the e-solvent growth method (Fig. 1), and 32 is the substrate layer grown using the Zn solvent growth method (Fig. 4).
Fig. 3 shows the layer of crystals of the ■-■ group compound according to Figure).

第6図は、このように製造した2層構造のn型■−■族
化合物半導体の各層の電気的特性(不純物密度)を示す
グラフである。電気的特性は各層の成長条件(不純物の
添加量、成長温度Tg、成長速度など)によって異なる
が1代表例を図に示す、5e−Te溶媒を用いた成長法
(第1図)による結晶層31の成長条件は、成長温度T
g=950℃、温度勾配ΔT=10℃/■、添加不純物
は■族元素のヨウ素■を用い、その溶液に対する濃度は
0.3 nolXとした。Zn溶媒を用いた成長法(第
4図)による結晶層32の成長条件は、成長温度T g
 = 1025℃、温度勾配ΔT=7.5℃/′■、添
加不純物は■族元素のヨウ素Iを用い、その溶液に対す
る濃度は1 x 10−41olXとした。
FIG. 6 is a graph showing the electrical characteristics (impurity density) of each layer of the n-type ■-■ group compound semiconductor having a two-layer structure manufactured in this way. Although the electrical properties vary depending on the growth conditions of each layer (amount of impurities added, growth temperature Tg, growth rate, etc.), one typical example is shown in the figure below. The growth conditions of No. 31 are growth temperature T
g = 950°C, temperature gradient ΔT = 10°C/■, iodine (■), a group II element, was used as an added impurity, and the concentration in the solution was 0.3 nolX. The conditions for growing the crystal layer 32 by the growth method using a Zn solvent (FIG. 4) are the growth temperature T g
= 1025°C, temperature gradient ΔT = 7.5°C/'■, iodine I, a group II element, was used as the added impurity, and the concentration in the solution was 1 x 10-41 olX.

第6図から分かるように、Zn溶媒で結晶層32をエピ
タキシャル成長する以前と比較し、成長後はS e −
T e溶媒で成長させた結晶層31か低抵抗化しており
、2層低抵抗n形構造を成していることか分かる。
As can be seen from FIG. 6, the crystal layer 32 is S e -
It can be seen that the crystal layer 31 grown in Te solvent has a low resistance, forming a two-layer low resistance n-type structure.

以上実施例に沿って本発明を説明したか、本発明はこれ
らに制限されるものではない6例えば、種々の変更〜改
良、組合わせなどが可能なことは当業者に自明であろう
Although the present invention has been described above in accordance with the embodiments, it will be obvious to those skilled in the art that the present invention is not limited to these examples.6 For example, it will be obvious to those skilled in the art that various changes, improvements, combinations, etc.

[発明の効果コ 以上説明したように、本発明によれば、第1の工程で5
e−Te溶媒を用いた温度差法により2nを構成元素と
する■−■族間化合物半導体のバルク状の結晶を得て第
2の工程でこれをスライシングして基板とし、第3の工
程でZn溶媒を用いた温度差法によりこの基板上にエピ
タキシャル成長させているので、第2の工程の段階では
高抵抗であった基板結晶がZn溶媒中で熱処理を受は該
結晶のストイキオメトリ−からのずれが改善され、基板
自体か低抵抗化する。また、基板は5e−Te/g媒を
用いた温度差法を用いて成長しているので、効率よくバ
ルク結晶が得られる。これら2層はともに同一の■−■
族間化合物半導体であるので、格子不整合による格子欠
陥や基板から成長層への拡散による変質がない。
[Effects of the Invention] As explained above, according to the present invention, the first step
A bulk crystal of a ■-■ intergroup compound semiconductor containing 2n as a constituent element is obtained by the temperature difference method using an e-Te solvent, and in the second step this is sliced to form a substrate, and in the third step Since the epitaxial growth is performed on this substrate by a temperature difference method using a Zn solvent, in the second step the substrate crystal, which had a high resistance, undergoes heat treatment in the Zn solvent. This improves the misalignment and lowers the resistance of the substrate itself. Furthermore, since the substrate is grown using a temperature difference method using a 5e-Te/g medium, bulk crystals can be obtained efficiently. These two layers are both the same ■−■
Since it is an intergroup compound semiconductor, there are no lattice defects due to lattice mismatch or alteration due to diffusion from the substrate to the growth layer.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の実施例における第1の工程で用いた
結晶成長装置の断面図および温度勾配を示すグラフ、 第2図は、S e −’T e溶媒を用いた成長法にお
ける成長速度の温度勾配依存性を示すグラフ、第3図は
、上記実施例における第2の工程を説明するための結晶
の断面図、 第4図は、上記実施例における第3の工程で用いた結晶
成長装!の断面図、 第5図は、上記実施例の製造方法で製造した2層の半導
体装!の断面図、 第6図は、上記実施例の製造方法で製造した2層構造の
半##装置の電気的特性を示すグラフ、第7図は、従来
の製造方法により製造した半導体装置の断面図である。 図において、 1.21 2.22 3.23 成長用アンプル Zn溶媒 ソース用結晶 ヒートシンク バルク状結晶 基板結晶 基板止め 特許出願人  スタンレー電気株式会社代 理 人 弁
理士 高橋敬四部 第2図 第1図 温度T
FIG. 1 is a cross-sectional view of the crystal growth apparatus used in the first step in an example of the present invention and a graph showing the temperature gradient. FIG. A graph showing the dependence of speed on temperature gradient; FIG. 3 is a cross-sectional view of the crystal for explaining the second step in the above example; FIG. 4 is a graph showing the crystal used in the third step in the above example. Growth outfit! A cross-sectional view of FIG. 5 shows a two-layer semiconductor device manufactured by the manufacturing method of the above example! FIG. 6 is a graph showing the electrical characteristics of a two-layer semi-conductor device manufactured by the manufacturing method of the above embodiment, and FIG. 7 is a cross-sectional view of a semiconductor device manufactured by the conventional manufacturing method. It is a diagram. In the figure, 1.21 2.22 3.23 Ampoule for growth Crystal heat sink for Zn solvent source Bulk crystal substrate Crystal substrate stopper Patent applicant Stanley Electric Co., Ltd. Representative Patent attorney Keisho Takahashi Figure 2 Figure 1 Temperature T

Claims (1)

【特許請求の範囲】[Claims] (1)、TeおよびSeを任意の割合で混合した溶媒に
III族またはVII族元素を添加し、かつ高温部にソース結
晶を配置して、温度差法により低温部にZnを構成元素
としてもつII−VI族化合物半導体を析出させる第1の工
程と、 該第1の工程で作成したII−VI族化合物半導体結晶を平
板状に成形する第2の工程と、 Zn溶媒に適当なソース結晶およびIII族またはVII族元
素を添加し、温度差法により上記第2の工程で成形した
平板状結晶の上にZnを構成元素としてもつII−VI族化
合物半導体をエピタキシャル成長する第3の工程と を備えることを特徴とするII−VI族間化合物半導体装置
の製造方法。
(1), in a solvent containing Te and Se in an arbitrary ratio.
a first step of adding a group III or group VII element, placing a source crystal in a high temperature part, and depositing a group II-VI compound semiconductor having Zn as a constituent element in a low temperature part by a temperature difference method; A second step is to form the II-VI group compound semiconductor crystal produced in the first step into a flat plate shape, and add an appropriate source crystal and a group III or VII element to the Zn solvent, and then process the above step by a temperature difference method. and a third step of epitaxially growing a II-VI group compound semiconductor having Zn as a constituent element on the flat crystal formed in step 2. .
JP2163746A 1990-06-21 1990-06-21 <II>-<VI> Intergroup compound semiconductor device manufacturing method Expired - Lifetime JP2537296B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2163746A JP2537296B2 (en) 1990-06-21 1990-06-21 <II>-<VI> Intergroup compound semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2163746A JP2537296B2 (en) 1990-06-21 1990-06-21 <II>-<VI> Intergroup compound semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JPH0456128A true JPH0456128A (en) 1992-02-24
JP2537296B2 JP2537296B2 (en) 1996-09-25

Family

ID=15779900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2163746A Expired - Lifetime JP2537296B2 (en) 1990-06-21 1990-06-21 <II>-<VI> Intergroup compound semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2537296B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07187875A (en) * 1993-12-24 1995-07-25 Kanagawa Kagaku Gijutsu Akad Crystal growth method and crystal growth apparatus for compound semiconductor
JPH08208365A (en) * 1993-04-14 1996-08-13 Kanagawa Kagaku Gijutsu Akad Solution crystal growth apparatus and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08208365A (en) * 1993-04-14 1996-08-13 Kanagawa Kagaku Gijutsu Akad Solution crystal growth apparatus and method
JPH07187875A (en) * 1993-12-24 1995-07-25 Kanagawa Kagaku Gijutsu Akad Crystal growth method and crystal growth apparatus for compound semiconductor

Also Published As

Publication number Publication date
JP2537296B2 (en) 1996-09-25

Similar Documents

Publication Publication Date Title
US7637998B2 (en) Method for producing single crystal silicon carbide
USRE29845E (en) GaAs1-x Px electroluminescent device doped with isoelectronic impurities
JPS6115577B2 (en)
JP3267983B2 (en) Semiconductor light emitting device and method of manufacturing the same
US4315796A (en) Crystal growth of compound semiconductor mixed crystals under controlled vapor pressure
US4526632A (en) Method of fabricating a semiconductor pn junction
US3752713A (en) Method of manufacturing semiconductor elements by liquid phase epitaxial growing method
US3960618A (en) Epitaxial growth process for compound semiconductor crystals in liquid phase
US3715245A (en) Selective liquid phase epitaxial growth process
US3676228A (en) Method of making a p-n junction device
JPS5863183A (en) 2-6 group compound semiconductor device
US3859148A (en) Epitaxial crystal growth of group iii-v compound semiconductors from solution
US4218270A (en) Method of fabricating electroluminescent element utilizing multi-stage epitaxial deposition and substrate removal techniques
JPH0456128A (en) Manufacture of group ii-vi compound semiconductor device
Shin et al. Electrical properties of as‐grown Hg1− x Cd x Te epitaxial layers
US3981764A (en) III-V Compound semi-conductor crystal growth from a liquid phase on a substract including filtering liquid phase
KR100210758B1 (en) Epitaxial wafer and process for producing the same
JPS5913698A (en) Method and device for epitaxial growth of znse
US3694275A (en) Method of making light emitting diode
Suto et al. Growth and electrical properties of PbTe bulk crystals grown by the Bridgman method under controlled tellurium or lead vapor pressure
JP4211897B2 (en) Liquid phase epitaxial growth method
Nigli et al. Semiconducting behaviour of Zinc doped PbI2 single crystals
KR0156016B1 (en) The high-doping growth method of ga-as wafer for infrared diode
JPS6021894A (en) Process for liquid phase epitaxial growth
USRE29648E (en) Process for the preparation of electroluminescent III-V materials containing isoelectronic impurities