JPH0474362A - Digital magnetic recorder - Google Patents

Digital magnetic recorder

Info

Publication number
JPH0474362A
JPH0474362A JP18749690A JP18749690A JPH0474362A JP H0474362 A JPH0474362 A JP H0474362A JP 18749690 A JP18749690 A JP 18749690A JP 18749690 A JP18749690 A JP 18749690A JP H0474362 A JPH0474362 A JP H0474362A
Authority
JP
Japan
Prior art keywords
data
recording
circuit
precoder
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18749690A
Other languages
Japanese (ja)
Inventor
Takahito Seki
貴仁 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18749690A priority Critical patent/JPH0474362A/en
Publication of JPH0474362A publication Critical patent/JPH0474362A/en
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To reduce recording errors by additionally recording adjusting bits for changing a preset data of a precoder to a recording data in front of its data train. CONSTITUTION:The digital magnetic recorder is of a partial response system using the precoder, and its recording is performed by adding the adjusting bits for changing the preset data of the precoder to the recording data in front of its data train. In this case, each of adjusting bit inserting circuits 31, 32, 33 and 34 is the circuit for inserting the adjusting bits of 2 bits into a spot just in front of the data train of the recording data, and the adjusting bits to be inserted are changed by the individual circuits 31, 32, 33 and 34 respective ly. By this method, since the data precoded in order to minimize the errors is recorded, the digital data is recorded under good condition with few errors.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばデジタル映像信号を記録するVTR(
ビデオテープレコーダ)に適用して好適なデジタル磁気
記録装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention is applicable to, for example, a VTR (VTR) that records digital video signals.
The present invention relates to a digital magnetic recording device suitable for application to a video tape recorder.

〔発明の概要〕[Summary of the invention]

本発明は、パーシャルレスポンス方式によるプリコーダ
を用いたデジタル磁気記録装置において、少なくともデ
ータ列の前にプリコーダのプリセットデータを変化させ
る調整用ビットを付加して記録するよう番こし、記録エ
ラーを少なくして良好な記録ができるようにしたもので
ある。
The present invention is directed to a digital magnetic recording device using a precoder based on a partial response method, in which an adjustment bit for changing the preset data of the precoder is added at least before a data string for recording, thereby reducing recording errors. This allows for good recording.

〔従来の技術〕[Conventional technology]

従来、映像信号をデジタル信号化して記録する所謂デジ
タルVTRが各種開発されている。このようなデジタル
VTRによると、例えばダビング時の画質劣化を最小限
に抑えることができる。
Conventionally, various so-called digital VTRs have been developed that convert video signals into digital signals and record them. According to such a digital VTR, for example, image quality deterioration during dubbing can be minimized.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、磁気テープに信号を記録再生する場合、第3
図に示すように、磁気ヘッド等の電磁変換系が微分特性
を有していることから周波数の低い方でCN比が劣化す
るのに対し、周波数が高くなると磁気テープの磁化特性
から同様にCN比が劣化する。
By the way, when recording and reproducing signals on magnetic tape, the third
As shown in the figure, because the electromagnetic conversion system such as a magnetic head has differential characteristics, the CN ratio deteriorates at lower frequencies, whereas as the frequency increases, the CN ratio similarly deteriorates due to the magnetization characteristics of the magnetic tape. The ratio deteriorates.

従って磁気記録再生系においては、デジタル化した映像
信号(以下デジタル映像信号と呼ぶ)に対して、結局良
好なCN比を得るための周波数帯域が狭い特性がある。
Therefore, in a magnetic recording/reproducing system, a digitized video signal (hereinafter referred to as a digital video signal) has a characteristic that the frequency band is narrow in order to obtain a good CN ratio.

このためデジタル映像信号を記録する場合においては、
CN比が最大になる近辺に信号のスペクトラムが集中す
るような記録方式を選定し、これにより再生信号のCN
比の劣化を有効に回避し、デジタル映像信号を効率良く
記録再生する必要がある。
Therefore, when recording digital video signals,
A recording method is selected in which the signal spectrum concentrates near the area where the CN ratio is maximum, and this reduces the CN of the reproduced signal.
It is necessary to effectively avoid ratio deterioration and efficiently record and reproduce digital video signals.

この場合、高能率符号化方式の1つであるクラス■のパ
ーシャルレスポンス方式を利用して、デジタル映像信号
を記録再生する方法が考えられる。
In this case, a method of recording and reproducing the digital video signal using a class (■) partial response method, which is one of the high-efficiency encoding methods, may be considered.

すなわち磁気記録再生においては、周波数の低い方及び
高い方でCN比が劣化することから、その周波数特性は
、第4図に示すように遅延オペレータDを用いて表され
るクラス■のパーシャルレスポンス(1−D”)の周波
数特性H(ω)に近似して表現することができる。
In other words, in magnetic recording and reproduction, the CN ratio deteriorates at low and high frequencies, so the frequency characteristics are expressed by the class ■ partial response ( 1-D”) can be approximated and expressed as the frequency characteristic H(ω).

ちなみにレスポンスが最小になる周波数ω。By the way, the frequency ω at which the response is minimum.

(すなわちナイキスト周波数でなる)は、遅延オペレー
タDで表される遅延時間Tに対して、次式%式%(1) の関係がある。
(that is, the Nyquist frequency) is related to the delay time T expressed by the delay operator D as shown in the following equation (1).

従って、遅延オペレータDで表される遅延量を選定し、
CN比が最大になる近辺に信号のスペクトラムが集中す
るようにすれば、磁気記録再生系の周波数特性を有効に
利用して、デジタル映像信号を効率良く記録再生し得る
と考えられる。
Therefore, select the amount of delay represented by delay operator D,
It is thought that if the signal spectrum is concentrated in the vicinity where the CN ratio is maximum, it is possible to efficiently record and reproduce digital video signals by effectively utilizing the frequency characteristics of the magnetic recording and reproduction system.

すなわち記録時においては、デジタル映像信号について
、順次、次式 で表される演算処理を実行すれば、デジタル映像信号の
周波数特性を、磁気記録再生系の周波数特性に近似させ
た記録信号に変換することができる。
That is, during recording, if the arithmetic processing expressed by the following equation is sequentially performed on the digital video signal, the frequency characteristics of the digital video signal are converted into a recording signal that approximates the frequency characteristics of the magnetic recording and reproducing system. be able to.

従って当該記録信号を順次磁気テープに記録することに
より、磁気記録再生系の周波数特性を有効に利用して、
デジタル映像信号を効率良く記録し得ると考えられる。
Therefore, by sequentially recording the recording signals on the magnetic tape, the frequency characteristics of the magnetic recording and reproducing system can be effectively utilized.
It is believed that digital video signals can be recorded efficiently.

ちなみにMOD2は2の剰余を表す。By the way, MOD2 represents the remainder of 2.

これに対して、電磁変換系が微分特性を有していること
から、磁気ヘッドから出力される再生信号は、遅延オペ
レータDを用いて(1−D)で表され、第4図において
破線で示すような周波数特性で表される。
On the other hand, since the electromagnetic conversion system has differential characteristics, the reproduced signal output from the magnetic head is expressed as (1-D) using the delay operator D, and is indicated by the broken line in Fig. 4. It is expressed by the frequency characteristics shown below.

従って再生時においては、当該再生信号に対して(1+
D)の演算処理を実行することにより、全体として次式 %式%(3) の補正を加えることができ、これにより記録再生系全体
として伝達関数を1に設定して、デジタル映像信号を再
生し得ると考えられる。
Therefore, during playback, (1+
By executing the arithmetic processing in D), it is possible to add the following correction to the entire recording and reproducing system as a whole, and thereby set the transfer function to 1 for the entire recording and reproducing system and reproduce the digital video signal. It is considered possible.

ここで、このようなりラス■のパーシャルレスポンス方
式を適用したデジタルVTRの記録系回路の構成を第5
図に示すと、この第5図において(1)は記録する映像
信号の入力端子を示し、この入力端子(1)に供給され
るアナログ映像信号をアナログ・デジタル変換器(2)
に供給し、このアナログ・デジタル変換器(2)でデジ
タル映像信号に変換する。
Here, we will explain the configuration of the recording circuit of a digital VTR to which the partial response method of
As shown in the figure, (1) in this Figure 5 indicates the input terminal of the video signal to be recorded, and the analog video signal supplied to this input terminal (1) is transferred to the analog-to-digital converter (2).
and is converted into a digital video signal by this analog-to-digital converter (2).

そして、アナログ・デジタル変換器(2)が出力するデ
ジタル映像信号を、ピットリダクション回路(3)に供
給し、このVTRの記録レートに適したビット数のデジ
タルデータに圧縮する。そして、このピットリダクショ
ン回路(3)が出力するデジタルデータを、パリティエ
ンコーダ(4)に供給し、このパリティエンコーダ(4
)でパリティを付加した後、スクランブル回路(5)に
供給する。このスクランブル回路(5)では、M系列の
スクランブルデータ(疑似ランダムデータ)を記録デー
タに乗算してスクランブルを施し、スクランブルされた
デジタルデータを同期挿入回路(6)に供給する。そし
て、同期挿入回路(6)で記録データに同期データを付
加し、付加された記録データをプリコーダ(10)に供
給する。
Then, the digital video signal output from the analog-to-digital converter (2) is supplied to a pit reduction circuit (3) and compressed into digital data with a number of bits suitable for the recording rate of this VTR. The digital data output by this pit reduction circuit (3) is then supplied to a parity encoder (4).
) and then supplies it to the scrambling circuit (5). The scrambling circuit (5) performs scrambling by multiplying the recording data by M-series scrambled data (pseudo-random data), and supplies the scrambled digital data to the synchronization insertion circuit (6). Then, a synchronization insertion circuit (6) adds synchronization data to the recording data, and supplies the added recording data to a precoder (10).

このプリコーダ(10)は、上述した(2)式の演算を
行うもので、第6図に示すように構成される。即ち、同
期挿入回路(6)から端子(11)に供給される記録デ
ータを、Ex−ORアゲ−(12)の一方の入力に供給
し、このEx−ORアゲ−(12)の出力を2段の遅延
回路(13)、 (14)を介してEx−ORアゲ−(
12)の他方の入力に帰還させる構成としである。この
場合、各遅延回路(13)、 (1,4)は、それぞれ
入力データを1クロック分遅延させる回路である。そし
て、Ex−ORゲート(12)の出力を端子(15)に
供給し、この端子(15)から後段の回路に供給する。
This precoder (10) performs the calculation of the above-mentioned equation (2), and is configured as shown in FIG. That is, the recording data supplied from the synchronization insertion circuit (6) to the terminal (11) is supplied to one input of the Ex-OR game (12), and the output of this Ex-OR game (12) is Ex-OR (
12) is configured to feed back to the other input. In this case, each delay circuit (13), (1, 4) is a circuit that delays input data by one clock. Then, the output of the Ex-OR gate (12) is supplied to a terminal (15), and from this terminal (15) is supplied to the subsequent circuit.

このようにプリコーダ(10)を構成しであることで、
記録データの周波数特性が磁気記録再生系の周波数特性
に近似される。
By configuring the precoder (10) in this way,
The frequency characteristics of recorded data are approximated to the frequency characteristics of a magnetic recording/reproducing system.

そして、このプリコーダ(10)の出力を記録アンプ(
7)を介して磁気ヘッド装置(8)に供給し、ビデオテ
ープ(9)に記録させる。
Then, the output of this precoder (10) is converted into a recording amplifier (
7) to a magnetic head device (8) and recorded on a videotape (9).

また、このようにしてビデオテープ(9)に記録された
信号を再生する再生系回路の構成を第7図に示すと、ビ
デオテープ(9)に記録されたデジタル映像信号を磁気
ヘッド装置(8)で再生し、再生信号を再生アンプ(2
1)を介してイコライザ回路(22)に供給する。そし
て、このイコライザ回路(22)が出力する再生信号を
データ再生回路(23)に供給する。
FIG. 7 shows the configuration of a reproducing circuit that reproduces the signals recorded on the video tape (9) in this way. ) and send the playback signal to the reproducing amplifier (2).
1) to the equalizer circuit (22). Then, the reproduction signal output from the equalizer circuit (22) is supplied to the data reproduction circuit (23).

このデータ再生回路(23)は、再生信号から2値のデ
ジタルデータを再生する回路で、再生したデータを同期
検出回路(24)に供給し、この同期検出回路(24)
で記録時に挿入された同期データを抽出する。そして、
同期検出回路(24)が出力する再生データをデイスク
ランブル回路(25)に供給し、このデイスクランブル
回路(25)でM系列を乗算してデイスクランブルする
。そして、デイスクランブルされた再生データをパリテ
ィデコーダ(26)に供給し、このパリティデコーダ(
26)でパリティのチエツクを行う。そして、パリティ
デコーダ(26)の出力をピットリダクション回路(2
7)に供給し、圧縮されたデータを元のビット数のデー
タに戻し、戻された再生データをデジタル・アナログ変
換器(28)に供給してアナログ映像信号に変換し、こ
のアナログ映像信号を再生信号出力端子(29)に供給
する。
This data reproducing circuit (23) is a circuit that reproduces binary digital data from the reproduced signal, and supplies the reproduced data to the synchronization detection circuit (24).
Extract the synchronized data inserted during recording. and,
The reproduced data output from the synchronization detection circuit (24) is supplied to a descrambler circuit (25), which multiplies it by an M sequence and descrambles it. Then, the descrambled playback data is supplied to the parity decoder (26), and this parity decoder (
26) performs a parity check. Then, the output of the parity decoder (26) is transferred to the pit reduction circuit (2
7), the compressed data is returned to the original bit number data, and the returned playback data is supplied to the digital-to-analog converter (28) to convert it into an analog video signal, and this analog video signal is converted into an analog video signal. The signal is supplied to the playback signal output terminal (29).

このようにしてクラス■のパーシャルレスポンス方式を
利用した記録・再生が行われるが、記録時にプリコーダ
(10)での変調により、パ0”信号或いは“1パ信号
が長く連続してしまい直流成分が発生してしまうことが
ある。即ち、本来はスクランブル回路(5)でのM系列
のスクランブルデータの乗算等により、直流成分が発生
しないようにしているが、パーシャルレスポンス方式に
よるプリコートで、入力データによっては直流成分が発
生することがある。
In this way, recording and playback are performed using the class ■ partial response method, but due to the modulation in the precoder (10) during recording, the PA0" signal or the "1PA signal continues for a long time, resulting in a DC component. It may occur. That is, originally, the scrambling circuit (5) multiplies the M-sequence scrambled data to prevent the generation of DC components, but precoating using the partial response method may cause DC components to occur depending on the input data. be.

このように記録データに直流成分が発生してしまうと、
種々の点から記録データにエラーが発生してしまう不都
合があった。例えば回転ヘッドドラム内の磁気ヘッド装
置に記録データを供給するロータリートランスは直流成
分を通さないので、磁気ヘッド装置に正確に記録データ
が届かず、正確な記録ができないと共に、例え磁気ヘッ
ド装置に正確に記録データが届いても、ビデオテープに
既に記録されているデータの消去を行うオーバーライド
が完全にはできなくなってしまう。
If a DC component occurs in the recorded data in this way,
There has been an inconvenience that errors occur in the recorded data due to various reasons. For example, the rotary transformer that supplies recording data to the magnetic head device in the rotating head drum does not pass the DC component, so the recorded data does not reach the magnetic head device accurately, making it impossible to record accurately. Even if the recorded data arrives, it will not be possible to completely override the data already recorded on the videotape.

本発明の目的は、パーシャルレスポンス方式を利用して
記録が行われるデジタル磁気記録装置において、プリコ
ートで直流成分が発生しないようにすることにある。
An object of the present invention is to prevent DC components from being generated during precoating in a digital magnetic recording device that performs recording using a partial response method.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、パーシャルレスポンス方式によるプリコーダ
を用いたデジタル磁気記録装置において、少なくともデ
ータ列の前にプリコーダのプリセントデータを変化させ
る調整用ビットを付加して記録するようにしたものであ
る。
The present invention is a digital magnetic recording apparatus using a precoder based on a partial response method, in which an adjustment bit for changing the precent data of the precoder is added at least before a data string for recording.

〔作用〕[Effect]

このようにしたことで、プリコーダによりプリコートさ
れた記録データが、調整用ビットにより変化し、最も直
流成分の発生が少ない調整用ビットを付加することで、
記録データに直流成分が含まれるのが防止され、記録デ
ータにエラーが発生しなくなる。
By doing this, the recording data precoated by the precoder is changed by the adjustment bit, and by adding the adjustment bit that generates the least direct current component,
Direct current components are prevented from being included in the recorded data, and errors do not occur in the recorded data.

〔実施例〕〔Example〕

以下、本発明の一実施例を、第1図及び第2図を参照し
て説明する。この第1図及び第2図において、第3図〜
第7図に対応する部分には同一符号を付し、その詳細説
明は省略する。
Hereinafter, one embodiment of the present invention will be described with reference to FIGS. 1 and 2. In this Fig. 1 and Fig. 2, Fig. 3~
Portions corresponding to those in FIG. 7 are designated by the same reference numerals, and detailed explanation thereof will be omitted.

本例においては、クラス■のパーシャルレスポンス方式
を利用して映像信号をデジタル信号化して記録するVT
R装置の記録系に適用したもので、第1図に示すように
構成する。この第1図は、同期挿入回路(6)より後の
構成を示した図で、同期挿入回路(6)より前段の構成
は第5図に示した従来の記録系回路と同様に構成する。
In this example, the VT converts the video signal into a digital signal and records it using the class ■ partial response method.
This is applied to the recording system of the R apparatus, and is configured as shown in FIG. FIG. 1 shows the configuration after the synchronization insertion circuit (6), and the configuration before the synchronization insertion circuit (6) is constructed in the same manner as the conventional recording circuit shown in FIG.

そして本例においては、データ列等にスクランブルが施
されて端子(6a)から同期挿入回路(6)に供給され
る記録データに同期データを付加した後、この同期挿入
回路(6)から4組の調整ビット挿入回路(31) 、
 (32) 、 (33) 、 (34)に記録データ
を供給する。
In this example, after the data string is scrambled and synchronization data is added to the recorded data supplied from the terminal (6a) to the synchronization insertion circuit (6), the synchronization insertion circuit (6) outputs four sets of adjustment bit insertion circuit (31),
Record data is supplied to (32), (33), and (34).

このそれぞれの調整ビット挿入回路(31) 、 (3
2) 。
These respective adjustment bit insertion circuits (31), (3
2).

(33) 、 (34)は、記録データのデータ列の直
前に2ビツトの調整ビットを挿入する回路で、各回路(
31) 、 (32) 、 (33) 、 (34)で
挿入する調整ビットを変えである。即ち、調整ビット挿
入回路(31)は“0.O”の調整ビットを挿入し、調
整ビット挿入回路(32)は“1.0”の調整ビットを
挿入し、調整ビット挿入回路(33)は“0.1”の調
整ビットを挿入し、調整ビット挿入回路(34)は“1
.1”の調整ビットを挿入する。
(33) and (34) are circuits that insert 2-bit adjustment bits immediately before the data string of recording data, and each circuit (
The adjustment bits inserted in 31), (32), (33), and (34) are changed. That is, the adjustment bit insertion circuit (31) inserts an adjustment bit of "0.O", the adjustment bit insertion circuit (32) inserts an adjustment bit of "1.0", and the adjustment bit insertion circuit (33) inserts an adjustment bit of "1.0". An adjustment bit of “0.1” is inserted, and the adjustment bit insertion circuit (34)
.. Insert a 1” adjustment bit.

ここで、この調整ビットの挿入状態を第2図に示すと、
この第2図は1ブロツクの記録データ構成を示し、各ブ
ロックの記録データは、最初に同期データD1が配され
、次に識別コード(ID)D2が配され、続いて映像デ
ータ等で構成されるデータ列D3が配され、最後にパリ
ティD4が配される。ここで、データ列D3の直前の2
ビツトが調整ピッ)D5とされ、各調整ビット挿入回路
(31) 、 (32) 、 (33) 、 (34)
でこの2ビツトに上述した“1.0”等のデータが挿入
される。この場合、同期挿入回路(6)の前段のスクラ
ンブル回路(5)でのスクランブルは、データ列D3と
パリティD4に対してだけ行われる。
Here, the insertion state of this adjustment bit is shown in Fig. 2.
This figure 2 shows the recorded data structure of one block. The recorded data of each block consists of synchronization data D1 first, identification code (ID) D2, and then video data, etc. A data string D3 is arranged, and finally a parity D4 is arranged. Here, the 2 immediately before data string D3
The bit is an adjustment bit) D5, and each adjustment bit insertion circuit (31), (32), (33), (34)
Then, data such as the above-mentioned "1.0" is inserted into these 2 bits. In this case, the scrambling circuit (5) preceding the synchronization insertion circuit (6) performs scrambling only on the data string D3 and the parity D4.

そして、このようにして各調整ビット挿入回路(31)
 、 (32) 、 (33) 、 (34)で挿入さ
れた記録データを、それぞれ次段に接続されたプリコー
ダ(41) 、 (42) 。
In this way, each adjustment bit insertion circuit (31)
, (32), (33), and (34) are transferred to precoders (41) and (42) connected to the next stage, respectively.

(43) 、 (44)に供給し、上述した(2)式に
基づいたパーシャルレスポンス方式によるプリコートを
行う。
(43) and (44), and precoating is performed using the partial response method based on the above-mentioned equation (2).

この場合、各プリコーダ(41)〜(44)は、第6図
に示したプリコーダ(10)と同一構成で、Ex−OR
ゲート(12)と遅延回路(13)、 (14)とで構
成される。
In this case, each precoder (41) to (44) has the same configuration as the precoder (10) shown in FIG.
It consists of a gate (12) and delay circuits (13) and (14).

そして、各プリコーダ(41) 、 (42) 、 (
43) 、 (44)の出力を、それぞれ切換スイッチ
(50)の第1.第2゜第3及び第4の固定接点(51
) 、 (52) 、 (53)及び(54)に供給す
ると共に、直流成分検出回路(61) 、 (62) 
Then, each precoder (41), (42), (
43) and (44), respectively, to the first switch (50). 2nd ° Third and fourth fixed contacts (51
), (52), (53) and (54) as well as direct current component detection circuits (61), (62)
.

(63)及び(64)と連続長検出回路(71) 、 
(72) 、 (73)及び(74)に供給する。この
場合、各直流成分検出回路(61)〜(64)では、所
定区間内での記録データに含まれる“1″のデータとパ
Onのデータとの数の差が検出され、連続長検出回路(
71)〜(74)では、各ブロックの記録データ内で“
1”或いは“0”のデータが連続する最大の連続長が検
出される。
(63) and (64) and continuous length detection circuit (71),
(72), (73) and (74). In this case, each of the DC component detection circuits (61) to (64) detects the difference in the number of "1" data included in the recorded data within a predetermined section and the PON data, and the continuous length detection circuit (
In 71) to (74), “
The maximum continuous length of consecutive data of "1" or "0" is detected.

そして、各直流成分検出回路(61) 、 (62) 
、 (63)及び(64)の検出データと各連続長検出
回路(71) 、 (72) 。
And each DC component detection circuit (61), (62)
, (63) and (64) and each continuous length detection circuit (71), (72).

(73)及び(74)の検出データとを、判定回路(8
0)に供給する。この判定回路(80)は、各回路から
供給される検出データを判定して、どのプリコーダの出
力が最も記録に適しているか判断する。即ち、直流成分
の検出量が少ない回路と最大の連続長の長さが短い回路
とを総合的に判断して、各プリコーダ(41) 、 (
42) 、 (43) 、 (44)の出力の中から、
直流成分の発生が少ないと共に最大の連続長も短く最も
記録エラーの発生が少なくなるものを判断する。
The detection data of (73) and (74) are
0). This determination circuit (80) determines the detection data supplied from each circuit and determines which precoder output is most suitable for recording. That is, each precoder (41), (
From the outputs of 42), (43), and (44),
The one that generates the least direct current component and has the shortest maximum continuous length, thus minimizing the occurrence of recording errors, is determined.

そして、この判断に基づいて切換スイッチ(50)の可
動接点(55)の接続を制御する。即ち、最適な記録デ
ータが得られるプリコーダの出力が供給される固定接点
((51)〜(54)の何れか)に、可動接点(55)
を接続させる。そして、この切換スイッチ(50)の可
動接点(55)に得られる記録データを、記録アンプ(
7)を介して回転ヘッド装置(8)に供給し、ビデオテ
ープ(9)に記録させる。
Then, based on this determination, the connection of the movable contact (55) of the changeover switch (50) is controlled. That is, the movable contact (55) is connected to the fixed contact (any one of (51) to (54)) to which the output of the precoder that provides optimal recording data is supplied.
Connect. The recording data obtained at the movable contact (55) of this changeover switch (50) is transferred to the recording amplifier (
7) to a rotary head device (8) and recorded on a videotape (9).

なお、判定回路(80)での判定は、記録データの各ブ
ロック毎に行い、各ブロック毎に最適な調整ビットを設
定するもので、ブロック毎に調整ビットは変化する。
Note that the determination by the determination circuit (80) is performed for each block of recording data, and the optimum adjustment bit is set for each block, and the adjustment bit changes for each block.

その他の部分は、従来例として第5図に示したVTRと
同様に構成する。
The other parts are constructed in the same manner as the conventional VTR shown in FIG. 5.

本例のVTRはこのように構成したことで、回転ヘッド
装置(8)側に供給される記録データに、直流成分の発
生が少ないと共に、“°1”或いは“′0”のデータが
連続する連続長も短くなる。即ち、各プリコーダ(41
) 、 (42) 、 (43) 、 (44)に供給
される記録データは、各ブロックのデータ列D3の直前
にそれぞれ異なる調整ピッ)D5が挿入されている。
By configuring the VTR of this example in this way, the recording data supplied to the rotary head device (8) has less DC components and continuous data of "°1" or "'0". The continuous length also becomes shorter. That is, each precoder (41
), (42), (43), and (44), a different adjustment pitch D5 is inserted immediately before the data string D3 of each block.

従って、各プリコーダ(41) 、 (42) 、 (
43) 、 (44)に各ブロックのデータ列D3が供
給されるときには、プリコーダを構成するEx−ORゲ
ー) (12)に帰還される値(プリセット値)が異な
り、各プリコーダ(41) 、 (42) 、 (43
) 、 (44)で同一のデータ列を扱いながら、出力
状態がそれぞれ異なるものになる。
Therefore, each precoder (41), (42), (
When the data string D3 of each block is supplied to 43), (44), the value (preset value) fed back to the Ex-OR game (12) configuring the precoder is different, and each precoder (41), ( 42) , (43
) and (44) handle the same data string, but the output states are different.

そして、このそれぞれ異なる出力データの中から、各直
流成分検出回路(61) 、 (62) 、 (63)
及び(64)の検出データと各連続長検出回路(71)
 、 (72) 、 (73)及び(74)の検出デー
タとに基づいて、判定回路(80)が最も記録に適して
いると判断したデータを回転ヘッド装置(8)側に供給
するようにしたので、直流成分の発生が少ないと共に、
°“1°゛或いは“0°゛のデータが連続する連続長も
短くなる。
Then, from among these different output data, each DC component detection circuit (61), (62), (63)
and (64) detection data and each continuous length detection circuit (71)
, (72), (73), and (74), the determination circuit (80) supplies data determined to be most suitable for recording to the rotating head device (8) side. Therefore, the generation of DC components is small, and
The continuous length of continuous data of "1°" or "0°" also becomes shorter.

ここで、異なる調整ビットD5の挿入で記録データが変
化する例を示すと、この調整ビットD5が各プリコーダ
(41)〜(44)に供給される直前のタイミングで、
各プリコーダ(41)〜(44)を構成する遅延回路(
13)と遅延回路(14)とにそれぞれ“0”のデータ
が入力しているとする。このとき、例えば調整ピッ)D
5を“1,0” (調整ビット挿入回路(32)で挿入
される値)とすると、データ列D3が供給される直前の
タイミングでは、遅延回路(13)に“1゛のデータが
入力し、遅延回路(14)に′“0”のデータが入力す
るようになる。このようにして、データ列D3が供給さ
れる直前の遅延回路(13)、 (14)の入力データ
が変化し、プリコート後の出力が変化する。
Here, to show an example in which the recorded data changes by inserting a different adjustment bit D5, at the timing immediately before this adjustment bit D5 is supplied to each precoder (41) to (44),
Delay circuits (
13) and the delay circuit (14), it is assumed that data of "0" is input to each of them. At this time, for example, adjustment pitch)D
5 is "1, 0" (the value inserted by the adjustment bit insertion circuit (32)), data of "1" is input to the delay circuit (13) at the timing immediately before the data string D3 is supplied. , ``0'' data is input to the delay circuit (14).In this way, the input data of the delay circuits (13) and (14) immediately before the data string D3 is supplied changes, The output changes after precoating.

次に示した表1は、調整ビットD5を“0,0”とした
場合(調整ビット挿入回路(31)で挿入される値)と
、”o、i”とした場合(調整ビット挿入回路(33)
で挿入される値)とのプリコート後の出力の違いを示し
たものである。この場合、データ列の変化を縦方向に順
に示し、データ列D3の先頭0ビツト目から20ビツト
目までの変化を示す。
Table 1 shown below shows the cases when the adjustment bit D5 is set to "0, 0" (the value inserted by the adjustment bit insertion circuit (31)) and when it is set to "o, i" (the value inserted by the adjustment bit insertion circuit (31)). 33)
This figure shows the difference in the output after precoating compared to the value inserted in . In this case, the changes in the data string are sequentially shown in the vertical direction, and the changes from the first 0th bit to the 20th bit of the data string D3 are shown.

表  1 この表1の出力データに対して判定回路(80)は判定
を行うもので、表1の例では、直流成分の発生量は何れ
の調整ビットでも同じであるが、調整ビットが“0.0
”の場合は最大の連続長が3ピントであるのに対し、調
整ビットが“0,1”の場合は最大の連続長が4ビツト
で、調整ビット“’o、o”の方が良好な記録データに
なることが判る。実際には、全ての調整ピント(4種類
)を挿入した状態を、データ列D3とパリティD4の全
区間で検出して、最適なものを判別する。
Table 1 The judgment circuit (80) makes a judgment on the output data in Table 1. In the example of Table 1, the amount of DC component generated is the same for any adjustment bit, but if the adjustment bit is "0" .0
”, the maximum continuous length is 3 bits, whereas when the adjustment bits are “0, 1”, the maximum continuous length is 4 bits, and the adjustment bits “'o, o” are better. It can be seen that the data will be recorded.Actually, the state in which all the adjustment focuses (four types) have been inserted is detected in the entire interval of the data string D3 and the parity D4, and the optimum one is determined.

このようにして、本例のVTRはパーシャルレスポンス
方式によるプリコーダ(41)〜(44)を設ける構成
としたにもかかわらず、直流成分の発生が少ないと共に
連続長が長くなることがなく、ロータリートランスを介
して磁気ヘッド装置に良好に記録データが供給されると
共に、ビデオテープに既に記録されているデータの消去
を行うオーバーライドも良好にでき、エラーなく良好な
記録ができる効果がある。
In this way, although the VTR of this example is configured to include precoders (41) to (44) based on the partial response method, the generation of DC components is small and the continuous length is not increased, and the rotary transformer Recorded data is supplied to the magnetic head device in a good manner through the video tape, and override for erasing data already recorded on the video tape can also be done well, resulting in the effect that good recording can be performed without errors.

なお、上述実施例ではデータ列の直前に調整ビットを挿
入するようにしたが、各ブロックの記録データのデータ
列の前であれば、他の位置に調整ビットを挿入するよう
にしても、データ列の記録エラー防止に効果がある。ま
た、上述実施例ではデジタルVTRの記録系回路に適用
したが、他のデジタルデータを記録する各種デジタル機
器にも適用できる。さらにまた、本発明は上述実施例に
限らず、その他種々の構成が取り得ることは勿論である
In the above embodiment, the adjustment bit is inserted immediately before the data string, but even if the adjustment bit is inserted at another position before the data string of the recording data of each block, the data This is effective in preventing column recording errors. Further, in the above embodiment, the present invention is applied to a recording system circuit of a digital VTR, but it can also be applied to various other digital devices that record digital data. Furthermore, it goes without saying that the present invention is not limited to the above-mentioned embodiments, and can take various other configurations.

(41) 、 (42) 、 (43) 、 (44)
はプリコーダ、(50)は切換スイッチ、(61) 、
 (62) 、 (63) 、 (64)は直流成分検
出回路、(71) 、 (72) 、 (73) 、 
(74)は連続長検出回路、(80)は判定回路である
(41), (42), (43), (44)
is the precoder, (50) is the changeover switch, (61),
(62), (63), (64) are DC component detection circuits, (71), (72), (73),
(74) is a continuous length detection circuit, and (80) is a determination circuit.

〔発明の効果〕〔Effect of the invention〕

本発明によると、パーシャルレスポンス方式を適用した
デジタル磁気記録装置において、最も記録エラーが少な
くなるようにプリコートされたデータが記録されるので
、デジタルデータが記録エラーが少ない状態で良好に記
録される。
According to the present invention, in a digital magnetic recording device to which a partial response method is applied, precoated data is recorded so as to minimize recording errors, so that digital data is recorded satisfactorily with few recording errors.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す構成図、第2図は一実
施例の記録データ構成を示す説明図、第3図及び第4図
はパーシャルレスポンス方式の説明に供する周波数特性
図、第5図は従来の記録装置の一例を示す構成図、第6
図はパーシャルレスポンス方式に通用されるプリコーダ
の構成図、第7図は再生装置の一例を示す構成図である
FIG. 1 is a configuration diagram showing one embodiment of the present invention, FIG. 2 is an explanatory diagram showing the recording data structure of one embodiment, FIGS. 3 and 4 are frequency characteristic diagrams for explaining the partial response method, FIG. 5 is a configuration diagram showing an example of a conventional recording device, and FIG.
The figure is a block diagram of a precoder used in the partial response method, and FIG. 7 is a block diagram showing an example of a playback device.

Claims (1)

【特許請求の範囲】[Claims]  パーシャルレスポンス方式によるプリコーダを用いた
デジタル磁気記録装置において、少なくともデータ列の
前に上記プリコーダのプリセットデータを変化させる調
整用ビットを付加して記録するようにしたデジタル磁気
記録装置。
A digital magnetic recording device using a precoder based on a partial response method, wherein an adjustment bit for changing preset data of the precoder is added at least before a data string for recording.
JP18749690A 1990-07-16 1990-07-16 Digital magnetic recorder Pending JPH0474362A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18749690A JPH0474362A (en) 1990-07-16 1990-07-16 Digital magnetic recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18749690A JPH0474362A (en) 1990-07-16 1990-07-16 Digital magnetic recorder

Publications (1)

Publication Number Publication Date
JPH0474362A true JPH0474362A (en) 1992-03-09

Family

ID=16207084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18749690A Pending JPH0474362A (en) 1990-07-16 1990-07-16 Digital magnetic recorder

Country Status (1)

Country Link
JP (1) JPH0474362A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657013A (en) * 1994-05-25 1997-08-12 Sony Corporation Data recording apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657013A (en) * 1994-05-25 1997-08-12 Sony Corporation Data recording apparatus

Similar Documents

Publication Publication Date Title
JP2996252B2 (en) Device for recording digital information signals
USRE36096E (en) Arrangement for recording clock run-in codewords at the beginning of a track on a magnetic record carrier
JPS5834002B2 (en) Magnetic recording and reproducing method for digital signals
JP2576532B2 (en) Digital signal recording / reproducing device
US5270876A (en) Apparatus for reproducing data recorded on a magnetic recording medium
AU647097B2 (en) An apparatus for detecting digital data
US4984099A (en) Apparatus for decoding a transmitted signal
JPH0474362A (en) Digital magnetic recorder
JP3156893B2 (en) Video signal output device
KR100210128B1 (en) Adaptive equalizer capable of adjusting the number of taps and updating time for a digital vcr
JPH10283606A (en) Automatic adjustment data recording device and recording format and automatic adjustment device
Morizono et al. Digital video recording—Some experiments and future considerations
KR100223570B1 (en) Weight Update Suppressor Digital VSI Adaptive Equalizer
KR100223571B1 (en) Digital vcr adaptive equalizer
KR100210127B1 (en) Adaptive equalizer updating variable weights for a digital vcr
JP3321813B2 (en) M scramble circuit
KR0157556B1 (en) Digital V-Track classification signal generator
JPH05109202A (en) Digital recording and reproducing device
KR100272706B1 (en) Circuit for controlling data transfer rate
JP3906758B2 (en) Digital signal recording device
JPH03296904A (en) Automatic gain control circuit
JPS62121905A (en) Recording current setting method for digital signal recording/playback equipment
JPS6212960A (en) Automatic equalizing circuit
JPH0498981A (en) Digital signal dubbing method
JPS63221780A (en) Signal processor and recording medium