JPH0492472A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0492472A
JPH0492472A JP20897890A JP20897890A JPH0492472A JP H0492472 A JPH0492472 A JP H0492472A JP 20897890 A JP20897890 A JP 20897890A JP 20897890 A JP20897890 A JP 20897890A JP H0492472 A JPH0492472 A JP H0492472A
Authority
JP
Japan
Prior art keywords
film
manufacturing
gate
gate electrode
contamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20897890A
Other languages
English (en)
Other versions
JP2985253B2 (ja
Inventor
Juri Kato
樹理 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2208978A priority Critical patent/JP2985253B2/ja
Publication of JPH0492472A publication Critical patent/JPH0492472A/ja
Application granted granted Critical
Publication of JP2985253B2 publication Critical patent/JP2985253B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関する。特に、LS
Iの高信頼性化を可能にする。
〔従来の技術〕
従来、MOSFETからなるLSIの製造方法では、ゲ
ート前洗浄を例えばHPで処理し、ゲート絶縁膜を形成
後、直接ゲート電極膜を形成してイタ。マタ、ゲート絶
縁膜形成後、レジストをマスクにして選択的にイオン注
入を行なう(言ゎゆるチャネルドープ)工程がある場合
には、H,SO2またはO,プラズマでレジストばくり
後、ゲート電極膜を形成した。
〔発明が解決しようとする課題〕
しかしながら、従来技術では次の問題が存在することか
明らかになった。すなわち、ゲート酸化膜が薄くなると
、ゲート酸化膜は、前洗浄により特性が変化するという
問題である。例えば、HP水溶液の前洗浄後、ゲート酸
化した、5in2薄膜の表面には■チャージが存在し、
NH,OI(過水水溶液の前洗浄後、ゲート酸化した5
i02薄膜の表面にはeチャージがトラップされ、これ
ら表面のチャージは、酸化後のN2熱処理により除去で
きないことがspv法(5urt2Lxs Photo
 Moltage法)により明かになった。さらにsp
v法によりゲート酸化5i02膜中のチャージ分布を分
析したところ、前洗浄により発生する・■またはOのチ
ャージは、8102表面層約5Xに存在することがわか
った。
また、チャネルドープの工程が存在する場合には、ゲー
ト酸化膜表面に同じようにチャージが存在し、また、汚
染も表面に存在する。
これら、Sin、表面のチャージ量や汚染は、前洗浄と
酸化方法のプロセスパラメーターのわずかの変化に大き
く依存し、制御が困難である。このため、薄膜化したゲ
ート酸化膜の物性が安定せず、gO3FETの電気特性
や信頼性が不安定になるという欠点があった。
本発明はかかる従来の欠点を補ない、ゲート膜形成時の
8102表面チャージ及び汚染を制御可能にし、高信頼
性な半導体装置提供を可能にするものである。
〔課題を解決するための手段〕
本発明では、前洗浄の影響が、熱酸化膜表面層のみのチ
ャージや汚染に現れることを明らかにし、それらの表面
層を除去することにより、高品質5102膜を提供でき
、前記従来の課題を解決した。
〔作用〕
本発明では、前洗浄にNH,OH過水洗浄を用いている
。この洗浄は有機物やパーティクルなどの異物除去に優
れる。このためゲート膜のピンホール発生を抑止できる
。しかしながら、NH4OH過水洗浄では表面に自然酸
化膜が形成され、FeやALなどの汚染を酸化生成熱が
5in2より大きいAl2O3、Fe2O,の形で取り
込まれるという弱点がある。さらに自然酸化膜がOHで
ターミネートされ、これらのOHはeチャージを持つこ
れらの不具合は、酸化後、810□表面領域に存在する
ため、本発明では、チャージや汚染の存在する5膜02
表面を除去している。さらにS10、表面をHFまたは
Hatで処理することによりS10.及びpoly−8
iなどのゲート電極界面が、H,FまたはCZの存在で
安定し、電気特性の安定したMOSFETから成る半導
体装置を得る。
〔実施例〕
以下、本発明を実施例を用いて説明する。
第1〜6図には、本発明による半導体製造方法の工程断
面図を示しである。第1図では、81基板1に素子分離
絶縁膜Si0,2が形成されている。第2図においては
、Hy:H,o(=1:  100)で60秒処理し水
洗後、アンモニア過水(NH40H: H2O2: H
20=i : 1 : 50 )で洗浄した後、表面に
は、自然酸化膜6が形成される。自然酸化膜6は、N 
H,OHが05%以上、N23.が05%以上含まれる
水溶液であれば、パーティクルと反発しあう性債を持ち
、パーティクルの付着を回避する。第6図においては、
熱酸化によりゲー) S i O2膜4を形成後の工程
断面図である。前洗浄の影響は、51024の表面領域
5に出る。前洗浄がアンモニア過水の場合は、表面層6
にはOHターミネータ−によるeチャージが蓄積し、若
干のAL汚染が存在している。第4図では、HF:1(
、O=1 :TOO(25℃)10秒処理することによ
り表面層6(第3図)を除去している。この時、eチャ
ージは無くなり、AL汚染も除去される。この後、多結
晶81ゲート電極薄膜5を形成(第5図)、パターニン
グ後ソース・ドレイン6を形成してできたM OS F
 ETの断面図が第6図である。また、第4図において
、HOlを用いた洗浄を行なえば、8102表面にat
が付着し、ゲート電極5とゲート膜4の界面準位密度を
低減し、安定した電気特性を得る〔発明の効果〕 本発明によれば、ゲート酸化前洗浄をアンモニア過水で
処理しているため、Si基板表面はOH基でターミネー
トされ親水性の性質を示し、パーティクル、有機物の付
着を回避できる。さらにゲート電極形成前に、ゲート酸
化膜をHFまたはHaZ処理するため、ゲート酸化膜表
面のアンモニア過水前洗浄の効果(OH基によるeチャ
ージやAL汚染)は回避され、H,F、またはatでタ
ーミネートされた表面を持つ。このため、安定したゲー
ト電極/ゲート膜界面を得、電気特性の安定したMOS
FETからなる半導体装置を得る。
以上説明した様に、本発明は、LSIの高信頼性化を可
能にする半導体装置の製造方法を提供する。
【図面の簡単な説明】
第1図〜第6図は、本発明によ 遣方法の工程断面図。 1・・・・・・・・・S1基板 2 ・−・・・・・・・ S 102 6・・・・・・・・・自然酸化膜 4・・・・・・・・・ゲート酸化膜 5・・・・・・・・・ゲート電極 6・・・・・・・・・ソース・ドレインる半導体装置源

Claims (3)

    【特許請求の範囲】
  1. (1)MOSFETからなるLSIの製造方法において
    、ゲート酸化膜形成の前洗浄の最終洗浄をアンモニア過
    水にて処理し、ゲート絶縁膜形成後、ゲート電極形成前
    に、該ゲート絶縁膜の表面層を除去後、ゲート電極膜を
    形成することを特徴とする半導体装置の製造方法。
  2. (2)MOSFETからなるLSIの製造方法において
    、ゲート絶縁膜形成後、ゲート電極形成前に該ゲート絶
    縁膜の表面層をHF蒸気あるいはHF水溶液で除去後、
    ゲート電極層を形成することを特徴とする半導体装置の
    製造方法。
  3. (3)MOSFETからなるLSIの製造方法において
    、ゲート絶縁膜形成後、ゲート電極形成前に該ゲート絶
    縁膜の表面層をHCl蒸気あるいはHCl過水水溶液で
    処理後、ゲート電極層を形成することを特徴とする半導
    体装置の製造方法。
JP2208978A 1990-08-07 1990-08-07 半導体装置の製造方法 Expired - Lifetime JP2985253B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2208978A JP2985253B2 (ja) 1990-08-07 1990-08-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2208978A JP2985253B2 (ja) 1990-08-07 1990-08-07 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11181673A Division JP2000068512A (ja) 1999-06-28 1999-06-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0492472A true JPH0492472A (ja) 1992-03-25
JP2985253B2 JP2985253B2 (ja) 1999-11-29

Family

ID=16565312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2208978A Expired - Lifetime JP2985253B2 (ja) 1990-08-07 1990-08-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2985253B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353810A (ja) * 1999-03-26 2000-12-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7871936B2 (en) 1999-03-26 2011-01-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing active matrix display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353810A (ja) * 1999-03-26 2000-12-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7871936B2 (en) 1999-03-26 2011-01-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing active matrix display device
US8274083B2 (en) 1999-03-26 2012-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US8658481B2 (en) 1999-03-26 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8686553B2 (en) 1999-03-26 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US9105523B2 (en) 1999-03-26 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US9620573B2 (en) 1999-03-26 2017-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including light-emitting element
US9876033B2 (en) 1999-03-26 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same

Also Published As

Publication number Publication date
JP2985253B2 (ja) 1999-11-29

Similar Documents

Publication Publication Date Title
JP2675260B2 (ja) 半導体素子フィールド酸化膜の製造方法
JPH0748491B2 (ja) 集積回路半導体デバイスの製造方法
JP3544622B2 (ja) 二重酸化膜の形成方法
JPH0492472A (ja) 半導体装置の製造方法
JPH04355921A (ja) 半導体装置の製造方法
JP2906416B2 (ja) シリコンのエッチング方法
JPH10270434A (ja) 半導体ウエーハの洗浄方法及び酸化膜の形成方法
JPS6252950B2 (ja)
JP2000068512A (ja) 半導体装置の製造方法
JPH04150030A (ja) 半導体装置の製造方法
JP3523016B2 (ja) 半導体装置の製造方法
JPH0682652B2 (ja) シリコン熱酸化膜の形成方法
JPH079930B2 (ja) 半導体装置の製造方法
JPH0628259B2 (ja) 半導体装置の製造方法
JPH1064841A (ja) 半導体装置の製造方法
JP2002134604A (ja) 半導体装置における素子分離領域の形成方法
JPS59178732A (ja) 半導体装置の製造方法
KR0150668B1 (ko) 반도체 소자 제조방법
JPS6279625A (ja) 半導体装置の製造方法
KR940002738B1 (ko) 반도체기판의 표면세정방법
JPH07169728A (ja) 半導体装置の製造方法
KR100219071B1 (ko) 반도체 웨이퍼 세정 방법
JPH0427703B2 (ja)
JPH11176925A (ja) 半導体装置の製造方法
JPH047874A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 11

EXPY Cancellation because of completion of term