JPH05107315A - テストパターン生成方法 - Google Patents
テストパターン生成方法Info
- Publication number
- JPH05107315A JPH05107315A JP3295165A JP29516591A JPH05107315A JP H05107315 A JPH05107315 A JP H05107315A JP 3295165 A JP3295165 A JP 3295165A JP 29516591 A JP29516591 A JP 29516591A JP H05107315 A JPH05107315 A JP H05107315A
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- input
- pattern data
- measuring device
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 論理回路素子の機能を測定するテストパター
ンデータの生成において、測定装置の機能によらず初期
設定が可能なテストパターンを生成する。 【構成】 論理シミュレーション結果と入力波形データ
から、論理シミュレーションには記述されていない，入
力波形の初期設定用テストパターンを含むテストパター
ンデータを生成する。 【効果】 測定装置における入力波形の初期設定が測定
装置の機能によらず可能となり、測定装置を安価にでき
る。
ンデータの生成において、測定装置の機能によらず初期
設定が可能なテストパターンを生成する。 【構成】 論理シミュレーション結果と入力波形データ
から、論理シミュレーションには記述されていない，入
力波形の初期設定用テストパターンを含むテストパター
ンデータを生成する。 【効果】 測定装置における入力波形の初期設定が測定
装置の機能によらず可能となり、測定装置を安価にでき
る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路の論
理検証に用いるテストパターンの生成方法に関するもの
である。
理検証に用いるテストパターンの生成方法に関するもの
である。
【０００２】
【従来の技術】図４は論理シミュレーション時のテスト
パターンの記述を示すタイムチャート、図５は論理シミ
ュレーション結果の一例で、経過時間と各入力端子の入
力パターンデータの変化の経過を示したものである。図
６は測定装置に入力する従来のテストパターンデータで
あり、図７は論理シミュレーション結果から上記テスト
パターンデータへの変換手順を示すフローチャート、図
８は測定装置において上記テストパターンデータをもと
に発生されるパターンを示したものである。
パターンの記述を示すタイムチャート、図５は論理シミ
ュレーション結果の一例で、経過時間と各入力端子の入
力パターンデータの変化の経過を示したものである。図
６は測定装置に入力する従来のテストパターンデータで
あり、図７は論理シミュレーション結果から上記テスト
パターンデータへの変換手順を示すフローチャート、図
８は測定装置において上記テストパターンデータをもと
に発生されるパターンを示したものである。
【０００３】次に動作について説明する。図７のフロー
において、まず、論理シミュレーション結果（図５）を
参照し、データを読み込む（ステップＳ７１）。次に、
予め指定された時間毎に各入力端子に相当するパターン
データをサンプリングし、その時間におけるテストパタ
ーンデータを編集，生成する（ステップＳ７２）。次
に、論理シミュレーション時に定義された，入力パター
ンの波形形状に関するデータにより、測定装置に対する
波形形状データを生成し（ステップＳ７３）、テストパ
ターンファイルに出力する（ステップＳ７４）。上述の
フローで編集，生成されたテストパターンデータは、測
定装置のパターン発生器で入力パターンとして被測定素
子に印加される。パターン発生時、初期印加パターンに
は、図８に示す様に信号レベルが確定しない状態が発生
する。
において、まず、論理シミュレーション結果（図５）を
参照し、データを読み込む（ステップＳ７１）。次に、
予め指定された時間毎に各入力端子に相当するパターン
データをサンプリングし、その時間におけるテストパタ
ーンデータを編集，生成する（ステップＳ７２）。次
に、論理シミュレーション時に定義された，入力パター
ンの波形形状に関するデータにより、測定装置に対する
波形形状データを生成し（ステップＳ７３）、テストパ
ターンファイルに出力する（ステップＳ７４）。上述の
フローで編集，生成されたテストパターンデータは、測
定装置のパターン発生器で入力パターンとして被測定素
子に印加される。パターン発生時、初期印加パターンに
は、図８に示す様に信号レベルが確定しない状態が発生
する。
【０００４】
【発明が解決しようとする課題】従来のテストパターン
生成方法は以上のような手順により行なわれているの
で、測定装置に初期値設定のための機能を付加しなけれ
ばならず、装置が高価になるなどの問題点があった。ま
た、初期値設定のための機能がない測定装置において
は、論理シミュレーションにおける入力データとは異な
る信号が印加され、論理回路の動作が正常でなくなるな
どの問題点もあった。
生成方法は以上のような手順により行なわれているの
で、測定装置に初期値設定のための機能を付加しなけれ
ばならず、装置が高価になるなどの問題点があった。ま
た、初期値設定のための機能がない測定装置において
は、論理シミュレーションにおける入力データとは異な
る信号が印加され、論理回路の動作が正常でなくなるな
どの問題点もあった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、論理シミュレーションと同一の
入力パターンが印加できるとともに、初期設定の機能を
測定装置から削除あるいは使用する必要のないテストパ
ターンデータを得ることを目的とする。
ためになされたもので、論理シミュレーションと同一の
入力パターンが印加できるとともに、初期設定の機能を
測定装置から削除あるいは使用する必要のないテストパ
ターンデータを得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るテストパ
ターン生成方法は、被測定回路の論理シミュレーション
結果に基づき、被測定回路に入力するために測定装置で
発生する信号と時間系列を定義したテストパターンデー
タを生成するとともに、測定装置で発生する初期信号電
位を決める初期設定用テストパターンデータを論理シミ
ュレーションにおける入力波形情報に基づき生成するよ
うにしたものである。
ターン生成方法は、被測定回路の論理シミュレーション
結果に基づき、被測定回路に入力するために測定装置で
発生する信号と時間系列を定義したテストパターンデー
タを生成するとともに、測定装置で発生する初期信号電
位を決める初期設定用テストパターンデータを論理シミ
ュレーションにおける入力波形情報に基づき生成するよ
うにしたものである。
【０００７】
【作用】この発明においては、論理シミュレーション結
果，及び各入力端子に対する入力波形設定データによ
り、通常のテストパターンデータを生成するとともに、
測定装置の初期設定機能の有無に関係なく、論理シミュ
レーションと同一の入力を与えるための初期設定用入力
パターンデータを生成する。この初期設定用入力パター
ンデータは、論理シミュレーションにおける入力開始時
と同一の入力値を被測定回路に印加し、正常な論理動作
を実現する。
果，及び各入力端子に対する入力波形設定データによ
り、通常のテストパターンデータを生成するとともに、
測定装置の初期設定機能の有無に関係なく、論理シミュ
レーションと同一の入力を与えるための初期設定用入力
パターンデータを生成する。この初期設定用入力パター
ンデータは、論理シミュレーションにおける入力開始時
と同一の入力値を被測定回路に印加し、正常な論理動作
を実現する。
【０００８】
【実施例】以下、この発明の一実施例を図について説明
する。図１は論理シミュレーション結果からテストパタ
ーンデータへの本実施例の変換手順を示すフローチャー
ト、図２は図１のフローチャートによって生成されるテ
ストパターンデータ、図３は測定装置によって発生され
る入力波形を示す。
する。図１は論理シミュレーション結果からテストパタ
ーンデータへの本実施例の変換手順を示すフローチャー
ト、図２は図１のフローチャートによって生成されるテ
ストパターンデータ、図３は測定装置によって発生され
る入力波形を示す。
【０００９】次に動作について説明する。図１のフロー
チャートにおいて、まず、論理シミュレーション時のテ
ストパターン入力波形リストから、各外部入力端子に対
する入力波形情報を読み込む（ステップＳ１）。次に、
論理シミュレーション結果から各外部入力端子に対する
入力パターンデータを生成する（ステップＳ２）。次
に、入力パターンの第１パターンデータについて次の処
理を行なう。まず、第１パターンの前に初期設定用のパ
ターンデータ領域を作成する（ステップＳ３ａ）。次
に、第１入力パターンの各外部入力端子の入力データの
時刻Ｔ０における入力パターンデータと前記ステップＳ
１で読み込んだ入力波形より、１）入力波形がディレイ
ド・ノーマル又はノーマル波形の場合、入力パターンデ
ータが“０”のとき“０”，“１”のとき“１”を、
２）入力波形がクロック波形の場合、クロック波形の発
生しないデータを、それぞれ初期設定用のテストパター
ンデータとして生成し、初期設定パターンデータ領域に
書き込む（ステップＳ３ｂ）。最後に、生成されたテス
トパターンデータをテストパターンファイルに出力する
（ステップＳ４）。上記手順により生成された初期設定
用のパターンデータを含むテストパターンデータは、測
定装置によって被測定素子に対する入力パターンとして
発生される。図３で、入力波形がディレイド・ノーマル
波形の場合、第１入力パターンデータが“１”のとき論
理シミュレーション時の入力波形としては、３−ａと３
−ｂの２種類の場合があるが、初期設定用テストパター
ンデータにより第１入力パターンデータの時刻Ｔ０で
は、論理シミュレーション時と同一の入力波形，すなわ
ち“１”と“０”が外部入力端子に印加され、従来のテ
ストパターンの場合の様に確定しないケースはなくな
る。
チャートにおいて、まず、論理シミュレーション時のテ
ストパターン入力波形リストから、各外部入力端子に対
する入力波形情報を読み込む（ステップＳ１）。次に、
論理シミュレーション結果から各外部入力端子に対する
入力パターンデータを生成する（ステップＳ２）。次
に、入力パターンの第１パターンデータについて次の処
理を行なう。まず、第１パターンの前に初期設定用のパ
ターンデータ領域を作成する（ステップＳ３ａ）。次
に、第１入力パターンの各外部入力端子の入力データの
時刻Ｔ０における入力パターンデータと前記ステップＳ
１で読み込んだ入力波形より、１）入力波形がディレイ
ド・ノーマル又はノーマル波形の場合、入力パターンデ
ータが“０”のとき“０”，“１”のとき“１”を、
２）入力波形がクロック波形の場合、クロック波形の発
生しないデータを、それぞれ初期設定用のテストパター
ンデータとして生成し、初期設定パターンデータ領域に
書き込む（ステップＳ３ｂ）。最後に、生成されたテス
トパターンデータをテストパターンファイルに出力する
（ステップＳ４）。上記手順により生成された初期設定
用のパターンデータを含むテストパターンデータは、測
定装置によって被測定素子に対する入力パターンとして
発生される。図３で、入力波形がディレイド・ノーマル
波形の場合、第１入力パターンデータが“１”のとき論
理シミュレーション時の入力波形としては、３−ａと３
−ｂの２種類の場合があるが、初期設定用テストパター
ンデータにより第１入力パターンデータの時刻Ｔ０で
は、論理シミュレーション時と同一の入力波形，すなわ
ち“１”と“０”が外部入力端子に印加され、従来のテ
ストパターンの場合の様に確定しないケースはなくな
る。
【００１０】
【発明の効果】以上のように、この発明によれば、論理
回路に対する入力パターンデータを論理シミュレーショ
ンから生成する手順に初期設定パターンの生成手順を含
ませたので、論理シミュレーションと全く同一の論理検
証ができ、また初期設定用の機能を測定装置から削除で
き、測定装置が安価にできる効果がある。
回路に対する入力パターンデータを論理シミュレーショ
ンから生成する手順に初期設定パターンの生成手順を含
ませたので、論理シミュレーションと全く同一の論理検
証ができ、また初期設定用の機能を測定装置から削除で
き、測定装置が安価にできる効果がある。
【図面の簡単な説明】
【図１】この発明の一実施例を示すフローチャートであ
る。
る。
【図２】この発明の一実施例によるテストパターンデー
タを示す図である。
タを示す図である。
【図３】この発明の一実施例による入力波形を示す図で
ある。
ある。
【図４】論理シミュレーション時のテストパターン記述
用タイムチャートである。
用タイムチャートである。
【図５】論理シミュレーション結果を示す図である。
【図６】従来例によるテストパターンデータを示す図で
ある。
ある。
【図７】従来のテストパターン生成を示すフローチャー
トである。
トである。
【図８】従来のテストパターン生成による入力波形を示
す図である。
す図である。
３−ａ，３−ｂ，３−ｃ 端子Ａ，Ｂ，Ｃの入力波形
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/60 ３６０ Ｄ 7922−5Ｌ
Claims (1)
- 【請求項１】 被測定回路の論理シミュレーション結果
に基づき、被測定回路に入力するために測定装置で発生
する信号と時間系列を定義したテストパターンデータを
生成するとともに、測定装置で発生する初期信号電位を
決める初期設定用テストパターンデータを論理シミュレ
ーションにおける入力波形情報に基づき生成することを
特徴とするテストパターン生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3295165A JPH05107315A (ja) | 1991-10-15 | 1991-10-15 | テストパターン生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3295165A JPH05107315A (ja) | 1991-10-15 | 1991-10-15 | テストパターン生成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05107315A true JPH05107315A (ja) | 1993-04-27 |
Family
ID=17817089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3295165A Pending JPH05107315A (ja) | 1991-10-15 | 1991-10-15 | テストパターン生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05107315A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112611957A (zh) * | 2020-12-25 | 2021-04-06 | 广东Tcl智能暖通设备有限公司 | 负载测试方法、终端、系统及计算机可读存储介质 |
-
1991
- 1991-10-15 JP JP3295165A patent/JPH05107315A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112611957A (zh) * | 2020-12-25 | 2021-04-06 | 广东Tcl智能暖通设备有限公司 | 负载测试方法、终端、系统及计算机可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04227575A (ja) | 論理回路シミュレーション方法 | |
| US6237117B1 (en) | Method for testing circuit design using exhaustive test vector sequence | |
| JPH05107315A (ja) | テストパターン生成方法 | |
| JP2985056B2 (ja) | Ｉｃ試験装置 | |
| EP0510993A2 (en) | Characterization of sequential circuits | |
| JP2901828B2 (ja) | 半導体集積回路 | |
| US7072821B1 (en) | Device and method for synchronizing an asynchronous signal in synthesis and simulation of a clocked circuit | |
| JP2806656B2 (ja) | Ｒｏｍコードチェック回路 | |
| KR0154790B1 (ko) | 시뮬레이션 벡터 검증 방법과 테스트 벡터로의 변환 방법 | |
| JP3165809B2 (ja) | ディジタルｌｓｉシミュレーション結果の判定方法 | |
| US6226530B1 (en) | Method of detecting fraud concerning electronic memory cards used in telephony | |
| JP2815601B2 (ja) | 基準電圧発生回路 | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| JP2908201B2 (ja) | 波形データ変換方式 | |
| JP2601849Y2 (ja) | Ｌｓｉテスタ | |
| JP2812008B2 (ja) | 検査系列生成装置 | |
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 | |
| JP2734861B2 (ja) | Ｄｔｍｆ回路 | |
| JP2001051021A (ja) | Ｉｃテスタ | |
| JPH0830662A (ja) | シミュレータ | |
| JPH10227842A (ja) | テストパターン生成装置 | |
| JPH05266118A (ja) | 回路テストパターン生成方法 | |
| JPH05101129A (ja) | 論理検証方法 | |
| Falkner | Pulse response evaluation of a non-linear system | |
| JPH04147378A (ja) | テストカバレージ表示機能付論理シミュレータ |