JPH0511446U - 集積回路用パツケ−ジ - Google Patents
集積回路用パツケ−ジInfo
- Publication number
- JPH0511446U JPH0511446U JP5640991U JP5640991U JPH0511446U JP H0511446 U JPH0511446 U JP H0511446U JP 5640991 U JP5640991 U JP 5640991U JP 5640991 U JP5640991 U JP 5640991U JP H0511446 U JPH0511446 U JP H0511446U
- Authority
- JP
- Japan
- Prior art keywords
- base
- chip
- package
- integrated circuit
- metallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 搭載されるチップが変更になった場合におい
ても、ベースの一部を変えるだけで変更チップに対応で
きるような集積回路用パッケ−ジを提供すること。 【構成】 集積回路が形成されたチップ17を内装する
ための集積回路用パッケ−ジにおいて、チップ17が搭
載される第1のベ−ス11とアウタ−リ−ド13が接続
される第2のベ−ス12とを備え、第2のベ−ス12が
標準化される一方、第1のベ−ス11におけるチップ1
7の接続部分が種々のチップ17に合わせて形成されて
いる集積回路用パッケ−ジ。
ても、ベースの一部を変えるだけで変更チップに対応で
きるような集積回路用パッケ−ジを提供すること。 【構成】 集積回路が形成されたチップ17を内装する
ための集積回路用パッケ−ジにおいて、チップ17が搭
載される第1のベ−ス11とアウタ−リ−ド13が接続
される第2のベ−ス12とを備え、第2のベ−ス12が
標準化される一方、第1のベ−ス11におけるチップ1
7の接続部分が種々のチップ17に合わせて形成されて
いる集積回路用パッケ−ジ。
Description
【0001】
本考案は、集積回路が形成されたチップを内装するための集積回路用パッケ− ジに関する。
【0002】
半導体集積回路(IC)は、バイポ−ラトランジスタや電界効果トランジスタ などの能動素子及び抵抗などの受動素子が多数同一基板上に形成され、素子間に 配線が施され、一つの電子回路ないしシステムが構成されたデバイスである。
【0003】 従来のICが内装されたIC用パッケ−ジの概略断面図を図4に示す。パッケ −ジはベ−ス21とキャップ30とから構成されている。ベ−ス21にはキャビ ティ31が形成されており、このキャビティ31底面にICチップ27が装着さ れている。このキャビティ31の外周上部には段部32が形成され、この段部3 2にはインナ−リ−ド29が形成されており、その一端はそれぞれワイヤ−28 でチップ27と接続されている。またインナ−リ−ド29の他端にはメタライズ 部25が延設されており、このメタライズ部25にはスル−ホ−ル24が接続さ れて下方に延設されており、スル−ホ−ル24にパッケ−ジ外でアウタ−リ−ド 23が接続されている。このように構成されたベ−ス21にキャップ30が貼着 されている。
【0004】
しかしながら、上記した従来のIC用のパッケ−ジにおいては、チップ27を ボンディングする際、チップサイズが異なると、キャビティ31をチップサイズ に合せて変えなければならないうえに、インナ−リ−ド29のサイズも変えなけ ればいけない。また、チップ27のパッドのレイアウトが異なると、インナ−リ −ド29のパターンも変えなければならない。このような場合、チップサイズま たはチップレイアウトの変更に合わせて、パッケージ全体を何種類も作製しなけ ればならず、コストが高くなるという課題があった。
【0005】 本考案はこのような課題に鑑み考案されたものであって、チップサイズおよび チップパッドのレイアウトが変更になった場合においてもベ−スの一部だけを変 更することにより、チップの変更に対応することができる集積回路用パッケ−ジ を提供することを目的としている。
【0006】
上記目的を達成するために本考案に係る集積回路用パッケ−ジは、集積回路が 形成されたチップを内装するための集積回路用パッケ−ジにおいて、前記チップ が搭載される第1のベ−スとアウタ−リ−ドが接続される第2のベ−スとを備え 、該第2のベ−スが標準化される一方、前記第1のベ−スにおける前記チップの 接続部分が種々のチップに合わせて形成されていることを特徴としている。
【0007】
上記した構成によれば、集積回路が形成されたチップを内装するための集積回 路用パッケ−ジにおいて、前記チップが搭載される第1のベ−スとアウタ−リ− ドが接続される第2のベ−スとを備え、該第2のベ−スが標準化される一方、前 記第1のベ−スにおける前記チップの接続部分が種々のチップに合わせて形成さ れているので、搭載されるチップが変更になっても第1のベ−スのみを変更する ことより、どのようなチップにも容易に対応可能となる。
【0008】
以下、本考案に係る集積回路用パッケ−ジの実施例を図面に基づいて説明する 。 図1は本実施例に係る集積回路用パッケ−ジを示した断面図である。 図中11は第1ベ−スを示しており、この第1ベ−ス11の中央部上面にはチ ップ17がボンディングされている。このチップ17は両端にワイヤ−18を介 してメタライズ部16が接続されている。メタライズ部16の一部の第2ベ−ス 12との接触部分19には金等が被着されている。
【0009】 また図中12は第2ベ−スを示しており、第2ベ−ス12の下面には凹部20 が形成され、この凹部20の途中には段部20aが形成され、この段部20aに おいて第1ベ−ス11の上面と接触するようになっており、段部20aにはメタ ライズ部15が形成されている。このメタライズ部15には上方に向かうスル− ホ−ル14が接続されており、さらにスル−ホ−ル14がアウタ−リ−ド13に 接続されている。
【0010】 図2は第1ベ−ス11を示した平面図である。 第1ベ−ス11の上面中央部にはチップ17がボンディングされるスペースが 確保されている。メタライズ部16の第2ベ−ス12との接触部分19は各パッ ケージにおいて共通化されており、接触部分19を除く部分は内装されるチップ 17に合わせてパターン形成されている。
【0011】 図3は第2ベ−ス12を示した底面図である。 第2ベ−ス12の下面中央部にはチップ17及びワイヤ−18を収容するため のスペースとして凹部20が形成されており、この凹部20の途中には第1ベー ス11の上面周縁部と当接する段部20aが形成されており、この段部20aの 所定箇所にはメタライズ部16の接触部分19に対応してメタライズ部15が形 成されている。このメタライズ部15は例えばSnにより形成されており、接触 部分19のAuと共晶接続されるようになっており、接触部分19とメタライズ 部15との接続により電極接続が行なわれていると同時に、第1ベース11と第 2ベース12とのパッケージとしてのシールも行なわれるようになっている。
【0012】 上記した如く構成された第1ベ−ス11及び第2ベ−ス12を組み立てて集積 回路用パッケ−ジを形成する場合について説明する。 本実施例の集積回路用パッケ−ジはどのようなチップサイズにも容易に対応で きるようになっており第2ベ−ス12は標準化され、画一的に形成される一方、 第1ベ−ス11のメタライズ部16の一部は内装されるチップに対応させてパタ ーンニングされている。まず始めに第1ベース11上面の中央部にチップ17を 搭載し、チップ17を第1ベース11にダイボンディングする。次にチップ17 のパッド部とメタライズ部16とをワイヤー18により接続し、さらに第2ベー ス12を第1ベース11の上からかぶせてメタライズ部15とメタライズ部16 とを接触部分19において熱圧着接続する。このようにしてどのようなサイズの チップ17であっても簡単にパッケージングすることができる。尚、上記実施例 においてはメタライズ部15にスル−ホ−ル14を介してアウタ−リ−ド13が 接続されているが、スルーホール14によらずに直接リ−ド線を接続させること もできる。
【0013】 上記実施例にあっては、搭載されるチップ17が変更になった場合でも第1べ −ス11の一部分のみを変えることにより、簡単に対応することができ、パッケ ージングを低コストのものとすることができる。また、チップ17を第1パッケ ージ11に搭載し、第2パッケージ12でパッケージングする前の段階でつまり 早い段階でテストを行なうことができ、不良品を早い段階で削除することができ 、このことによってもコストダウンを図ることができる。
【0014】
以上詳述したように本考案に係る集積回路用パッケ−ジにおいては、集積回路 が形成されたチップを内装するための集積回路用パッケ−ジにおいて、前記チッ プが搭載される第1のベ−スとアウタ−リ−ドが接続される第2のベ−スとを備 え、該第2のベ−スが標準化される一方、前記第1のベ−スにおける前記チップ の接続部分が種々のチップに合わせて形成されているので、搭載されるチップが 変更になっても第1のベ−スの一部のみを変更することより、どのようなチップ にも容易に対応可能となる。
【0015】 従って、搭載されるチップが変更になった場合においても、パッケージ全体を 変える必要がなく、コストダウンを図ることができ、さらには前記集積回路組立 の初期段階で不良品を取り除くことが可能となり、このことによってもコストダ ウンを図ることができることとなる。
【図1】本考案に係る集積回路用パッケ−ジの一実施例
を示す概略断面図である。
を示す概略断面図である。
【図2】実施例に係る集積回路用パッケ−ジの第1ベ−
スを示す平面図である。
スを示す平面図である。
【図3】実施例に係る集積回路用パッケ−ジの第2ベ−
スを示す底面図である。
スを示す底面図である。
【図4】従来の集積回路用パッケ−ジを示す断面図であ
る。
る。
11 第1ベ−ス 12 第2ベ−ス 13 アウタ−リ−ド 17 チップ
Claims (1)
- 【実用新案登録請求の範囲】 【請求項1】 集積回路が形成されたチップを内装する
ための集積回路用パッケ−ジにおいて、前記チップが搭
載される第1のベ−スとアウタ−リ−ドが接続される第
2のベ−スとを備え、該第2のベ−スが標準化される一
方、前記第1のベ−スにおける前記チップの接続部分が
種々のチップに合わせて形成されていることを特徴とす
る集積回路用パッケ−ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5640991U JPH0511446U (ja) | 1991-07-19 | 1991-07-19 | 集積回路用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5640991U JPH0511446U (ja) | 1991-07-19 | 1991-07-19 | 集積回路用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0511446U true JPH0511446U (ja) | 1993-02-12 |
Family
ID=13026365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5640991U Pending JPH0511446U (ja) | 1991-07-19 | 1991-07-19 | 集積回路用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0511446U (ja) |
-
1991
- 1991-07-19 JP JP5640991U patent/JPH0511446U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6376914B2 (en) | Dual-die integrated circuit package | |
| US5200364A (en) | Packaged integrated circuit with encapsulated electronic devices | |
| US5115298A (en) | Packaged integrated circuit with encapsulated electronic devices | |
| JPS6290953A (ja) | 樹脂封止型半導体装置 | |
| US7091607B2 (en) | Semiconductor package | |
| US20040188818A1 (en) | Multi-chips module package | |
| JP2001156251A (ja) | 半導体装置 | |
| JPH0582582A (ja) | 半導体装置 | |
| JPH0511446U (ja) | 集積回路用パツケ−ジ | |
| KR0145641B1 (ko) | 반도체 집적 회로 장치 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| US20040207055A1 (en) | Lead frame, semiconductor chip package, method for manufacturing semiconductor device, and semiconductor device | |
| KR100325450B1 (ko) | 볼그리드어레이패키지 | |
| JP2822990B2 (ja) | Csp型半導体装置 | |
| KR100352115B1 (ko) | 반도체패키지 | |
| JPS63175454A (ja) | 半導体モジュール | |
| JP2913858B2 (ja) | 混成集積回路 | |
| JPH0287635A (ja) | セラミック・パッケージ型半導体装置 | |
| JPH07201937A (ja) | 半導体装置 | |
| JP2912813B2 (ja) | 電子部品 | |
| JPH03236245A (ja) | 半導体装置 | |
| JPH11307483A (ja) | 半導体装置の製法および半導体装置 | |
| JPS62219531A (ja) | 半導体集積回路装置 | |
| JPH0222886A (ja) | 混成集積回路 | |
| KR200313831Y1 (ko) | 바텀리드패키지 |