JPH05144891A - 半導体装置用マツピングデータ・マーキングユニツト - Google Patents
半導体装置用マツピングデータ・マーキングユニツトInfo
- Publication number
- JPH05144891A JPH05144891A JP30431091A JP30431091A JPH05144891A JP H05144891 A JPH05144891 A JP H05144891A JP 30431091 A JP30431091 A JP 30431091A JP 30431091 A JP30431091 A JP 30431091A JP H05144891 A JPH05144891 A JP H05144891A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- semiconductor wafer
- semiconductor
- mapping data
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000013507 mapping Methods 0.000 title claims abstract description 11
- 239000008188 pellet Substances 0.000 claims abstract description 25
- 238000005259 measurement Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 abstract description 14
- 230000002950 deficient Effects 0.000 abstract description 13
- 230000010355 oscillation Effects 0.000 abstract description 5
- 238000013523 data management Methods 0.000 abstract description 4
- 230000002542 deteriorative effect Effects 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 15
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【構成】Ｐ／Ｗ工程での良品更いは不良品のマッピング
データをレザーを利用し、半導体ウェハース一枚分のデ
ーターを各半導体ウェハースの一角の半導体ペレット上
に記録し、後工程へデータの伝達を行なう。 【効果】ダイボンダー作業の作業効率を高め、かつ、デ
ータ管理を容易にする。
データをレザーを利用し、半導体ウェハース一枚分のデ
ーターを各半導体ウェハースの一角の半導体ペレット上
に記録し、後工程へデータの伝達を行なう。 【効果】ダイボンダー作業の作業効率を高め、かつ、デ
ータ管理を容易にする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置用マッピング
データ・マーキングユニットに関する。
データ・マーキングユニットに関する。
【０００２】
【従来の技術】従来の半導体装置用マッピングテータ・
マーキングユニットは、図３に示す様に、半導体ウェハ
ース４をハンドラーで保持しテスター１により半導体ウ
ェハース内の各ペレットを測定し、その結果を測定結果
メモリー媒体３に記憶させ、それによってマーキングプ
ローバ１２で不良ペレットに不良マークを付けて、不良
マーキング済み半導体ウェハース５を得ていた（以下こ
の図３の方法を第１の方法と記す）。
マーキングユニットは、図３に示す様に、半導体ウェハ
ース４をハンドラーで保持しテスター１により半導体ウ
ェハース内の各ペレットを測定し、その結果を測定結果
メモリー媒体３に記憶させ、それによってマーキングプ
ローバ１２で不良ペレットに不良マークを付けて、不良
マーキング済み半導体ウェハース５を得ていた（以下こ
の図３の方法を第１の方法と記す）。
【０００３】あるいは図４に示す様に、テスター２の測
定結果をデータベース化し、Ｍ／ＴあるいはＦ／Ｄの様
なメモリー媒体３に記録し、後工程であるダイボンディ
ング装置１３まで伝達し、ここにおけるダイボンディン
グ工程では上記測定結果のデータに基づき良品ペレット
のみをピックアップしてリードフレーム（Ｌ／Ｆ）上に
ダイボンディングして半導体ペレットがダイボンディン
グされたリードフレーム１４を得ていた（以下この図４
の方法を第２の方法と記す）。
定結果をデータベース化し、Ｍ／ＴあるいはＦ／Ｄの様
なメモリー媒体３に記録し、後工程であるダイボンディ
ング装置１３まで伝達し、ここにおけるダイボンディン
グ工程では上記測定結果のデータに基づき良品ペレット
のみをピックアップしてリードフレーム（Ｌ／Ｆ）上に
ダイボンディングして半導体ペレットがダイボンディン
グされたリードフレーム１４を得ていた（以下この図４
の方法を第２の方法と記す）。
【０００４】
【発明が解決しようとする課題】上記第１の方法によれ
ば、ダイボンディング工程にて全ての半導体ペレットの
不良マークの有無確認を実施し、ダイボングの可・否判
断をせねばならず、特に良品率の低い場合、ダイボンデ
ィング効率ダウンとなる問題が有った。
ば、ダイボンディング工程にて全ての半導体ペレットの
不良マークの有無確認を実施し、ダイボングの可・否判
断をせねばならず、特に良品率の低い場合、ダイボンデ
ィング効率ダウンとなる問題が有った。
【０００５】一方第２の方法によれば、半導体ウェハー
ス対データのマッチングを確実なものにする為に半導体
ウェハース一枚一枚に型名、ロットＮＯ．ウェハースＮ
Ｏ．等を記入する必要が有り、ダイボンディング工程ま
でのデータ管理が煩雑となる問題が有った。
ス対データのマッチングを確実なものにする為に半導体
ウェハース一枚一枚に型名、ロットＮＯ．ウェハースＮ
Ｏ．等を記入する必要が有り、ダイボンディング工程ま
でのデータ管理が煩雑となる問題が有った。
【０００６】
【課題を解決するための手段】本発明のマッピングデー
タ・マーキングユニットは、マッピングデーターを各半
導体ウェハースの一角の半導体ペレットを利用するとい
う縮少マッピングデータ記録機能を有する。
タ・マーキングユニットは、マッピングデーターを各半
導体ウェハースの一角の半導体ペレットを利用するとい
う縮少マッピングデータ記録機能を有する。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１はＰ／Ｗハンドラに縮少マーキングユニットを
付属させた外観図を示す。
る。図１はＰ／Ｗハンドラに縮少マーキングユニットを
付属させた外観図を示す。
【０００８】測定未了の半導体ウェハース４はプローバ
ステージ２へ運ばれ、テスター１による各半導体ペレッ
トの良、不良の結果はケーブルによりメモリー媒体３へ
記録される。
ステージ２へ運ばれ、テスター１による各半導体ペレッ
トの良、不良の結果はケーブルによりメモリー媒体３へ
記録される。
【０００９】１枚目の半導体ウェハースの測定が終了す
ると、半導体ウェハースはマーキングステージ１５へ運
ばれる。マーキングステージ１５では測定結果をメモリ
ー媒体３からケーブル７を通して入手してマーキング作
業を開始する。そして不良ペレットに不良マークが付け
られた半導体ウェハース５を得る。
ると、半導体ウェハースはマーキングステージ１５へ運
ばれる。マーキングステージ１５では測定結果をメモリ
ー媒体３からケーブル７を通して入手してマーキング作
業を開始する。そして不良ペレットに不良マークが付け
られた半導体ウェハース５を得る。
【００１０】図２は本発明の縮少マーキングユニット部
の拡大図（Ａ）であり、角の半導体ペレット１０をさら
に拡大した平面図が（Ｂ）である。
の拡大図（Ａ）であり、角の半導体ペレット１０をさら
に拡大した平面図が（Ｂ）である。
【００１１】Ｐ／Ｗ測定済の半導体ウェハース４は吸着
ヘッド（Ｘ・Ｙテーブル）１１上に固定されている。レ
ーザー発振ユニット８から発射されたレーザはガルバノ
ミラー９により軌跡を制御される。縮少マーキングはレ
ーザー発振ユニット及びガルバノミラーにより点及び線
をマーキングする。図２の（Ｂ）を参照するに、１個の
半導体ペレット１０の内にアドレス基準マーク１０−
１、良品ペレットマーク１０−２、不良ペレット１０−
３を縮少マーキングした例を示す。
ヘッド（Ｘ・Ｙテーブル）１１上に固定されている。レ
ーザー発振ユニット８から発射されたレーザはガルバノ
ミラー９により軌跡を制御される。縮少マーキングはレ
ーザー発振ユニット及びガルバノミラーにより点及び線
をマーキングする。図２の（Ｂ）を参照するに、１個の
半導体ペレット１０の内にアドレス基準マーク１０−
１、良品ペレットマーク１０−２、不良ペレット１０−
３を縮少マーキングした例を示す。
【００１２】
【発明の効果】以上説明した様に本発明は、１枚の半導
体ウェハース内の１角に、１枚の半導体ウェハース分の
マッピングデータを１個のペレットに記録する。これに
より従来技術の、第１の方法の欠点である、ダイボンダ
ーの効率ダウン第２の方法の欠点であるデーター管理の
煩雑さを同時に解決できるという効果を有する。
体ウェハース内の１角に、１枚の半導体ウェハース分の
マッピングデータを１個のペレットに記録する。これに
より従来技術の、第１の方法の欠点である、ダイボンダ
ーの効率ダウン第２の方法の欠点であるデーター管理の
煩雑さを同時に解決できるという効果を有する。
【図１】本発明の一実施例のマッピングデータ、縮少マ
ーキングユニット付プローバーの外観図。
ーキングユニット付プローバーの外観図。
【図２】縮少マーキングユニット分を示す図で、（Ａ）
は拡大図、（Ｂ）は１ペレット内の縮少マーキングを示
す平面図。
は拡大図、（Ｂ）は１ペレット内の縮少マーキングを示
す平面図。
【図３】ペレット１個１個にマーキングする方式の外観
図。
図。
【図４】従来技術のマッピングデータとしてダイボンデ
ィングまで送る方法を示す外観図。
ィングまで送る方法を示す外観図。
１ テスター ２ ハンドラ ３ 測定結果メモリー媒体 ４ マーキング前の半導体ウェハース ５ マーキング済みの半導体ウェハース ６ ケーブル ７ ケーブル ８ レーザー発振ユニット ９ ガルバノミラー １０ 縮少マーキングされた半導体ペレット １０−１ 基準アドレスマーク １０−２ 良品マーク １０−３ 不良ペレット １１ 吸着テーブル（Ｘ・Ｙテーブル） １２ マーキングプローバー １３ ダイボンダー １４ ダイボンド済みの半製品（リードフレーム） １５ 縮少マーキングステージ １６ 制御されたレーザー光
Claims (1)
- 【請求項１】 半導体ウェハース内の半導体ペレットの
特性を測定したＰ／Ｗ測定の結果及び該半導体ウェーハ
ース内のペレットアドレス基準マークを、１枚の半導体
ウェハースごとに該半導体ウェハースの一角の１個のペ
レット内に記録する事を特徴とする半導体装置用マッピ
ングデータ・マーキングユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30431091A JPH05144891A (ja) | 1991-11-20 | 1991-11-20 | 半導体装置用マツピングデータ・マーキングユニツト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30431091A JPH05144891A (ja) | 1991-11-20 | 1991-11-20 | 半導体装置用マツピングデータ・マーキングユニツト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144891A true JPH05144891A (ja) | 1993-06-11 |
Family
ID=17931492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30431091A Pending JPH05144891A (ja) | 1991-11-20 | 1991-11-20 | 半導体装置用マツピングデータ・マーキングユニツト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144891A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379093B1 (ko) * | 1998-08-31 | 2003-07-23 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의마킹방법 |
| KR100478205B1 (ko) * | 2001-12-28 | 2005-03-23 | 동부아남반도체 주식회사 | 다이본더의 불량마킹방법 |
| KR100915418B1 (ko) * | 2007-07-31 | 2009-09-03 | 킹 유안 일렉트로닉스 코포레이션 리미티드 | 웨이퍼 마킹 방법, 불량 다이의 마킹 방법, 웨이퍼 정렬방법 및 웨이퍼 검사 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247142A (ja) * | 1985-08-27 | 1987-02-28 | Nec Corp | 半導体装置のマ−キング法 |
| JPS63208238A (ja) * | 1987-02-24 | 1988-08-29 | Nec Corp | ペレツト選別装置 |
| JPH02260440A (ja) * | 1989-03-30 | 1990-10-23 | Matsushita Electric Ind Co Ltd | Ｉｃウェハ及びｉｃの良否識別方法 |
-
1991
- 1991-11-20 JP JP30431091A patent/JPH05144891A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247142A (ja) * | 1985-08-27 | 1987-02-28 | Nec Corp | 半導体装置のマ−キング法 |
| JPS63208238A (ja) * | 1987-02-24 | 1988-08-29 | Nec Corp | ペレツト選別装置 |
| JPH02260440A (ja) * | 1989-03-30 | 1990-10-23 | Matsushita Electric Ind Co Ltd | Ｉｃウェハ及びｉｃの良否識別方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379093B1 (ko) * | 1998-08-31 | 2003-07-23 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의마킹방법 |
| KR100478205B1 (ko) * | 2001-12-28 | 2005-03-23 | 동부아남반도체 주식회사 | 다이본더의 불량마킹방법 |
| KR100915418B1 (ko) * | 2007-07-31 | 2009-09-03 | 킹 유안 일렉트로닉스 코포레이션 리미티드 | 웨이퍼 마킹 방법, 불량 다이의 마킹 방법, 웨이퍼 정렬방법 및 웨이퍼 검사 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040134979A1 (en) | Semiconductor device and an information management system therefore | |
| US20160351508A1 (en) | Creating Unique Device Identification For Semiconductor Devices | |
| CN114937619B (zh) | 一种倒装芯片固晶位置的检测方法 | |
| JPH05144891A (ja) | 半導体装置用マツピングデータ・マーキングユニツト | |
| JP2000228341A (ja) | 半導体集積回路 | |
| US20080241999A1 (en) | Semiconductor device and manufacturing method therefor | |
| JPH06124981A (ja) | 半導体装置の製造方法 | |
| JPH01212429A (ja) | 半導体素子 | |
| JPH09306873A (ja) | ウェーハの分割システム | |
| JPH05190614A (ja) | マッピングデータの保存方法 | |
| JP2952882B2 (ja) | Ｉｃウェハ及びｉｃの良否識別方法 | |
| JPH0684730A (ja) | 半導体装置の製造方法 | |
| JPH0722475A (ja) | ダイボンディング方法およびダイボンダ | |
| JPH01227442A (ja) | 半導体ダイボンディング方法 | |
| JP4127930B2 (ja) | 半導体装置及びその製造方法並びにその製造装置 | |
| JPS5967645A (ja) | 半導体装置の欠陥救済装置 | |
| JPH1197322A (ja) | データ管理方法、データ管理装置、及び、搭載台 | |
| JP2002083784A (ja) | 半導体装置の製造方法 | |
| JPH04369851A (ja) | 半導体装置の製造方法および製造装置 | |
| JP2006179670A (ja) | 半導体装置の管理方法 | |
| JPH0487349A (ja) | 半導体素子の選別方法及びその装置 | |
| JP3914110B2 (ja) | 半導体装置の製造方法 | |
| JP3295496B2 (ja) | 処理装置および方法 | |
| JPH01286320A (ja) | 半導体チップ配列方法 | |
| JPH0786521A (ja) | 半導体装置の特性トリミング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971224 |