JPH0514588Y2 - - Google Patents
Info
- Publication number
- JPH0514588Y2 JPH0514588Y2 JP1987152682U JP15268287U JPH0514588Y2 JP H0514588 Y2 JPH0514588 Y2 JP H0514588Y2 JP 1987152682 U JP1987152682 U JP 1987152682U JP 15268287 U JP15268287 U JP 15268287U JP H0514588 Y2 JPH0514588 Y2 JP H0514588Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- output
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Transceivers (AREA)
- Transmitters (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は移動無線機、特に携帯電話機における
送信出力電力（以下、送信出力と称す。）の制御
回路に関するものである。
送信出力電力（以下、送信出力と称す。）の制御
回路に関するものである。
（従来の技術）
第２図は従来例を示す電力制御回路のブロツク
図である。
図である。
同図において、１はアンプ回路で、例えばマイ
クロ波によるアンプ入力Ａを増幅して、送信出力
Ｂを出力する。＋Ｖはその電源電圧である。２は
検出回路としての検波回路で、送信出力Ｂを検波
して、送信出力Ｂのレベルに対数比例した検波出
力Ｃを出力する。３はレベル分割回路で、検波出
力Ｃのレベルを複数の抵抗R1〜R5によつて複数
のレベル信号C1〜C6に分割する。VR1，VR2は
レベル調整用の可変抵抗、R0はレベル調整用の
固定抵抗である。４はアナログマルチプレクサ
で、その入力端子INにレベル分割回路３のレベ
ル信号C1〜C6を入力し、制御コマンドＤに応じ
てレベル信号C1〜C6のうち１つを適宜に選択し
て出力端子OUTに取出す。＋5Vはその電源電圧、
VEは接地された０電位である。５は比較回路で、
（−）端子にアナログマルチプレクサ４の出力端
子OUTから選択されたレベル信号C1〜C6を入力
し、（＋）端子は基準レベル電源６によつて基準
レベルＥに設定されていて、出力端子OUTの信
号を基準レベルＥと比較して、相互の偏差出力Ｆ
をアンプ回路１に負帰還する。なお、Rfは負帰
還抵抗である。７はツエナーダイードで、アンプ
回路１の過渡応答時などに起きる検波出力Ｃのサ
ージを吸収するためのものである。
クロ波によるアンプ入力Ａを増幅して、送信出力
Ｂを出力する。＋Ｖはその電源電圧である。２は
検出回路としての検波回路で、送信出力Ｂを検波
して、送信出力Ｂのレベルに対数比例した検波出
力Ｃを出力する。３はレベル分割回路で、検波出
力Ｃのレベルを複数の抵抗R1〜R5によつて複数
のレベル信号C1〜C6に分割する。VR1，VR2は
レベル調整用の可変抵抗、R0はレベル調整用の
固定抵抗である。４はアナログマルチプレクサ
で、その入力端子INにレベル分割回路３のレベ
ル信号C1〜C6を入力し、制御コマンドＤに応じ
てレベル信号C1〜C6のうち１つを適宜に選択し
て出力端子OUTに取出す。＋5Vはその電源電圧、
VEは接地された０電位である。５は比較回路で、
（−）端子にアナログマルチプレクサ４の出力端
子OUTから選択されたレベル信号C1〜C6を入力
し、（＋）端子は基準レベル電源６によつて基準
レベルＥに設定されていて、出力端子OUTの信
号を基準レベルＥと比較して、相互の偏差出力Ｆ
をアンプ回路１に負帰還する。なお、Rfは負帰
還抵抗である。７はツエナーダイードで、アンプ
回路１の過渡応答時などに起きる検波出力Ｃのサ
ージを吸収するためのものである。
第２図の回路において、制御コマンドＤによつ
て、レベル分割回路３のレベル信号C1〜C6を選
択することにより、アンプ回路１はその送信出力
Ｂのレベルが当該選択に応じた各所定のレベルと
なるように利得調整される。
て、レベル分割回路３のレベル信号C1〜C6を選
択することにより、アンプ回路１はその送信出力
Ｂのレベルが当該選択に応じた各所定のレベルと
なるように利得調整される。
（考案が解決しようとする問題点）
しかしながら、上記回路を用いた装置では、検
波回路２の特性のバラツキや変動に影響を受けや
すく、そのため、バラツキや変動の少ない優れた
特性を有するものを得ようとすると、製造上の困
難性、歩留まりの低下を招くという問題点があつ
た。
波回路２の特性のバラツキや変動に影響を受けや
すく、そのため、バラツキや変動の少ない優れた
特性を有するものを得ようとすると、製造上の困
難性、歩留まりの低下を招くという問題点があつ
た。
本考案の目的は、上記問題点に鑑み、回路構成
が簡単で、製造時の歩留まりの向上、量産化を図
れる電力制御回路を提供することにある。
が簡単で、製造時の歩留まりの向上、量産化を図
れる電力制御回路を提供することにある。
（問題点を解決するための手段）
本考案は前記問題点を解決するために、電源電
圧で駆動し、入力電力を増幅して送信出力電力を
出力するアンプ回路の出力レベルの制御をなす電
力制御回路において、前記電源電圧レベルと基準
レベルとの偏差に応じた補正出力を得る電源電圧
補正回路と、該電源電圧補正回路の出力レベルを
複数のレベルに分割するレベル分割回路と、該レ
ベル分割回路によつて分割された各レベル信号を
選択的に取出すアナログマルチプレクサと、該ア
ナログマルチプレクサから取出されたレベル信号
を増幅し、前記アンプ回路の出力制御をなすため
の制御信号を出力する駆動回路とを備えた。
圧で駆動し、入力電力を増幅して送信出力電力を
出力するアンプ回路の出力レベルの制御をなす電
力制御回路において、前記電源電圧レベルと基準
レベルとの偏差に応じた補正出力を得る電源電圧
補正回路と、該電源電圧補正回路の出力レベルを
複数のレベルに分割するレベル分割回路と、該レ
ベル分割回路によつて分割された各レベル信号を
選択的に取出すアナログマルチプレクサと、該ア
ナログマルチプレクサから取出されたレベル信号
を増幅し、前記アンプ回路の出力制御をなすため
の制御信号を出力する駆動回路とを備えた。
（作用）
本考案によれば、電源電圧補正回路で電源電圧
と基準レベルとの偏差に応じて補正出力が得ら
れ、この出力レベルをレベル分割回路で複数のレ
ベルに分割し、これらレベル信号をアナログマル
チプレクサで選択的に取出し、取出したレベル信
号を駆動回路で増幅し、制御信号をアンプ回路に
出力することにより送信出力レベルを制御でき
る。
と基準レベルとの偏差に応じて補正出力が得ら
れ、この出力レベルをレベル分割回路で複数のレ
ベルに分割し、これらレベル信号をアナログマル
チプレクサで選択的に取出し、取出したレベル信
号を駆動回路で増幅し、制御信号をアンプ回路に
出力することにより送信出力レベルを制御でき
る。
（実施例）
第１図は本考案の一実施例を示す電力制御回路
のブロツク図であつて、従来と同一構成のものは
同一符号を以つて表す。即ち、１はアンプ回路、
３はレベル分割回路、４はアナログマルチプレク
サである。
のブロツク図であつて、従来と同一構成のものは
同一符号を以つて表す。即ち、１はアンプ回路、
３はレベル分割回路、４はアナログマルチプレク
サである。
１０はオペアンプ１０ａ、抵抗Ra，Rb，Rc，
Rd及び負帰還抵抗Rfを構成要素とした電源電圧
補正回路で、オペアンプ１０ａの（＋）端子には
＋5Vを抵抗Raと抵抗Rbで分圧した電圧が基準電
圧Verfとして入力される。一方（−）端子には、
装置の電源電圧＋Ｖを抵抗Rcと抵抗Rdで＋5Vよ
りも小さい値に分圧した電圧が変動電圧VMとし
て入力される。オペアンプ１０ａは基準電圧
Verfと変動電圧VMとの偏差に応じて、増幅、補
正された補正基準出力Ｇを出力する。
Rd及び負帰還抵抗Rfを構成要素とした電源電圧
補正回路で、オペアンプ１０ａの（＋）端子には
＋5Vを抵抗Raと抵抗Rbで分圧した電圧が基準電
圧Verfとして入力される。一方（−）端子には、
装置の電源電圧＋Ｖを抵抗Rcと抵抗Rdで＋5Vよ
りも小さい値に分圧した電圧が変動電圧VMとし
て入力される。オペアンプ１０ａは基準電圧
Verfと変動電圧VMとの偏差に応じて、増幅、補
正された補正基準出力Ｇを出力する。
１１はオペアンプ１１ａ、トランジスタTR、
負帰還抵抗Rgを構成要素とした駆動回路で、オ
ペアンプ１１ａの（＋）端子にはアナログマルチ
プレクサ４の出力端子OUTから選択されたレベ
ル信号C1〜C6が入力され、（−）端子にはトラン
ジスタTRのエミツタに負帰還抵抗Rfを介して接
続されている。またトランジスタTRのエミツタ
はアンプ回路１の出力制御端子に接続され、コレ
クタは電源電圧＋Ｖに接続され、ベースにはオペ
アンプ１１ａの出力側が接続されており、出力制
御信号Ｈをアンプ回路１に出力する。このような
構成にすることにより、トランジスタTRのエミ
ツタよりの出力制御信号Ｈをオペアンプ１１ａの
（−）端子にフイードバツクさせてトランジスタ
TRの温度変動による出力制御信号Ｈの変動を解
消している。
負帰還抵抗Rgを構成要素とした駆動回路で、オ
ペアンプ１１ａの（＋）端子にはアナログマルチ
プレクサ４の出力端子OUTから選択されたレベ
ル信号C1〜C6が入力され、（−）端子にはトラン
ジスタTRのエミツタに負帰還抵抗Rfを介して接
続されている。またトランジスタTRのエミツタ
はアンプ回路１の出力制御端子に接続され、コレ
クタは電源電圧＋Ｖに接続され、ベースにはオペ
アンプ１１ａの出力側が接続されており、出力制
御信号Ｈをアンプ回路１に出力する。このような
構成にすることにより、トランジスタTRのエミ
ツタよりの出力制御信号Ｈをオペアンプ１１ａの
（−）端子にフイードバツクさせてトランジスタ
TRの温度変動による出力制御信号Ｈの変動を解
消している。
次に以上の構成による動作を説明する。アンプ
回路１はアンプ入力ａを増幅して送信出力Ｂを出
力するが、この送信出力Ｂのレベルは、電源電圧
＋Ｖの変動に影響される。即ち、電源電圧＋Ｖが
低くなると、これに追従して送信出力Ｂも低くな
り、逆に、電源電圧＋Ｖが高くなると送信出力Ｂ
も低くなる。
回路１はアンプ入力ａを増幅して送信出力Ｂを出
力するが、この送信出力Ｂのレベルは、電源電圧
＋Ｖの変動に影響される。即ち、電源電圧＋Ｖが
低くなると、これに追従して送信出力Ｂも低くな
り、逆に、電源電圧＋Ｖが高くなると送信出力Ｂ
も低くなる。
電源電圧補正回路１０は、上記電源電圧＋Ｖを
分圧した変動電圧VMと＋5Vを分圧した基準電圧
Verfとの偏差に応じて増幅して補正基準出力Ｇ
をレベル分割回路３に出力する。レベル分割回路
３では、この補正基準出力Ｇを複数の抵抗R1〜
R5によつて複数のレベル信号C1〜C6に分割し、
アナログマルチプレクサ４に出力する。アナログ
マルチプレクサ４に入力されたレベル信号C1〜
C6は制御部（図示せず）よりの制御コマンドＤ
によつて選択され、駆動回路１１に出力される。
駆動回路１１はオペアンプ１１ａで入力したレベ
ル信号を増幅し、出力制御信号Ｈとしてアンプ回
路１の出力制御端子に出力する。これにより、電
源電圧＋Ｖの変動による影響を受けることなく安
定したレベルの送信出力Ｂを出力することができ
ることになる。
分圧した変動電圧VMと＋5Vを分圧した基準電圧
Verfとの偏差に応じて増幅して補正基準出力Ｇ
をレベル分割回路３に出力する。レベル分割回路
３では、この補正基準出力Ｇを複数の抵抗R1〜
R5によつて複数のレベル信号C1〜C6に分割し、
アナログマルチプレクサ４に出力する。アナログ
マルチプレクサ４に入力されたレベル信号C1〜
C6は制御部（図示せず）よりの制御コマンドＤ
によつて選択され、駆動回路１１に出力される。
駆動回路１１はオペアンプ１１ａで入力したレベ
ル信号を増幅し、出力制御信号Ｈとしてアンプ回
路１の出力制御端子に出力する。これにより、電
源電圧＋Ｖの変動による影響を受けることなく安
定したレベルの送信出力Ｂを出力することができ
ることになる。
（考案の効果）
以上説明したように、本考案によれば、電源電
圧で駆動し、入力電力を増幅して送信出力電力を
出力するアンプ回路の出力レベルの制御をなす電
力制御回路において、前記電源電圧レベルと基準
レベルとの偏差に応じた補正出力を得る電源電圧
補正回路と、該電源電圧補正回路の出力レベルを
複数のレベルに分割するレベル分割回路と、該レ
ベル分割回路によつて分割された各レベル信号を
選択的に取出すアナログマルチプレクサと、該ア
ナログマルチプレクサから取出されたレベル信号
を増幅し、前記アンプ回路の出力制御をなすため
の制御信号を出力する駆動回路とにより構成した
ので、従来の検波回路を用いることなく送信出力
レベルの制御ができる。従つて、特性のバラツキ
や変動に起因する製造上の困難や歩留まりの向上
を図れ、量産化が期待できる。
圧で駆動し、入力電力を増幅して送信出力電力を
出力するアンプ回路の出力レベルの制御をなす電
力制御回路において、前記電源電圧レベルと基準
レベルとの偏差に応じた補正出力を得る電源電圧
補正回路と、該電源電圧補正回路の出力レベルを
複数のレベルに分割するレベル分割回路と、該レ
ベル分割回路によつて分割された各レベル信号を
選択的に取出すアナログマルチプレクサと、該ア
ナログマルチプレクサから取出されたレベル信号
を増幅し、前記アンプ回路の出力制御をなすため
の制御信号を出力する駆動回路とにより構成した
ので、従来の検波回路を用いることなく送信出力
レベルの制御ができる。従つて、特性のバラツキ
や変動に起因する製造上の困難や歩留まりの向上
を図れ、量産化が期待できる。
第１図は本考案の実施例を示す電力制御回路の
ブロツク図、第２図は従来例を示す電力制御回路
のブロツク図である。 １……アンプ回路、２……検波回路（検出回
路）、３……レベル分割回路、４……アナログマ
ルチプレクサ、５……比較回路、１０……電源電
圧補正回路、１１……駆動回路。
ブロツク図、第２図は従来例を示す電力制御回路
のブロツク図である。 １……アンプ回路、２……検波回路（検出回
路）、３……レベル分割回路、４……アナログマ
ルチプレクサ、５……比較回路、１０……電源電
圧補正回路、１１……駆動回路。
Claims (1)
- 【実用新案登録請求の範囲】 電源電圧で駆動し、入力電力を増幅して送信出
力電力を出力するアンプ回路の出力レベルの制御
をなす電力制御回路において、 前記電源電圧レベルと基準レベルとの偏差に応
じた補正出力を得る電源電圧補正回路と、 該電源電圧補正回路の出力レベルを複数のレベ
ルに分割するレベル分割回路と、 該レベル分割回路によつて分割された各レベル
信号を選択的に取出すアナログマルチプレクサ
と、 該アナログマルチプレクサから取出されたレベ
ル信号を増幅し、前記アンプ回路の出力制御をな
すための制御信号を出力する駆動回路とを備えた ことを特徴とする電力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987152682U JPH0514588Y2 (ja) | 1987-10-07 | 1987-10-07 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987152682U JPH0514588Y2 (ja) | 1987-10-07 | 1987-10-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0157828U JPH0157828U (ja) | 1989-04-11 |
| JPH0514588Y2 true JPH0514588Y2 (ja) | 1993-04-19 |
Family
ID=31427830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987152682U Expired - Lifetime JPH0514588Y2 (ja) | 1987-10-07 | 1987-10-07 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514588Y2 (ja) |
-
1987
- 1987-10-07 JP JP1987152682U patent/JPH0514588Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0157828U (ja) | 1989-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2219897A (en) | RF transmission power control circuit | |
| JPS60102028A (ja) | 無線周波数信号受信器用トランジスタ化された増幅器および混合器入力段 | |
| US7501893B2 (en) | Variable gain amplifier circuit | |
| JPH05206771A (ja) | 自動出力電力制御回路 | |
| US4929908A (en) | Gain controllable amplifier circuit | |
| JPH0514588Y2 (ja) | ||
| US4791385A (en) | Voltage controlled amplifier for symmetrical electrical signals | |
| JPS6218980Y2 (ja) | ||
| KR20030086437A (ko) | 신호 처리단 및 무선 주파수 튜너 | |
| JPH0612861B2 (ja) | 自動出力制御回路の過入力防止回路 | |
| JPS59172819A (ja) | 利得可変増幅器 | |
| CN219124181U (zh) | 偏置电路 | |
| JPH0230202B2 (ja) | Ritokukahenzofukukairo | |
| JPS6048609A (ja) | 自動レベル調整回路 | |
| US5027015A (en) | Non-linear conversion of input from a sensor to an output with two different slopes | |
| JPH0115228Y2 (ja) | ||
| JPH024507Y2 (ja) | ||
| JP2551653B2 (ja) | トランスインピーダンス型増幅器 | |
| JP2523713B2 (ja) | 自動利得制御増幅器 | |
| JP3127572B2 (ja) | ドライブ回路 | |
| JPH01226205A (ja) | 出力スイング制限を有する増幅装置 | |
| JP2874429B2 (ja) | 記録電流増幅回路 | |
| JPS5811095Y2 (ja) | テレビジヨン受像機の音量調整回路 | |
| JPS6127213Y2 (ja) | ||
| JPH03249810A (ja) | トランジスタ電力増幅器 |