JPH05158841A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH05158841A JPH05158841A JP3318787A JP31878791A JPH05158841A JP H05158841 A JPH05158841 A JP H05158841A JP 3318787 A JP3318787 A JP 3318787A JP 31878791 A JP31878791 A JP 31878791A JP H05158841 A JPH05158841 A JP H05158841A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- unit
- storage unit
- reception
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004891 communication Methods 0.000 title claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims description 25
- 230000010365 information processing Effects 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 230000010355 oscillation Effects 0.000 description 6
- 238000012423 maintenance Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】通信制御における上位インターフェース制御情
報および回線に対する転送データのトレース時にその発
生間隔をトレースすることにより評価効率の向上を図
る。 【構成】トレース情報をメモリ１０４に格納した時、カ
ウンタ制御部１０３の出力カウント値もメモリ１０４に
格納し、カウンタ制御部１０３のカウント値をリセット
する。カウンタ制御部１０３のカウント値は一定間隔で
カウントアップし、最大値で停止する。
報および回線に対する転送データのトレース時にその発
生間隔をトレースすることにより評価効率の向上を図
る。 【構成】トレース情報をメモリ１０４に格納した時、カ
ウンタ制御部１０３の出力カウント値もメモリ１０４に
格納し、カウンタ制御部１０３のカウント値をリセット
する。カウンタ制御部１０３のカウント値は一定間隔で
カウントアップし、最大値で停止する。
Description
【０００１】
【産業上の利用分野】本発明は通信制御装置に関する。
【０００２】
【従来の技術】従来、この種の通信制御装置において
は、制御情報を格納し、これを外部に出力するために専
用の外部インターフェース制御部あるいは専用の表示制
御部を有していた。
は、制御情報を格納し、これを外部に出力するために専
用の外部インターフェース制御部あるいは専用の表示制
御部を有していた。
【０００３】
【発明が解決しようとする課題】この従来の通信制御装
置において、特に高速回線では制御のタイミングが動作
解析に重要な場合が多いので、制御情報だけでは動作解
析が困難なことが多い。また、障害ログ情報の出力のた
めに専用の外部インターフェース制御部および接続コネ
クタ等があり、その実装面積を必要としていた。さら
に、障害ログ情報の出力のためには必ず外部保守装置を
必要としており、障害発生時に現地にこの外部保守装置
がないと、障害ログ情報の収集ができないという問題点
があった。
置において、特に高速回線では制御のタイミングが動作
解析に重要な場合が多いので、制御情報だけでは動作解
析が困難なことが多い。また、障害ログ情報の出力のた
めに専用の外部インターフェース制御部および接続コネ
クタ等があり、その実装面積を必要としていた。さら
に、障害ログ情報の出力のためには必ず外部保守装置を
必要としており、障害発生時に現地にこの外部保守装置
がないと、障害ログ情報の収集ができないという問題点
があった。
【０００４】
【課題を解決するための手段】本発明の通信制御装置
は、情報処理装置との間でデータ転送を行う上位インタ
ーフェース制御部と、回線に接続されシリアルパラレル
変換等の送受信制御を行う送受信制御部と、プロセッサ
と、前記情報処理装置からの制御応答情報および前記送
受信制御部に対する送受信データを逐次格納する記憶部
とを有する通信制御装置において、前記記憶部に対する
書込みごとにリセット／スタートして前記記憶部への情
報書込み間隔を監視するカウント手段と、前記記憶部へ
の書込みと同時に前記カウンタ手段のカウント値を書き
込むカウント値記憶手段とを備えている。
は、情報処理装置との間でデータ転送を行う上位インタ
ーフェース制御部と、回線に接続されシリアルパラレル
変換等の送受信制御を行う送受信制御部と、プロセッサ
と、前記情報処理装置からの制御応答情報および前記送
受信制御部に対する送受信データを逐次格納する記憶部
とを有する通信制御装置において、前記記憶部に対する
書込みごとにリセット／スタートして前記記憶部への情
報書込み間隔を監視するカウント手段と、前記記憶部へ
の書込みと同時に前記カウンタ手段のカウント値を書き
込むカウント値記憶手段とを備えている。
【０００５】そして、障害発生検出時に前記記憶部およ
びカウント値記憶手段の内容を読み出して前記送受信制
御部を介してシリアルデータで表示する表示手段と、前
記シリアルデータ出力を前記回線から前記表示手段に切
り替える第１の切替え手段とを備える。また、前記送受
信制御部に接続されてシリアルデータ転送速度を切り替
える第２の切替え手段と、この切替えを外部操作により
指示する切替え指示手段とを備えている。
びカウント値記憶手段の内容を読み出して前記送受信制
御部を介してシリアルデータで表示する表示手段と、前
記シリアルデータ出力を前記回線から前記表示手段に切
り替える第１の切替え手段とを備える。また、前記送受
信制御部に接続されてシリアルデータ転送速度を切り替
える第２の切替え手段と、この切替えを外部操作により
指示する切替え指示手段とを備えている。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の通信制御装置の第１の実施例を示す
ブロック図である。
る。図１は本発明の通信制御装置の第１の実施例を示す
ブロック図である。
【０００７】図１を参照すれば、本実施例におけるプロ
セッサ１０１は本通信制御装置全体を制御しており、ア
ドレスバス２０１およびデータバス２０２を経て上位イ
ンターフェース制御部１０２，送受信制御部１００，メ
モリ１０４およびカウンタ制御部１０３に接続される。
上位インターフェース制御部１０２は上位の情報処理装
置とのデータ転送を制御するもので、アドレスバス２０
３とデータバス２０４で上位情報処理装置と接続され
る。送受信制御部１００は回線に対するシリアルデータ
の送受信およびパラレル／シリアル変換等をするもの
で、シリアルデータ信号線２００で回線に接続される。
メモリ１０４はプロセッサ１０１の制御により制御情報
および転送データ等を格納する。カウンタ制御部１０３
はメモリ１０４へデバッグ情報を書き込む毎にプロセッ
サ１０４によりリセットされ、最大カウント値になるま
でカウントアップするカウンタの値を出力する。
セッサ１０１は本通信制御装置全体を制御しており、ア
ドレスバス２０１およびデータバス２０２を経て上位イ
ンターフェース制御部１０２，送受信制御部１００，メ
モリ１０４およびカウンタ制御部１０３に接続される。
上位インターフェース制御部１０２は上位の情報処理装
置とのデータ転送を制御するもので、アドレスバス２０
３とデータバス２０４で上位情報処理装置と接続され
る。送受信制御部１００は回線に対するシリアルデータ
の送受信およびパラレル／シリアル変換等をするもの
で、シリアルデータ信号線２００で回線に接続される。
メモリ１０４はプロセッサ１０１の制御により制御情報
および転送データ等を格納する。カウンタ制御部１０３
はメモリ１０４へデバッグ情報を書き込む毎にプロセッ
サ１０４によりリセットされ、最大カウント値になるま
でカウントアップするカウンタの値を出力する。
【０００８】図２は図１におけるカウンタ制御部の一構
成例を示すブロック図で、カウンタ３００は初期値設定
データ信号線４００を介して図１に示すデータバス２０
２に接続され、カウント値出力信号線４０１を介してデ
コーダ３０１および図１に示すデータバス２０２に接続
される。デコーダ３０１は信号線４０２，インバータ３
０２，信号線４０３を経てＡＮＤゲート３０３に接続さ
れる。ＡＮＤゲート３０３はカウントアップ信号線４０
４が接続され、信号線４０５を介してカウンタ３００に
接続される。
成例を示すブロック図で、カウンタ３００は初期値設定
データ信号線４００を介して図１に示すデータバス２０
２に接続され、カウント値出力信号線４０１を介してデ
コーダ３０１および図１に示すデータバス２０２に接続
される。デコーダ３０１は信号線４０２，インバータ３
０２，信号線４０３を経てＡＮＤゲート３０３に接続さ
れる。ＡＮＤゲート３０３はカウントアップ信号線４０
４が接続され、信号線４０５を介してカウンタ３００に
接続される。
【０００９】図３は図１におけるメモリ上のデバッグ情
報格納域の一使用例を示す図である。図１に示すメモリ
１０４にデバッグ情報として、上位インターフェース制
御部１０２と上位情報処理装置との間のコマンド／レス
ポンス情報や送受信制御部１００に対する送受信転送デ
ータ等の制御情報１，２，〜やタイミング情報１，２，
〜を書き込む毎にカウンタ制御部１０３のカウント値を
書き込むことにより、このデバッグ情報の発生間隔を記
録することができる。上記カウント値をメモリ１０４に
書き込み後、カウンタ３００をリセットする。図２に示
すカウンタ３００は一定間隔でカウントアップされ、最
大値で停止する。
報格納域の一使用例を示す図である。図１に示すメモリ
１０４にデバッグ情報として、上位インターフェース制
御部１０２と上位情報処理装置との間のコマンド／レス
ポンス情報や送受信制御部１００に対する送受信転送デ
ータ等の制御情報１，２，〜やタイミング情報１，２，
〜を書き込む毎にカウンタ制御部１０３のカウント値を
書き込むことにより、このデバッグ情報の発生間隔を記
録することができる。上記カウント値をメモリ１０４に
書き込み後、カウンタ３００をリセットする。図２に示
すカウンタ３００は一定間隔でカウントアップされ、最
大値で停止する。
【００１０】次に、図４は本発明の通信制御装置の第２
の実施例を示すブロック図で、第１の実施例の通信制御
装置に加え、送受信制御部１００に送受信クロックを供
給する信号線６００がＬＥＤ５０５に接続される。送受
信制御部１００では、図１に示すシリアル送受信データ
信号線２００のうちシリアル送信データ信号線６０２が
ＡＮＤゲート５０１とＬＥＤ５０４に接続され、シリア
ル受信データ信号線６０１が回線に接続される。障害検
出時に論理“１”を設定する障害検出フラグレジスタ５
０６は設定指示信号線６０５が接続され、出力信号線６
０６がインバータ５０３，信号線６０８を介してＡＮＤ
ゲート５０１に接続される。スイッチ回路５００の出力
は割込み信号線６０３を介して図１に示すプロセッサ１
０１に接続される。ＡＮＤゲート５０１の出力は送信シ
リアルデータ信号線６０４を介して回線に接続される。
の実施例を示すブロック図で、第１の実施例の通信制御
装置に加え、送受信制御部１００に送受信クロックを供
給する信号線６００がＬＥＤ５０５に接続される。送受
信制御部１００では、図１に示すシリアル送受信データ
信号線２００のうちシリアル送信データ信号線６０２が
ＡＮＤゲート５０１とＬＥＤ５０４に接続され、シリア
ル受信データ信号線６０１が回線に接続される。障害検
出時に論理“１”を設定する障害検出フラグレジスタ５
０６は設定指示信号線６０５が接続され、出力信号線６
０６がインバータ５０３，信号線６０８を介してＡＮＤ
ゲート５０１に接続される。スイッチ回路５００の出力
は割込み信号線６０３を介して図１に示すプロセッサ１
０１に接続される。ＡＮＤゲート５０１の出力は送信シ
リアルデータ信号線６０４を介して回線に接続される。
【００１１】プロセッサ１０１で障害を検出するかまた
はスイッチ回路５００で指示すると、プロセッサ１０１
は障害検出フラグレジスタ５０６を設定し、送受信制御
部１００にデバッグ情報を出力する。これにより、回線
出力は停止（スペース状態）し、デバッグ情報の出力に
よりＬＥＤ５０４が点灯する。このとき、外部保守装置
に受光素子を用いればこのデバッグ情報を読み出すこと
ができる。
はスイッチ回路５００で指示すると、プロセッサ１０１
は障害検出フラグレジスタ５０６を設定し、送受信制御
部１００にデバッグ情報を出力する。これにより、回線
出力は停止（スペース状態）し、デバッグ情報の出力に
よりＬＥＤ５０４が点灯する。このとき、外部保守装置
に受光素子を用いればこのデバッグ情報を読み出すこと
ができる。
【００１２】次に、図５は本発明の通信制御装置の第３
の実施例を示すブロック図で、第２の実施例の通信制御
装置に加え、クロック発振回路７００の出力が信号線８
００を介して、またクロック発振回路７０１の出力が信
号線８０１を介してそれぞれセレクタ７０２に接続さ
れ、信号線８０２を介してスイッチ回路７０３に接続さ
れ、出力が信号線６００を介して送受信制御部１００お
よびＬＥＤ５０５に接続される。
の実施例を示すブロック図で、第２の実施例の通信制御
装置に加え、クロック発振回路７００の出力が信号線８
００を介して、またクロック発振回路７０１の出力が信
号線８０１を介してそれぞれセレクタ７０２に接続さ
れ、信号線８０２を介してスイッチ回路７０３に接続さ
れ、出力が信号線６００を介して送受信制御部１００お
よびＬＥＤ５０５に接続される。
【００１３】クロック発振回路７００の出力は通常、送
受信制御部１００に供給するクロックで、クロック発振
回路７０１の出力は１ヘルツである。デバッグ情報出力
時にスイッチ回路７０３の指示によりクロック発振回路
７０１からのクロックを選択すると、ＬＥＤ５０４およ
びＬＥＤ５０５によるデバッグデータ出力を目で読みと
ることができる。
受信制御部１００に供給するクロックで、クロック発振
回路７０１の出力は１ヘルツである。デバッグ情報出力
時にスイッチ回路７０３の指示によりクロック発振回路
７０１からのクロックを選択すると、ＬＥＤ５０４およ
びＬＥＤ５０５によるデバッグデータ出力を目で読みと
ることができる。
【００１４】なお、図１，図２，図４および図５に示し
たブロック図には、本発明の特徴を示すところのみを図
示しており、実際には図示していない回路や結線が存在
する。
たブロック図には、本発明の特徴を示すところのみを図
示しており、実際には図示していない回路や結線が存在
する。
【００１５】
【発明の効果】以上説明したように本発明の通信制御装
置は、制御情報および送受信データと同時にその発生間
隔を格納することにより、動作タイミングの解析が容易
になり、評価効率を向上することができる。また、障害
ログ情報の出力のために専用の外部インターフェース制
御部およびコネクタ等を必要としないので、実装面積を
少なくできる。さらに、障害ログ情報を目で見て読み取
れることにより、緊急の場合等に外部保守装置がなくて
も障害ログ情報を収集できるという効果を有する。
置は、制御情報および送受信データと同時にその発生間
隔を格納することにより、動作タイミングの解析が容易
になり、評価効率を向上することができる。また、障害
ログ情報の出力のために専用の外部インターフェース制
御部およびコネクタ等を必要としないので、実装面積を
少なくできる。さらに、障害ログ情報を目で見て読み取
れることにより、緊急の場合等に外部保守装置がなくて
も障害ログ情報を収集できるという効果を有する。
【図１】本発明の通信制御装置の第１の実施例を示すブ
ロック図である。
ロック図である。
【図２】図１におけるカウンタ制御部の一構成例を示す
ブロック図である。
ブロック図である。
【図３】図１におけるメモリ上のデバッグ情報格納域の
一使用例を示す図である。
一使用例を示す図である。
【図４】本発明の通信制御装置の第２の実施例を示すブ
ロック図である。
ロック図である。
【図５】本発明の通信制御装置の第３の実施例を示すブ
ロック図である。
ロック図である。
１００ 送受信制御部 １０１ プロセッサ １０２ 上位インターフェース制御部 １０３ カウンタ制御部 １０４ メモリ ３００ カウンタ ３０１ デコーダ ３０２，５０３ インバータ ３０３，５０１ ＡＮＤゲート ５００ スイッチ回路 ５０４，５０５ ＬＥＤ（発光素子） ５０６ 障害検出フラグレジスタ ７００，７０１ クロック発振回路 ７０２ セレクタ ７０３ スイッチ回路
Claims (3)
- 【請求項１】 情報処理装置との間でデータ転送を行う
上位インターフェース制御部と、回線に接続されシリア
ルパラレル変換等の送受信制御を行う送受信制御部と、
プロセッサと、前記情報処理装置からの制御応答情報お
よび前記送受信制御部に対する送受信データを逐次格納
する記憶部とを有する通信制御装置において、前記記憶
部に対する書込みごとにリセット／スタートして前記記
憶部への情報書込み間隔を監視するカウント手段と、前
記記憶部への書込みと同時に前記カウンタ手段のカウン
ト値を書き込むカウント値記憶手段とを備えることを特
徴とする通信制御装置。 - 【請求項２】 障害発生検出時に前記記憶部およびカウ
ント値記憶手段の内容を読み出して前記送受信制御部を
介してシリアルデータで表示する表示手段と、前記シリ
アルデータ出力を前記回線から前記表示手段に切り替え
る第１の切替え手段とを備えることを特徴とする請求項
１記載の通信制御装置。 - 【請求項３】 前記送受信制御部に接続されてシリアル
データ転送速度を切り替える第２の切替え手段と、この
切替えを外部操作により指示する切替え指示手段とを備
えることを特徴とする請求項２記載の通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3318787A JPH05158841A (ja) | 1991-12-03 | 1991-12-03 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3318787A JPH05158841A (ja) | 1991-12-03 | 1991-12-03 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05158841A true JPH05158841A (ja) | 1993-06-25 |
Family
ID=18102940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3318787A Withdrawn JPH05158841A (ja) | 1991-12-03 | 1991-12-03 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05158841A (ja) |
-
1991
- 1991-12-03 JP JP3318787A patent/JPH05158841A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5864656A (en) | System for automatic fault detection and recovery in a computer system | |
| JPH03268266A (ja) | フロッピーディスク装置 | |
| JPH05158841A (ja) | 通信制御装置 | |
| JPH0612537A (ja) | Ｉｃメモリカード | |
| JP3039631B2 (ja) | 信号線監視装置 | |
| JP3008914B2 (ja) | 半導体集積回路 | |
| JPH05282244A (ja) | 情報処理装置 | |
| JPH087442Y2 (ja) | プログラマブルコントローラの入出力装置 | |
| JP2815041B2 (ja) | Ｌｓｉ内部状態確認回路 | |
| JPH033043A (ja) | 半導体装置 | |
| JPS6227422B2 (ja) | ||
| JPS62221043A (ja) | 論理装置の監視回路 | |
| JPH05324407A (ja) | Ｃｐｕ監視方式 | |
| JPH07200417A (ja) | メモリエラー検出装置 | |
| JPH0477810A (ja) | 情報処理装置 | |
| JPS60108939A (ja) | メモリ使用状態表示装置 | |
| JPS5833574B2 (ja) | ニユウシユツリヨクソウチ ノ ジヨウタイヒヨウジシテイホウシキ | |
| JPS5858630A (ja) | 集中制御システムにおけるｄｍａ機能診断方法 | |
| JPS60100297A (ja) | 感知ル−プ表示器 | |
| JPH02310739A (ja) | 障害検出回路 | |
| JPS6336457A (ja) | デ−タ折返し方式 | |
| JPH05173939A (ja) | マルチマイクロプロセッサシステムの障害保守方式 | |
| JPH087185A (ja) | アラーム監視回路 | |
| JPH0314351A (ja) | 周辺装置障害検出方式 | |
| JPH01118940A (ja) | 応答監視方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |