JPH05160183A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05160183A
JPH05160183A JP32493391A JP32493391A JPH05160183A JP H05160183 A JPH05160183 A JP H05160183A JP 32493391 A JP32493391 A JP 32493391A JP 32493391 A JP32493391 A JP 32493391A JP H05160183 A JPH05160183 A JP H05160183A
Authority
JP
Japan
Prior art keywords
wire bonding
lead
semiconductor chip
insulating film
bonding portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP32493391A
Other languages
English (en)
Inventor
Michihide Kawato
通秀 川戸
Akihiro Kubota
昭弘 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32493391A priority Critical patent/JPH05160183A/ja
Publication of JPH05160183A publication Critical patent/JPH05160183A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lasers (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の製造方法に係り、半導体チップ
と該半導体チップを固定したリードフレームまたはパッ
ケージのリードとを接続するワイヤボンディングに関
し、ワイヤの隣接リードとの接触による短絡を防止する
ためリードを被覆する絶縁膜が容易に形成でき、且つ、
リードのワイヤボンディング箇所を容易に変更できるよ
うにすることを目的とする。 【構成】 半導体チップ１を固定するリードフレームま
たはパッケージは、ワイヤボンディングにより半導体チ
ップ１と接続するリード２をワイヤボンディング箇所も
含めて絶縁膜４で被覆しておき、前記ワイヤボンディン
グの直前に、絶縁膜４の一部を選択的に除去するレーザ
ビーム５の照射によりリード３のワイヤボンディング箇
所６を表出させるように構成する。７はワイヤボンディ
ングのワイヤである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に、半導体チップと該半導体チップを固定した
リードフレームまたはセラミックパッケージのリードま
たはメタライズパターンとを接続するワイヤボンディン
グに関する。
【０００２】近年の半導体装置は、多ピン化が進んで上
記ワイヤボンディングのワイヤが相互間で狭くなる傾向
にあり、それに伴いワイヤが不要な接触を起こして短絡
するというトラブルが発生し易くなっている。
【０００３】本発明はそのトラブルを防止しようとする
ものである。
【０００４】
【従来の技術】多ピン化が進んだ半導体装置の製造にお
いて、半導体チップと該半導体チップを固定したリード
フレームまたはセラミックパッケージのリードまたはメ
タライズパターンとを接続するワイヤボンディングで
は、ループカーブが発生した際にワイヤが隣接リードに
接触する場合がある。
【０００５】この接触はワイヤの電気的短絡を招くの
で、それを防止する方策として、従来は、ワイヤボンデ
ィング箇所を残してリードまたはメタライズパターンを
絶縁膜で被覆しておくという方法がある。
【０００６】
【発明が解決しようとする課題】しかしながら、リード
フレームでは、その製造をプレス加工で行うのでリード
の傾きがあるため、上記ワイヤボンディング箇所を残し
た絶縁膜の形成が困難である。
【０００７】また、上記絶縁膜を設けたリードフレーム
またはセラミックパッケージは、リードまたはメタライ
ズパターン上のワイヤボンディング箇所が予め定められ
ているので、ワイヤが半導体チップのエッジに接触した
りワイヤ相互間が接触したりした際に、それを回避する
ように上記ワイヤボンディング箇所を変更しようとして
も、その変更を行うことができない。ちなみに、上記絶
縁膜がない場合は、ワイヤボンディングのプログラム変
更により、上記ワイヤボンディング箇所の変更を適宜に
行うことができる。
【０００８】そこで本発明は、半導体装置の製造方法に
係り、半導体チップと該半導体チップを固定したリード
フレームまたはセラミックパッケージのリードまたはメ
タライズパターンとを接続するワイヤボンディングに関
し、ワイヤの隣接リードとの接触による短絡を防止する
ためリードを被覆する絶縁膜が容易に形成でき、且つ、
リードまたはメタライズパターンのワイヤボンディング
箇所を容易に変更できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置の製造方法は、半導体チッ
プを固定するリードフレームまたはセラミックパッケー
ジは、ワイヤボンディングにより該半導体チップと接続
するリードまたはメタライズパターンをワイヤボンディ
ング箇所も含めて絶縁膜で被覆しておき、前記ワイヤボ
ンディングの直前に、該絶縁膜の一部を選択的に除去す
るレーザビームの照射により該リードまたはメタライズ
パターンのワイヤボンディング箇所を表出させることを
特徴としている。
【００１０】
【作用】上記絶縁膜は、上記ワイヤボンディングのワイ
ヤの隣接リードまたは隣接メタライズパターンとの接触
による短絡を防止するため上記リードまたはメタライズ
パターンを被覆するのものであるが、ワイヤボンディン
グ箇所を残して被覆する必要がないので形成が容易であ
る。
【００１１】そして、ワイヤボンディングは、その以前
に上記絶縁膜の一部を除去してリードまたはメタライズ
パターンのワイヤボンディング箇所を表出させてあるの
で問題なく実行できる。
【００１２】また、上記リードまたはメタライズパター
ンのワイヤボンディング箇所の表出が上記ワイヤボンデ
ィングの直前に上記レーザビームの照射によって行われ
るので、そのワイヤボンディング箇所を容易に変更でき
る。この変更は、先に述べたように、ワイヤが半導体チ
ップのエッジに接触したりワイヤ相互間が接触したりす
るトラブルの回避に役立つ。
【００１３】
【実施例】以下本発明の実施例について図１を用いて説
明する。この実施例はリードフレームを例にとった場合
であり、セラミックパッケージの場合も要部は同じであ
る。
【００１４】図１において、図１(a) は半導体チップを
リードフレームに固定した状態を示し、１は半導体チッ
プ、２はリードフレームのダイステージ、３はリードフ
レームのリード、４はリード３を被覆する絶縁膜であ
る。図１(a) の状態ではリード３のワイヤボンディング
箇所も絶縁膜４で被覆されているため、半導体チップ１
とリード３とを接続するワイヤボンディングができな
い。絶縁膜４は、例えば厚さ10μm 程度のポリイミド膜
であり、ワイヤボンディング箇所を残した被覆にする必
要がないので容易に形成できる。
【００１５】図１(b) はリード３のワイヤボンディング
箇所を表出させるレーザビームの照射を示し、５がレー
ザビーム、６がワイヤボンディング箇所である。レーザ
ビーム５は外径が例えば 100〜200 μm 程度で照射位置
を適宜に移動させることができ、レーザには例えばＣＯ
2 レーザなどを用いる。レーザビーム５が照射された箇
所は絶縁膜４が除去されてリード３が表出しワイヤボン
ディング箇所６となる。従って、リード３のワイヤボン
ディング箇所６を容易に変更することができる。そし
て、ワイヤボンディング箇所６の表出により半導体チッ
プ１とリード３とを接続するワイヤボンディングができ
る状態となる。
【００１６】図１(c) は半導体チップ１とリード３とを
接続するワイヤボンディングを示し、７がワイヤであ
る。ワイヤ７は一端が半導体チップ１にボンディングさ
れ他端がリード３のワイヤボンディング箇所６にボンデ
ィングされる。
【００１７】上述から容易に理解されるように、ワイヤ
７がループカーブにより隣接のリード３接触しても電気
的短絡を起こすことはない。図１(a) におけるリード３
の絶縁膜４による被覆を図１(d1)または(d2)のようにリ
ード３の側面乃至裏面まで施すとより一層確実である。
【００１８】また、当初目論んだリード３のワイヤボン
ディング箇所６により、ワイヤ７が半導体チップ１のエ
ッジに接触したりワイヤ７相互間が接触したりした際に
は、次回からそれを回避するようにワイヤボンディング
箇所６を変更することができる。その変更は、レーザビ
ーム５の照射位置変更とワイヤボンディングのプログラ
ム変更により容易に行うことができる。
【００１９】なお、上述の実施例は半導体チップ１の固
定対象がリードフレームの場合であるが、セラミックパ
ッケージの場合であってもリード３がメタライズパター
ンに変わって同様になし得ることは改めて説明するまで
もない。
【００２０】
【発明の効果】以上説明したように本発明によれば、半
導体装置の製造方法に係り、半導体チップと該半導体チ
ップを固定したリードフレームまたはセラミックパッケ
ージのリードまたはメタライズパターンとを接続するワ
イヤボンディングに関し、ワイヤの隣接リードまたは隣
接メタライズパターンとの接触による短絡を防止するた
めリードを被覆する絶縁膜が容易に形成でき、且つ、リ
ードまたはメタライズパターンのワイヤボンディング箇
所を容易に変更できて、半導体装置の多ピン化に伴い相
互間隔が狭くなるワイヤの不要な接触により発生する短
絡トラブルを防止する措置が容易になり、半導体装置の
多ピン化進展に寄与するところが大である。
【図面の簡単な説明】
【図１】 実施例を説明するための側面図
【符号の説明】
１ 半導体チップ ２ リードフレームのダイステージ ３ リードフレームのリード ４ リードを被覆する絶縁膜 ５ レーザビーム ６ ワイヤボンディング箇所 ７ ワイヤ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを固定するリードフレーム
    は、ワイヤボンディングにより該半導体チップと接続す
    るリードをワイヤボンディング箇所も含めて絶縁膜で被
    覆しておき、 前記ワイヤボンディングの直前に、該絶縁膜の一部を選
    択的に除去するレーザビームの照射により該リードのワ
    イヤボンディング箇所を表出させることを特徴とする半
    導体装置の製造方法。
  2. 【請求項２】 半導体チップを固定するセラミックパッ
    ケージは、ワイヤボンディングにより該半導体チップと
    接続するメタライズパターンをワイヤボンディング箇所
    も含めて絶縁膜で被覆しておき、 前記ワイヤボンディングの直前に、該絶縁膜の一部を選
    択的に除去するレーザビームの照射により該メタライズ
    パターンのワイヤボンディング箇所を表出させることを
    特徴とする半導体装置の製造方法。
JP32493391A 1991-12-10 1991-12-10 半導体装置の製造方法 Withdrawn JPH05160183A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32493391A JPH05160183A (ja) 1991-12-10 1991-12-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32493391A JPH05160183A (ja) 1991-12-10 1991-12-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05160183A true JPH05160183A (ja) 1993-06-25

Family

ID=18171238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32493391A Withdrawn JPH05160183A (ja) 1991-12-10 1991-12-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05160183A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999043032A3 (de) * 1998-02-20 1999-11-25 Siemens Ag Halbleiterbauelement mit strukturiertem leadframe und verfahren zu dessen herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999043032A3 (de) * 1998-02-20 1999-11-25 Siemens Ag Halbleiterbauelement mit strukturiertem leadframe und verfahren zu dessen herstellung

Similar Documents

Publication Publication Date Title
JP3797992B2 (ja) 半導体装置
JP2809115B2 (ja) 半導体装置とその製造方法
US5177863A (en) Method of forming integrated leadouts for a chip carrier
JPH10135270A (ja) 半導体装置及びその製造方法
US5406119A (en) Lead frame
JPH04233244A (ja) 集積回路アセンブリ
JP3292082B2 (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH03293740A (ja) 半導体装置の接続方法
JP2004207276A (ja) 回路装置およびその製造方法
JP3029736B2 (ja) 混成集積回路装置の製造方法
JPH05160183A (ja) 半導体装置の製造方法
JPH05259372A (ja) ハイブリッドｉｃ
US6551855B1 (en) Substrate strip and manufacturing method thereof
JP2890621B2 (ja) 混成集積回路装置
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
KR0182506B1 (ko) 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법
EP0526147B1 (en) Film-carrier type semiconductor device and process for fabricating the same
JPH0738036A (ja) 半導体装置の製造方法
JP2822446B2 (ja) 混成集積回路装置
JPH10303227A (ja) 半導体パッケージ及びその製造方法
JP2600898B2 (ja) 薄型パッケージ装置
JPH0637240A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPH04164345A (ja) 樹脂封止半導体装置およびその製造方法
JP2717728B2 (ja) リードフレームの製造方法
KR200313831Y1 (ko) 바텀리드패키지

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311