JPH05160853A - メッセージセルの交換方法 - Google Patents

メッセージセルの交換方法

Info

Publication number
JPH05160853A
JPH05160853A JP14216492A JP14216492A JPH05160853A JP H05160853 A JPH05160853 A JP H05160853A JP 14216492 A JP14216492 A JP 14216492A JP 14216492 A JP14216492 A JP 14216492A JP H05160853 A JPH05160853 A JP H05160853A
Authority
JP
Japan
Prior art keywords
switching matrix
message
matrix network
cells
message cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14216492A
Other languages
English (en)
Inventor
Wolfgang Fischer
フイツシヤー ウオルフガング
Juergen Storm
シユトルム ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH05160853A publication Critical patent/JPH05160853A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H04L49/501—Overload detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/1523—Parallel switch fabric planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/565—Sequence integrity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】 【目的】 メッセージセルの交換方法において、不均等
な負荷分配と過負荷現象とを回避し、その際に現在のス
イッチングマトリックス回路網構成に関する情報を利用
する必要もないようにする。 【構成】 伝送システムの伝送レートがモジュールのス
イッチングマトリックス要素の伝送ビットレートの多重
倍であり、またメッセージセルが多重倍に相応する数の
スイッチングマトリックス回路網入力端に、それぞれそ
のつどのメッセージセルをそれぞれのスイッチングマト
リックス回路網出力端に通過接続すべきすべてのモジュ
ールを指定する情報の付加のもとに分配され、それに基
づいてメッセージセルが指定されたモジュールを介して
当該の出力端に通過接続され、そこからそれらが再びメ
ッセージセルストリームに一括される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、より低いビットレート
の交換装置を介してより高いビットレートのＡＴＭメッ
セージセルストリームを交換するための方法に関する。
【０００２】
【従来の技術】交換装置のなかの伝送ビットレートは技
術的な制限から交換装置のなかに使用されているスイッ
チングマトリックス要素のスイッチング速度により制限
されており、他方において交換装置の間の伝送区間上で
は絶対により高い伝送ビットレートが可能である。
【０００３】ｎｔｚ（Nachrichtentechnische Zeitschr
ift 、第４３巻（１９９０）、第１１号、第８１０〜８
１５頁）から、ＡＴＭ（非同期転送モード）原理に従っ
て伝送されるメッセージセルを交換するためのスイッチ
ングマトリックス回路網が知られている。このモジュー
ル構成のスイッチングマトリックス回路網ではモジュー
ルは上下に接続線を介して接続されており、それらの上
で伝送ビットレートはモジュールのスイッチングマトリ
ックス要素のなかよりも多重倍高い。さらに、このスイ
ッチングマトリックス回路網ではメッセージセルはそれ
ぞれセグメントに分割されており、またどのスイッチン
グマトリックス回路網出力端にそのつどのメッセージセ
ルが到達すべきかを記述する行先情報を設けられてい
る。この行先情報により各メッセージセルに対して個別
に各スイッチングマトリックス要素のなかで利用すべき
出力端、従ってまたスイッチングマトリックス回路網の
すぐ次の段のなかのすぐ次のスイッチングマトリックス
要素へのその後の経路が決定される。すなわちこのよう
ないわゆる“自己制御スイッチングマトリックス回路
網”では各メッセージセルと一緒に導かれる行先情報が
各スイッチングマトリックス要素のなかで評価され、そ
れによって各メッセージセルはある程度まで自ら当該の
スイッチングマトリックス回路網出力端へのその経路を
探索する。このスイッチングマトリックス回路網のコン
セプトは各スイッチングマトリックス要素のなかでかか
る行先情報の評価のための費用とならんでスイッチング
マトリックス要素のなかの現在のスイッチングマトリッ
クス回路網構成に関する情報の絶え間ない利用可能性を
必要とし、そのことからスイッチングマトリックス要素
の比較的高い複雑さが生ずる。
【０００４】
【発明が解決しようとする課題】本発明の課題は、上記
の欠点を回避することである。
【０００５】
【課題を解決するための手段】この課題は、メッセージ
セルストリームを非同期伝送方法を介して伝送する伝送
システムのメッセージセルをモジュールにより構成され
たスイッチングマトリックス回路網を介して交換するた
めの方法において、伝送システムの伝送レートがモジュ
ールのスイッチングマトリックス要素の伝送ビットレー
トの多重倍であり、またメッセージセルが多重倍に相応
する数のスイッチングマトリックス回路網入力端にそれ
ぞれ、そのつどのメッセージセルをそのつどのスイッチ
ングマトリックス回路網出力端に通過接続すべきすべて
のモジュールを指定する情報の付加のもとに分配され、
それに基づいてメッセージセルがこうして指定されたモ
ジュールを介して当該の出力端に通過接続され、そこか
らそれらが再びメッセージセルストリームに一括される
ことを特徴とするメッセージセルの交換方法により解決
される。
【０００６】本発明は、スイッチングマトリックス回路
網入力端への不均等な負荷分配と、短い時間間隔で相い
続くメッセージセル到来により惹起される過負荷現象と
が回避されており、その際にスイッチングマトリックス
回路網のスイッチングマトリックス要素自体は現在のス
イッチングマトリックス回路網構成に関する情報を利用
する必要もないという利点をもたらす。別の利点とし
て、メッセージセルにスイッチングマトリックス回路網
を通る特定の経路を決定する情報を負荷することがで
き、それによって個々のスイッチングマトリックス要素
が直接に駆動可能であり、その際に低い伝送ビットレー
トおよび決定された通過接続経路を有する接続、たとえ
ば制御または検査目的の接続が、メッセージセルをスイ
ッチングマトリックス回路網を介して相い異なる経路で
通過接続する接続と同時に交換され得ることがあげられ
る。
【０００７】別の実施例では、メッセージセルがスイッ
チングマトリックス回路網入力端にサイクリックに分配
される。
【０００８】この措置はメッセージセルの簡単かつ均等
な分配をもたらす。
【０００９】別の実施例では、複数個のモジュールを介
して通過接続されなければならずまた相い異なるモジュ
ールを介して通過接続され得るメッセージセルに、相い
続くメッセージセルに対して相い異なるモジュールを介
しての相い異なる経路を指定する情報が付加される。
【００１０】この措置により、短い経路を介して交換可
能でないメッセージセルの広いばらつきがスイッチング
マトリックス回路網を通る多数の経路を介して達成さ
れ、それによってスイッチングマトリックス回路網の第
１の段の出力端における待ち時間が大幅に減ぜられてい
る。
【００１１】別の実施例では、メッセージセルの分配が
冗長性のスイッチングマトリックス回路網レベルの各々
に対して別々に行われる。
【００１２】この措置は、冗長性のスイッチングマトリ
ックス回路網レベルの故障または再構成により惹起され
るスイッチングマトリックス回路網レベルの相い異なる
構成の場合にスイッチングマトリックス回路網の高めら
れた通過接続能力をもたらす。
【００１３】別の実施例では、スイッチングマトリック
ス要素の伝送ビットレートを超過しない伝送レートを有
するメッセージセルストリームのメッセージセルにそれ
ぞれ、そのつどのスイッチングマトリックス回路網出力
端に通過接続すべきすべてのモジュールを指定する情報
が付加され、またこのメッセージセルストリームがスイ
ッチングマトリックス回路網入力端に供給され、それに
基づいてメッセージセルがこうして指定されたモジュー
ルを介して当該の出力端に通過接続される。
【００１４】この措置により、通過接続がより高い伝送
ビットレートを有するメッセージセルストリームによっ
てもより低い伝送ビットレートまたはスイッチングマト
リックス要素の伝送ビットレートと等しい伝送ビットレ
ートを有するメッセージセルストリームによっても可能
にされる。
【００１５】別の実施例では、メッセージセルに、通過
接続の前にスイッチングマトリックス回路網により接続
個別にサイクリックに継続する順番が付加され、それに
よりメッセージセルストリームへの一括の際に各接続に
対するメッセージセルの順序が保証される。
【００１６】この措置により、分配原理またはスイッチ
ングマトリックス回路網レベルを介しての通過接続によ
り惹起されるメッセージセルの追越し過程が取り消され
る。
【００１７】
【実施例】以下、理解に必要な範囲で図面により本発明
を説明する。
【００１８】図１には、非同期伝送法により伝送される
メッセージセルを通過接続するための交換装置が示され
ている。交換装置は２つの互いに冗長性のスイッチング
マトリックス回路網レベルＫＦ１、ＫＦ２により形成さ
れるスイッチングマトリックス回路網を有する。スイッ
チングマトリックス回路網の入力端はスイッチングマト
リックス回路網レベルＫＥ１１…ＫＥ１ｎ、ＫＥ２１…
ＫＥ２ｎの入力端により、またスイッチングマトリック
ス回路網の出力端はスイッチングマトリックス回路網レ
ベルＫＡ１１…ＫＡ１ｎ、ＫＡ２１…ＫＡ２ｎの出力端
により与えられている。スイッチングマトリックス回路
網レベルはそれぞれ３段の、折り畳まれていない、複数
個のモジュールＳＭにより形成された構造を有する。ス
イッチングマトリックス回路網の入力端および出力端は
モジュールの入力端または出力端と接続されている。ス
イッチングマトリックス回路網レベルの１つの入力端に
供給されたメッセージセルは一般に相い異なるモジュー
ルを介して、従ってまた相い異なる経路を介してスイッ
チングマトリックス回路網レベルの特定の出力端に通過
接続され得る。
【００１９】図２には、通信の選択された領域に関する
米国電気電子学会雑誌、第９巻、第８号、１９９１年１
０月（１９９１年１月２４日受理）から公知のモジュー
ルがより詳細に示されている。このモジュールはそれぞ
れ１６の導線を有する導線束にまとめられている３２の
入力線と、それぞれ８つの導線を有する導線束にまとめ
られている３２の出力線とを有する。モジュールはそれ
ぞれ１６の入力端および８つの出力端を有する１２のス
イッチングマトリックス要素ＳＥにより形成されてい
る。スイッチングマトリックス要素の内部構成は各入力
端から各出力端へのメッセージセルの通過接続を許す。
スイッチングマトリックス要素の内部構成は前記文献の
第３図または“International Journal of Digital and
Analog Cabled System"、第１巻、１９８８年、第２３
７〜２４８頁、第６図から公知であり、従ってここで詳
細に説明する必要はない。スイッチングマトリックス要
素はビットレベル上でメッセージセルの本来の通過接続
を生じさせる。スイッチングマトリックス要素は使用さ
れる技術により決まる予め定められた、実施例では１５
０Ｍｂｉｔ／ｓであってよい最大ビットレートを有す
る。モジュールのスイッチングマトリックス要素は図２
によれば、モジュールの各入力線がモジュールの各出力
線に通過接続され得るように配線されている。
【００２０】再び図１に戻って説明する。フィーダ線Ｉ
Ｌ１を介してスイッチングマトリックス回路網ＫＦに整
合装置ＨＴＵを介して、スイッチングマトリックス要素
の伝送ビットレートを越えない伝送ビットレートを有す
るメッセージセルストリームが供給される。このメッセ
ージセルストリームはたとえばスイッチングマトリック
ス回路網および出力装置ＲＥＳを介してサービス線ＯＬ
１上に通過接続され得る。
【００２１】フィーダ線ＩＬｈを介して、たとえばスイ
ッチングマトリックス要素の伝送ビットレートを多重倍
越える伝送ビットレートを有するメッセージセルストリ
ームが整合装置ＨＴＵに供給される。この整合装置から
このメッセージセルストリームにより伝送されるメッセ
ージセルがたとえばマルチプレクサにより形成された分
配装置ＤＭＵＸ１、ＤＭＵＸ２に供給される。分配装置
のなかでメッセージセルは複数個のスイッチングマトリ
ックス回路網入力端に分配され、その際にその数はスイ
ッチングマトリックス回路網入力端の伝送ビットレート
の和が少なくともメッセージセルストリームの伝送ビッ
トレートに一致するように選定されている。すなわち、
たとえばメッセージセルストリームが６００Ｍｂｉｔ／
ｓの伝送ビットレートを、また各スイッチングマトリッ
クス回路網入力端が１５０Ｍｂｉｔ／ｓの伝送ビットレ
ートを有するならば、伝送システムのメッセージセルは
少なくとも４つのスイッチングマトリックス回路網入力
端に分配される。メッセージセルの分配はその際に有利
にサイクリックに行われ得る。
【００２２】分配装置は当業者に知られている仕方で形
成されていてよい。フィーダ線上のより高い伝送ビット
レートをそれにくらべて低いモジュールのスイッチング
マトリックス要素のなかの伝送ビットレートに整合させ
るため、ＤＭＵＸのなかに示されているように、分配装
置ＤＭＵＸとスイッチングマトリックス回路網との間の
各接続線に対してたとえばＦＩＦＯメモリとして構成さ
れた中間メモリが設けられていてよい。
【００２３】メッセージセルストリームのメッセージセ
ルが分配される入力線と同じく多数のスイッチングマト
リックス回路網の出力線が一括装置ＭＵＸ１、ＭＵＸ２
と接続されている。一括装置のなかでこれらの出力線か
ら到来するメッセージセルが１つのメッセージセルスト
リームとして一括される。すなわち、例えば一括装置と
接続されているスイッチングマトリックス回路網の出力
線のそのつどの伝送ビットレートが１５０Ｍｂｉｔ／
ｓ、また伝送システムの伝送ビットレートが６００Ｍｂ
ｉｔ／ｓであれば、一括装置のなかで４つのスイッチン
グマトリックス回路網出力線が１つの伝送システムとし
て一括される。モジュールのスイッチングマトリックス
要素のなかの低い伝送ビットレートをそれにくらべて高
いサービス線上の伝送ビットレートに整合させるため、
一括装置のなかに示されているように、ＦＩＦＯメモリ
として構成され得る中間メモリが設けられている。この
ような一括装置の実現は当業者に知られており、従って
ここで詳細に説明する必要はない。一括装置は出力線Ｒ
ＥＳを介してサービス線ＯＬｈと接続されている。出力
線は、メッセージセルストリームのメッセージセルの順
序を保証する課題を有する。メッセージセルストリーム
のメッセージセルの順序を保証するためにはメッセージ
セルの中間記憶が必要であり、それによって一括装置Ｍ
ＵＸ１、ＭＵＸ２と出力装置ＲＥＳとの統合の可能性が
考えられる。メッセージセルの順序を保証するための装
置はたとえばヨーロッパ特許第89103798.8号明細書から
公知であり、従ってここで詳細に説明する必要はない。
２つの互いに冗長性のスイッチングマトリックス回路網
レベルを有する交換装置が使用される場合には、IEEE J
ournal on Selected Areas in Communications"、第９
巻、第８号、１９９１年１０月から公知であり、そこで
ＲＰＣＵと呼ばれている出力装置またはヨーロッパ特許
第90108054.9号またはヨーロッパ特許第90108055.6号明
細書から公知の方法が使用され得る。
【００２４】図３には整合装置ＨＴＵの詳細が示されて
いる。整合装置のなかで、公知のようにそれぞれ付属の
仮想接続ＶＣＩ／ＶＰＩを指定する５バイトの長さを有
するメッセージセルヘッドおよび利用情報を担う４８バ
イトの長さを有する利用データ部分を有するフィーダ線
上を伝送されるメッセージセルは先ず中間記憶される。
それに場合によってはメッセージセルヘッドのなかで一
緒に導かれる情報によりそのつどのメッセージセルの検
査が続く。仮想接続の指定ＶＰＩ／ＶＣＩは、矢印によ
り示されているように、再評価メモリＵＭＳＰに供給さ
れる。さらに再評価メモリには、中断された矢印ＣＣＴ
ＲＬにより示されているように、詳細には示されていな
い中央制御装置から、どのスイッチングマトリックス回
路網出力端が上位のスイッチングマトリックス回路網の
個々の接続装置と接続されているかを記述する情報が供
給される。再評価メモリのなかで各接続に対して一緒に
導かれた指定ＶＰＩ／ＶＣＩにより、当該のメッセージ
セルのその後の伝送に対して重要である新しい指定ＶＰ
Ｉ／ＶＣＩが形成される。当該の仮想接続に対する指定
は矢印により示されているようにメッセージセルヘッド
のなかに書込まれる。
【００２５】本発明によれば、スイッチングマトリック
ス要素の伝送ビットレートよりも多重倍だけ高い伝送ビ
ットレートを有するメッセージセルストリームのメッセ
ージセルは多重倍に相応する数のスイッチングマトリッ
クス回路網入力端に分配される。装置ＶＥＲＴには一方
では、再評価メモリから供給されたスイッチングマトリ
ックス回路網のどの出力端にそのつどのメッセージセル
が再伝送されるべきかの情報が供給され、また他方で
は、装置ＰＡＲＡから供給された付属のスイッチングマ
トリックス回路網レベルの目下の構成に関する情報が供
給される。装置ＶＥＲＴのなかに、そのつどのスイッチ
ングマトリックス回路網出力端が到達され得るすべての
経路、従ってまたすべてのモジュールが記憶される。さ
らに装置ＰＡＲＡのなかには、どのモジュールがまさに
故障しており、それによってこれらのモジュールを介し
てメッセージセルが再伝送され得ないかに関する情報が
記憶されている。装置ＶＥＲＴは再評価メモリおよび装
置ＰＡＲＡから供給される情報およびそのなかに記憶さ
れている情報により、所望のスイッチングマトリックス
回路網出力端に通ずる経路を選択する。装置ＶＥＲＴ
は、そのつどのメッセージセルをスイッチングマトリッ
クス回路網のそのつどの出力端に再伝送すべきすべての
モジュールを指定する情報ＩＮＦＯを形成する。この情
報ＩＮＦＯはそれぞれ取り扱われるメッセージセルの前
に置かれる。メッセージセルはスイッチングマトリック
ス回路網のそれぞれ１つの入力端に供給され、その際に
スイッチングマトリックス要素の伝送ビットレートより
も高い伝送ビットレートを有するメッセージセルストリ
ームの通過接続の場合にはメッセージセルストリームの
メッセージセルは分配装置によりスイッチングマトリッ
クス回路網の当該の入力端に分配される。スイッチング
マトリックス回路網入力端からメッセージセルは次いで
付属の情報ＩＮＦＯのなかで指定されたすべてのモジュ
ールを介して当該のスイッチングマトリックス回路網出
力端に通過接続される。
【００２６】別の実施例では、メッセージセルストリー
ムのメッセージセルは情報ＩＮＦＯに応じてできるかぎ
り広く分散されてスイッチングマトリックス回路網のモ
ジュールを介して通過接続される。こうしてたとえば多
段のスイッチングマトリックス回路網装置ではメッセー
ジセルストリームのメッセージセルがスイッチングマト
リックス回路網の第２の端のすべてのモジュールを介し
て擬似ランダムに分配されて、それらを介して当該のス
イッチングマトリックス回路網出力端に到達する。この
措置により、スイッチングマトリックス回路網の第１の
段のなかの閉塞をほぼ回避し、またスイッチングマトリ
ックス回路網のなかの過負荷現象を防止されることが達
成される。
【００２７】冗長性のスイッチングマトリックス回路網
レベルを有するスイッチングマトリックス回路網のなか
でメッセージセルの分配が単一の分配装置を介して行わ
れるならば、スイッチングマトリックス回路網レベルの
１つのなかのモジュールの故障の際には冗長性のスイッ
チングマトリックス回路網レベルの相応のモジュールが
同じくメッセージセルのその後の通過接続の際に迂回さ
れ、それによって交換装置の能力が必要以上に制限され
る。冗長性のスイッチングマトリックス回路網レベルを
有するスイッチングマトリックス回路網が使用される場
合に対して、別の実施例では、メッセージセルの分配が
各スイッチングマトリックス回路網レベルに対してべつ
へつに行われる。この措置により、メッセージセルの分
配が冗長性のスイッチングマトリックス回路網レベルの
そのつどの構造に無関係に行われ得ることが達成され
る。冗長性のスイッチングマトリックス回路網レベルの
互いに異なる構造はたとえば既に、スイッチングマトリ
ックス回路網レベルのなかのモジュールが故障している
ことにより与えられ得る。冗長性のスイッチングマトリ
ックス回路網レベルの互いに異なる構造は、冗長性のス
イッチングマトリックス回路網レベルを有する作動中の
スイッチングマトリックス回路網の再構成の途中で次々
とそれぞれ冗長性のスイッチングマトリックス回路網レ
ベルが変更された構造を有するスイッチングマトリック
ス回路網レベルと交換されることによっても与えられ得
る。
【００２８】スイッチングマトリックス回路網レベル個
別の分配の場合にはこうしてメッセージセルはそのつど
のスイッチングマトリックス回路網レベルに対して付属
の装置ＰＡＲＡ１、ＰＡＲＡ２のなかに用意されている
情報の規範に従ってスイッチングマトリックス回路網レ
ベルの目下の構造を介して当該のスイッチングマトリッ
クス回路網出力端に通過接続される。
【００２９】図３には鎖線の下側に冗長性のスイッチン
グマトリックス回路網レベルを介しての別々の分配に対
する装置が示されている。フィーダ線ＩＬ上で到来する
各々のメッセージセルからコピーが別の中間メモリのな
かに書込まれる。スイッチングマトリックス回路網レベ
ルＫＦ２を介して通過接続すべきメッセージセルのメッ
セージセルヘッドＶＰＩ／ＶＣＩのなかに、スイッチン
グマトリックス回路網レベルＫＦ１を介して通過接続す
べきメッセージセルのメッセージセルヘッドのなかの指
定と等しい新しい仮想接続の指定が書込まれる。装置Ｖ
ＥＲＴ２のなかでいま、一般に情報ＩＮＦＯ１から偏差
する情報ＩＮＦＯ２が、再評価メモリから供給された仮
想接続の新しい指定と、装置ＰＡＲＡ２から用意された
冗長性のスイッチングマトリックス回路網レベルＫＦ２
の現在の構造に関する情報とにより形成される。当該の
メッセージセルを通過接続すべきすべてのモジュールを
指定するメッセージセル個別に形成された情報ＩＮＦＯ
２はまさに取り扱われているメッセージセルに付加さ
れ、それに基づいてメッセージセルが情報ＩＮＦＯ２の
規範に従って冗長性のスイッチングマトリックス回路網
レベルＫＦ２を介して当該のスイッチングマトリックス
回路網出力端に通過接続される。
【００３０】図１から明らかなように、スイッチングマ
トリックス回路網のスイッチングマトリックス要素の伝
送ビットレートよりも高い伝送ビットレートを有するメ
ッセージセルストリームのメッセージセルが通過接続さ
れているスイッチングマトリックス回路網出力端は一括
装置ＭＵＸにより再び１つのメッセージセルストリーム
として一括される。
【００３１】相い異なる経路を介してのスイッチングマ
トリックス回路網を通じての仮想接続のメッセージセル
の通過接続に基づいて、メッセージセルの相い異なる通
過時間が生じ得る。それによってメッセージセルの追い
越しが排除され得ない。出力装置ＲＥＳの課題はメッセ
ージセルの順序を保証することである。このことはそれ
自体は公知の仕方（ヨーロッパ特許第90108054.9号およ
び90108055.6号明細書参照）で、メッセージセルに整合
装置のなかでそれぞれ接続個別にサイクリックに連続す
る順番が付加され、それによりメッセージセルの順番が
接続個別に保証されることにより行われ得る。出力装置
の別の課題は、交換装置の内部で利用される情報ＩＮＦ
Ｏおよび場合によっては順番をメッセージセルから除去
することである。出力装置からメッセージセルはそのつ
ど出力装置と接続されているサービス線ＯＬ上に再伝送
される。
【００３２】本発明はここでは、スイッチングマトリッ
クス回路網のスイッチングマトリックス要素の伝送ビッ
トレートよりも高い伝送ビットレートを有するメッセー
ジセルストリームをスイッチングマトリックス回路網レ
ベルの複数個の入力端に分配する場合についてのみ示さ
れた。言及すべきこととして、メッセージセルストリー
ムのメッセージセルの分配は制限なしに互いに並列な構
造にあるスイッチングマトリックス回路網レベルへも行
われ得る。
【図面の簡単な説明】
【図１】本発明による方法が実現されている回路装置の
ブロック回路図。
【図２】図１中に参照符号ＳＭを付されているモジュー
ルのなかのスイッチングマトリックス要素の配置を示す
図。
【図３】図１中に参照符号ＨＴＵを付されているブロッ
クの詳細を示す図。
【符号の説明】
ＤＭＵＸ 分配装置 ＨＴＵ 整合装置 ＩＬｎ 伝送システム ＫＡ スイッチングマトリックスレベル ＫＥ スイッチングマトリックス回路網入力端 ＫＦ スイッチングマトリックス回路網 ＭＵＸ 一括装置 ＳＥ スイッチングマトリックス要素

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 メッセージセルストリームを非同期伝送
    方法により伝送する伝送システム（ＩＬｎ）のメッセー
    ジセルをモジュール（ＳＭ）により構成されたスイッチ
    ングマトリックス回路網（ＫＦ）を介して交換するため
    の方法において、伝送システムの伝送レートがモジュー
    ルのスイッチングマトリックス要素（ＳＥ）の伝送ビッ
    トレートの多重倍であり、またメッセージセルが多重倍
    に相応する数のスイッチングマトリックス回路網入力端
    （ＫＥ１１…ＫＥ１ｎ、ＫＥ２１…ＫＥ２ｎ）に、それ
    ぞれのメッセージセルをそれぞれのスイッチングマトリ
    ックス回路網出力端（ＫＡ１１…ＫＡ１ｎ、ＫＡ２１…
    ＫＡ２ｎ）に通過接続すべきすべてのモジュールを指定
    する情報の付加のもとに分配され、それに基づいてメッ
    セージセルがこうして指定されたモジュールを介して当
    該の出力端に通過接続され、そこからそれらが再びメッ
    セージセルストリームに一括されることを特徴とするメ
    ッセージセルの交換方法。
  2. 【請求項２】 メッセージセルがスイッチングマトリッ
    クス回路網入力端にサイクリックに分配されることを特
    徴とする請求項１記載の方法。
  3. 【請求項３】 複数個のモジュールを介して通過接続さ
    れなければならず、また相い異なるモジュールを介して
    通過接続され得るメッセージセルに、相い続くメッセー
    ジセルに対して相い異なるモジュールを介しての相い異
    なる経路を指定する情報が付加されることを特徴とする
    請求項１または２記載の方法。
  4. 【請求項４】 モジュールの故障の際にメッセージセル
    に、それぞれスイッチングマトリックス回路網を通じて
    の故障したモジュールを迂回する経路を指定するような
    情報が付加されることを特徴とする請求項１ないし３の
    １つに記載の方法。
  5. 【請求項５】 メッセージセルストリームが複数個の冗
    長性のスイッチングマトリックス回路網レベル（ＫＦ
    １、ＫＦ２）を介して交換されることを特徴とする請求
    項１ないし４の１つに記載の方法。
  6. 【請求項６】 各スイッチングマトリックス回路網レベ
    ルに対するメッセージセルが別々に分配されることを特
    徴とする請求項５記載の方法。
  7. 【請求項７】 スイッチングマトリックス要素の伝送ビ
    ットレートを超過しない伝送レートを有するメッセージ
    セルストリームのメッセージセルにそれぞれ、そのつど
    のスイッチングマトリックス回路網出力端に通過接続す
    べきすべてのモジュールを指定する情報が付加され、ま
    たこのメッセージセルストリームがスイッチングマトリ
    ックス回路網入力端に供給され、それに基づいてメッセ
    ージセルがこうして指定されたモジュールを介して当該
    の出力端に通過接続されることを特徴とする請求項１な
    いし６の１つに記載の方法。
  8. 【請求項８】 メッセージセルに、通過接続の前にスイ
    ッチングマトリックス回路網により接続個別にサイクリ
    ックに継続する順番が付加され、それによりメッセージ
    セルストリームへの一括の際に各接続に対するメッセー
    ジセルの順序が保証されることを特徴とする請求項１な
    いし７の１つに記載の方法。
JP14216492A 1991-05-07 1992-05-06 メッセージセルの交換方法 Withdrawn JPH05160853A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP91107434A EP0512141A1 (de) 1991-05-07 1991-05-07 Verfahren zur Vermittlung von ATM-Nachrichtenzellenströmen hoher Bitrate über eine Vermittlungseinrichtung niedrigerer Bitrate
AT91107434.2 1991-05-07

Publications (1)

Publication Number Publication Date
JPH05160853A true JPH05160853A (ja) 1993-06-25

Family

ID=8206705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14216492A Withdrawn JPH05160853A (ja) 1991-05-07 1992-05-06 メッセージセルの交換方法

Country Status (3)

Country Link
US (1) US5317561A (ja)
EP (1) EP0512141A1 (ja)
JP (1) JPH05160853A (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440550A (en) * 1991-07-01 1995-08-08 Telstra Corporation Limited High speed switching architecture
US5402426A (en) * 1992-04-23 1995-03-28 Siemens Aktiengesellschaft Method and arrangement for checking the observance of prescribed transmission bit rates in an ATM switching equipment
ATE162034T1 (de) * 1992-08-28 1998-01-15 Siemens Ag Verfahren und schaltungsanordnung zum übertragen von nachrichtenzellen innerhalb eines atm-netzes
EP0603424A1 (de) * 1992-12-21 1994-06-29 Siemens Aktiengesellschaft Verfahren und Schaltungsanordnung zum Übertragen von Nachrichtenzellen über eine ATM-Kommunikationseinrichtung
DE4317951C1 (de) * 1993-05-28 1994-05-26 Siemens Ag Verfahren und Schaltungsanordnung zur Übertragung von Nachrichtenpaketen nach dem Asynchronen Transfermodus in einem Kommunikationsnetz
EP0641106A1 (de) * 1993-08-27 1995-03-01 Siemens Aktiengesellschaft ATM-Vermittlungssystem
DE4331579C2 (de) * 1993-09-16 1995-07-06 Siemens Ag Verfahren zum Übertragen von Nachrichtenzellen über redundante virtuelle Pfadpaare eines ATM-Kommunikationsnetzes
FI98773C (fi) * 1994-02-28 1997-08-11 Nokia Telecommunications Oy Menetelmä liikenteen jakamiseksi ATM-tekniikalla toteutetussa tietoliikenneverkossa
US6151301A (en) * 1995-05-11 2000-11-21 Pmc-Sierra, Inc. ATM architecture and switching element
US5583861A (en) * 1994-04-28 1996-12-10 Integrated Telecom Technology ATM switching element and method having independently accessible cell memories
DE59611461D1 (de) * 1995-03-16 2008-04-10 Nokia Siemens Networks Gmbh Redundanzoptimiertes Kommunikationsnetz für die Übertragung von Nachrichtensignalen
DE19536522A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Koppelnetzwerk für Kommunikationseinrichtungen
US5850398A (en) * 1996-12-30 1998-12-15 Hyundai Electronics America Method of scheduling data cell transmission in an ATM network
US6002692A (en) * 1996-12-30 1999-12-14 Hyundai Electronics America Line interface unit for adapting broad bandwidth network to lower bandwidth network fabric
DE19706280C2 (de) * 1997-02-18 1999-04-01 Siemens Ag Koppelanordnung für ein Breitband-Kommunikationssystem
CA2341562A1 (en) * 1998-08-24 2000-03-02 Siemens Aktiengesellschaft Method for transmitting an atm-oriented cell stream via at least two virtual connections of an atm communications network
JP2000295279A (ja) * 1999-04-02 2000-10-20 Nec Corp パケットスイッチ
DE10057933B4 (de) * 2000-11-22 2020-02-06 Smsc Europe Gmbh Verfahren zur Übertragung eines anisochronen Datenstroms auf einer isochronen Übertragungsstrecke
US6279468B1 (en) * 2000-12-13 2001-08-28 Timothy Webster Roll-up grill with integral fold-up support frame
US7046660B2 (en) * 2001-10-03 2006-05-16 Internet Machines Corp. Switching apparatus for high speed channels using multiple parallel lower speed channels while maintaining data rate
US20030088694A1 (en) * 2001-11-02 2003-05-08 Internet Machines Corporation Multicasting method and switch
US7623541B2 (en) * 2001-11-23 2009-11-24 Smsc Europe Gmbh Apparatus for transmitting an anisochronic data stream on an isochronic transmission route
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2188924A5 (ja) * 1972-06-15 1974-01-18 Constr Telephoniques
US4621359A (en) * 1984-10-18 1986-11-04 Hughes Aircraft Company Load balancing for packet switching nodes
JPS62253231A (ja) * 1986-01-07 1987-11-05 Fujitsu Ltd 現用予備切換システム
JPH0714164B2 (ja) * 1987-02-19 1995-02-15 富士通株式会社 ヘッダ駆動パケット交換機
GB8824972D0 (en) * 1988-10-25 1988-11-30 Plessey Telecomm Time division switch
ATE107452T1 (de) * 1989-03-03 1994-07-15 Siemens Ag Verfahren und schaltungsanordnung zum weiterleiten von auf zubringerleitungen übertragenen nachrichtenpaketen über eine paketvermittlungseinrichtung.
JP2860661B2 (ja) * 1989-03-14 1999-02-24 国際電信電話 株式会社 Ａｔｍ交換機
JP2907886B2 (ja) * 1989-09-14 1999-06-21 株式会社日立製作所 スイッチングシステム
US4991171A (en) * 1989-09-26 1991-02-05 At&T Bell Laboratories Broadcast packet switch network
EP0453607B1 (de) * 1990-04-27 1994-09-07 Siemens Aktiengesellschaft Verfahren und Schaltungsanordnung zur Reduzierung des Verlustes von Nachrichtenpaketen, die über eine Paketvermittlungseinrichtung übertragen werden
DE59007068D1 (de) * 1990-04-27 1994-10-13 Siemens Ag Verfahren und Schaltungsanordnung zur Reduzierung des Verlustes von Nachrichtenpaketen, die über eine Paketvermittlungseinrichtung übertragen werden.

Also Published As

Publication number Publication date
US5317561A (en) 1994-05-31
EP0512141A1 (de) 1992-11-11

Similar Documents

Publication Publication Date Title
JPH05160853A (ja) メッセージセルの交換方法
US5361255A (en) Method and apparatus for a high speed asynchronous transfer mode switch
EP0497097B1 (en) Switching system with time-stamped packet distribution input stage and packet sequencing output stage
US5838681A (en) Dynamic allocation of port bandwidth in high speed packet-switched digital switching systems
US5400324A (en) Method to provide link grouping in a packet switch
EP0415629B1 (en) Interconnect fabric providing connectivity between an input and arbitrary output(s) of a group of outputs
US5475679A (en) Large capacity ATM switch
US5008878A (en) High-speed modular switching apparatus for circuit and packet switched traffic
EP0474429B1 (en) An asynchronous transfer mode switching arrangement providing broadcast transmission
EP0471344B1 (en) Traffic shaping method and circuit
US6031838A (en) ATM switching system
US4955017A (en) Growable packet switch architecture
EP0828403B1 (en) Improvements in or relating to an ATM switch
EP0339809B1 (en) An asynchronous time division network
US5386415A (en) Packet communiction method and packet communication apparatus
US5164937A (en) Packet concentrator and packet switching system
US5309266A (en) Photonic switching matrix
CA1335609C (en) Communication switching element
JPH08102749A (ja) Ａｔｍスイッチ及びａｔｍスイッチによるパス張り替え方法
US5805592A (en) ATM node and routing data registering apparatus
JPH077520A (ja) ローカルネットワークおよびブリッジ素子
JP2546490B2 (ja) スイッチング・システム
JPH1093577A (ja) Ａｔｍ伝送装置
AU630728B2 (en) Switching network for an atm system
Wei et al. Decentralized control of a multiple shared memory module ATM switch

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990706