JPH0520064Y2 - - Google Patents

Info

Publication number
JPH0520064Y2
JPH0520064Y2 JP1987110984U JP11098487U JPH0520064Y2 JP H0520064 Y2 JPH0520064 Y2 JP H0520064Y2 JP 1987110984 U JP1987110984 U JP 1987110984U JP 11098487 U JP11098487 U JP 11098487U JP H0520064 Y2 JPH0520064 Y2 JP H0520064Y2
Authority
JP
Japan
Prior art keywords
circuit
peak detection
capacitor
variable gain
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987110984U
Other languages
Japanese (ja)
Other versions
JPS6416763U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987110984U priority Critical patent/JPH0520064Y2/ja
Publication of JPS6416763U publication Critical patent/JPS6416763U/ja
Application granted granted Critical
Publication of JPH0520064Y2 publication Critical patent/JPH0520064Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、家庭用VTR(ビデオテープレコー
ダ)等における映像信号処理回路のAGC(自動利
得制御)回路に関するものである。
[Detailed description of the invention] (a) Industrial application field The present invention relates to an AGC (automatic gain control) circuit of a video signal processing circuit in a home VTR (video tape recorder) or the like.

(ロ) 従来の技術 一般に家庭用VTRでは映像信号中の輝度信号
をFM変調してビデオテープに記録するが、その
際前記輝度信号のホワイトピークが一定となるよ
うにAGCをかけてからFM変調する様にしてい
る。第2図は、その様なAGC回路を示す回路図
で、入力端子1からの複合映像信号は、可変利得
増幅回路2で増幅された後、クランプ回路3に印
加される。クランプ回路3で水平同期信号の先端
がクランプされた前記複合映像信号は、加算回路
4及び同期分離回路5に印加される。そして、同
期分離回路5で分離された水平同期信号は、遅延
回路6で遅延された後、更に増幅回路7で増幅さ
れ加算回路4において前記複合映像信号と加算さ
れる。この際遅延され増幅された前記水平同期信
号(以下キードパルスと称す)は、前記複合映像
信号中の水平同期信号のバツクポーチのペデスタ
ル部に位置し、その振幅は前記ペデスタル部から
映像信号のホワイトピークまでの振幅より若干大
きめになる様に設定される。前記キードパルスが
加算された複合映像信号は、ピーク検波回路8で
ピーク検波される。そして、そのピーク検波出力
は直流増幅回路9を介して抵抗10及びコンデン
サ11から成る平滑回路12に印加され、直流電
圧に変換される。そして、前記直流電圧が利得制
御信号として前記可変利得増幅回路2に印加され
る。従つて、可変利得増幅回路2の出力端にはホ
ワイトピークが一定となつた複合映像信号を得る
ことが出来、前記複合映像信号をFM変調回路1
3に印加すればFM変調することが出来る。又、
前記複合映像信号をテレビジヨン受像機14に印
加すれば、記録されるべき映像信号のモニターを
行なうことが出来る。
(B) Conventional technology Generally, in a home VTR, the luminance signal in the video signal is FM-modulated and recorded on video tape. At this time, AGC is applied so that the white peak of the luminance signal is constant, and then FM modulation is performed. I try to do it. FIG. 2 is a circuit diagram showing such an AGC circuit, in which a composite video signal from an input terminal 1 is amplified by a variable gain amplifier circuit 2 and then applied to a clamp circuit 3. The composite video signal whose leading edge of the horizontal synchronization signal has been clamped by the clamp circuit 3 is applied to an addition circuit 4 and a synchronization separation circuit 5. The horizontal synchronization signal separated by the synchronization separation circuit 5 is delayed by a delay circuit 6, further amplified by an amplifier circuit 7, and added to the composite video signal by an addition circuit 4. The delayed and amplified horizontal synchronizing signal (hereinafter referred to as key pulse) is located at the pedestal of the back porch of the horizontal synchronizing signal in the composite video signal, and its amplitude ranges from the pedestal to the white peak of the video signal. The amplitude is set to be slightly larger than the amplitude of . The composite video signal to which the keyed pulse has been added is subjected to peak detection in a peak detection circuit 8. The peak detection output is applied via a DC amplifier circuit 9 to a smoothing circuit 12 consisting of a resistor 10 and a capacitor 11, and is converted into a DC voltage. Then, the DC voltage is applied to the variable gain amplifier circuit 2 as a gain control signal. Therefore, a composite video signal with a constant white peak can be obtained at the output end of the variable gain amplifier circuit 2, and the composite video signal is transmitted to the FM modulation circuit 1.
If applied to 3, FM modulation can be performed. or,
By applying the composite video signal to the television receiver 14, the video signal to be recorded can be monitored.

尚、第2図の如きAGC回路は、例えば実公昭
58−29660号公報に記載されている。
The AGC circuit shown in Figure 2 is, for example,
It is described in Publication No. 58-29660.

(ハ) 考案が解決しようとする問題点 ところで、第2図のAGD回路は、電源投入前
には動作が停止している。その時、ピーク検波回
路8の積分回路15を構成するコンデンサ16や
平滑回路12のコンデンサ11の電荷は零になつ
ている。この状態で、電源投入を行なつたとする
と前述の如く平滑回路12のコンデンサ11の上
端電圧は、零であるので切換えたと同時に可変利
得増幅回路2の利得は最大となり、その出力端に
は設定レベルを越えた大きな振幅の複合映像信号
が発生する。そして、前記複合映像信号がクラン
プ回路3及び加算回路4を介してピーク検波回路
8に印加される。前記ピーク検波回路8は、充電
時定数が短く放電時定数が長く設定されている。
その為、前記複合映像信号が印加されると前述の
大なる振幅のピークが検波され、その検波出力が
直流増幅回路9を介して平滑回路12に印加され
る。平滑回路12の時定数は、応答特性の関係か
ら充放電時定数が等しく設定されている。その
為、前記検波出力が印加されると、コンデンサ1
1がすぐに充電され高い直流電圧が発生する。前
記直流電圧のレベルは、通常の利得制御電圧の範
囲を越えている。その為、可変利得増幅回路2の
利得が異常に低下し、その出力端には設定レベル
より著しく低い振幅の複合映像信号が発生する。
前記複合映像信号は、ピーク検波回路8に印加さ
れるが、前記ピーク検波回路8の放電時定数が長
く設定されている為、コンデンサ16は相変らず
高い電圧を保持しており放電に時間がかかる。そ
の為、平滑回路12の出力直流電圧も高いレベル
を保持しており、可変利得増幅回路2の利得は低
いままである。従つて、可変利得増幅回路2の出
力端からの複合映像信号は、切換わつてからしば
らくの間異常に低い振幅となつてしまう。この問
題は、特にAGC回路の出力複合映像信号をテレ
ビジヨン受像機14でモニターする場合に影響が
大となる。すなわち、モニターする場合には切換
えたと同時に可変利得増幅回路2の出力複合映像
信号がテレビジヨン受像機14に供給される為、
切換えてからしばらくの間、振幅が異常に小さい
複合映像信号を再生することになり、再生画面が
暗くなるという問題が生ずる。
(c) Problems to be solved by the invention By the way, the AGD circuit shown in Figure 2 stops operating before the power is turned on. At that time, the electric charges of the capacitor 16 forming the integrating circuit 15 of the peak detection circuit 8 and the capacitor 11 of the smoothing circuit 12 have become zero. If the power is turned on in this state, the upper end voltage of the capacitor 11 of the smoothing circuit 12 is zero as described above, so the gain of the variable gain amplifier circuit 2 becomes maximum at the same time as switching, and the output terminal has the set level. A composite video signal with a large amplitude exceeding . The composite video signal is then applied to a peak detection circuit 8 via a clamp circuit 3 and an adder circuit 4. The peak detection circuit 8 is set to have a short charging time constant and a long discharging time constant.
Therefore, when the composite video signal is applied, the aforementioned large amplitude peak is detected, and the detected output is applied to the smoothing circuit 12 via the DC amplifier circuit 9. The time constants of the smoothing circuit 12 are set to have equal charging and discharging time constants in view of response characteristics. Therefore, when the detection output is applied, the capacitor 1
1 is immediately charged and a high DC voltage is generated. The level of the DC voltage exceeds the range of normal gain control voltages. Therefore, the gain of the variable gain amplifier circuit 2 is abnormally reduced, and a composite video signal with an amplitude significantly lower than the set level is generated at its output terminal.
The composite video signal is applied to the peak detection circuit 8, but since the discharge time constant of the peak detection circuit 8 is set long, the capacitor 16 continues to hold a high voltage and it takes a long time to discharge. It takes. Therefore, the output DC voltage of the smoothing circuit 12 also maintains a high level, and the gain of the variable gain amplifier circuit 2 remains low. Therefore, the composite video signal from the output end of the variable gain amplifier circuit 2 will have an abnormally low amplitude for a while after switching. This problem has a particularly serious effect when the composite video signal output from the AGC circuit is monitored by the television receiver 14. That is, when monitoring, the output composite video signal of the variable gain amplifier circuit 2 is supplied to the television receiver 14 at the same time as switching.
For a while after switching, a composite video signal with an abnormally small amplitude will be reproduced, causing the problem that the reproduction screen will become dark.

(ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので入力
信号が印加される可変利得増幅回路と、該可変利
得増幅回路の出力信号をピーク検波するピーク検
波回路と、該ピーク検波回路の出力信号を平滑
し、利得制御信号として前記可変利得増幅回路に
印加する平滑回路とを備えるAGC回路において、
前記平滑回路の端子電圧が所定値以上となつたこ
とを検出し、前記ピーク検波回路を構成するコン
デンサの強制放電を行なう放電手段を設けたこと
を特徴とする。
(d) Means for solving the problems The present invention has been developed in view of the above points, and includes a variable gain amplifier circuit to which an input signal is applied, and a peak detection circuit for peak-detecting the output signal of the variable gain amplifier circuit. An AGC circuit comprising a detection circuit and a smoothing circuit that smoothes an output signal of the peak detection circuit and applies it as a gain control signal to the variable gain amplifier circuit,
The present invention is characterized in that a discharging means is provided for detecting that the terminal voltage of the smoothing circuit has exceeded a predetermined value and forcibly discharging a capacitor constituting the peak detection circuit.

(ホ) 作用 本考案に依れば、平滑回路の端子電圧が所定値
以上となつたことを検出すると、ピーク検波回路
のコンデンサを強制的に放電させ前記ピーク検波
回路の出力信号を急速に低下させるようにしてい
るので、電源投入時に可変利得増幅回路に加わる
過大な利得制御信号を急速に低下させることが出
来る。
(E) Effect According to the present invention, when it is detected that the terminal voltage of the smoothing circuit has exceeded a predetermined value, the capacitor of the peak detection circuit is forcibly discharged and the output signal of the peak detection circuit is rapidly reduced. Therefore, it is possible to rapidly reduce an excessive gain control signal applied to the variable gain amplifier circuit when the power is turned on.

(ヘ) 実施例 第1図は、本考案の一実施例を示す回路図で、
17は第2図のクランプ回路3、加算回路4、同
期分離回路5、遅延回路6及び増幅回路7から成
る信号処理回路、18はベースに平滑回路12
端子電圧が印加され、コレクタがコンデンサ16
の上端に接続され、放電手段として動作するトラ
ンジスタ、及び19は前記トランジスタ18のエ
ミツタとアースとの間に接続された基準電圧設定
用のダイオードである。尚、第1図において第2
図と同一の回路素子については、同一の符号を付
しその説明を省略する。
(F) Embodiment Figure 1 is a circuit diagram showing an embodiment of the present invention.
17 is a signal processing circuit consisting of the clamp circuit 3, adder circuit 4, synchronous separation circuit 5, delay circuit 6 and amplifier circuit 7 shown in FIG. 2; 18 is a base to which the terminal voltage of the smoothing circuit 12 is applied;
A transistor 19 is connected to the upper end of the transistor 18 and operates as a discharging means, and a diode 19 is connected between the emitter of the transistor 18 and the ground for setting a reference voltage. In addition, in Figure 1, the second
Circuit elements that are the same as those in the figures are given the same reference numerals and their explanations will be omitted.

次に動作を説明する。まず電源が投入されてい
ない場合においては、ピーク検波回路8のコンデ
ンサ16及び平滑回路12のコンデンサ11の電
荷は零になつている。この状態から、電源を投入
したとする。すると、切換えた直後は、コンデン
サ11の端子電圧が零であるから可変利得増幅回
路2の利得は最大となる。その為、入力端子1に
複合映像信号が印加されたとすると、前記複合映
像信号は可変利得増幅回路2で過大に増幅され、
その出力端には設定レベルを越えた大きな振幅の
複合映像信号が発生する。そして、前記複合映像
信号は、信号処理回路17に印加され、第2図の
場合と同様の信号処理が施された後、ピーク検波
回路8に印加される。すると、ピーク検波回路8
のコンデンサ16の上端には設定レベル以上の高
い電圧が生じ、該高い電圧に応じた出力信号が、
直流増幅回路9で増幅された後、平滑回路12
印加される。その為、平滑回路12のコンデンサ
11の上端には設定レベル以上の高い直流電圧す
なわち大きな利得制御信号が発生し、前記利得制
御信号が可変利得増幅回路2に印加される。一
方、前記直流電圧はトランジスタ18のベースに
印加される。ここで、トランジスタ18のエミツ
タとアースとの間に接続されるダイオード19
数は、可変利得増幅回路2の異常制御が検出され
る様、適当に設定されトランジスタ18は前記異
常制御時の直流電圧に応じてオンする。すると、
コンデンサ16に充電されていた過大な電荷は、
トランジスタ18のコレクタ・エミツタ路及びダ
イオード19を介して急速に放電される。その
為、前記コンデンサ16の上端電圧は、nVD
VCE(ただし、VDはダイオード19の立上り電圧、
VCEはトランジスタ18のコレクタ・エミツタ間
飽和電圧、nはダイオード19の数)まで急速に
低下し、それに応じてピーク検波回路8の出力信
号も低下する。すると、直流増幅回路9の出力信
号のレベルも低下するので、平滑回路12のコン
デンサ11の端子電圧は、所定値となる。その
為、コンデンサ11の上端電圧が低下し可変利得
増幅回路2に印加される利得制御信号のレベルが
低下する。その結果、可変利得増幅回路2の利得
は急速に増加し、入力端子1からの複合映像信号
を所定の利得で増幅するようになる。尚、コンデ
ンサ11の上端電圧が低下していくと、やがてト
ランジスタ18がオフとなり、コンデンサ16の
放電は停止する。
Next, the operation will be explained. First, when the power is not turned on, the charges on the capacitor 16 of the peak detection circuit 8 and the capacitor 11 of the smoothing circuit 12 are zero. Assume that the power is turned on from this state. Immediately after switching, the terminal voltage of the capacitor 11 is zero, so the gain of the variable gain amplifier circuit 2 becomes maximum. Therefore, if a composite video signal is applied to the input terminal 1, the composite video signal is excessively amplified by the variable gain amplifier circuit 2,
At its output end, a composite video signal with a large amplitude exceeding the set level is generated. The composite video signal is applied to the signal processing circuit 17, subjected to signal processing similar to that in FIG. 2, and then applied to the peak detection circuit 8. Then, the peak detection circuit 8
A high voltage higher than the set level is generated at the upper end of the capacitor 16, and the output signal corresponding to the high voltage is
After being amplified by the DC amplifier circuit 9, it is applied to the smoothing circuit 12 . Therefore, a high DC voltage higher than a set level, that is, a large gain control signal is generated at the upper end of the capacitor 11 of the smoothing circuit 12 , and the gain control signal is applied to the variable gain amplifier circuit 2. Meanwhile, the DC voltage is applied to the base of the transistor 18. Here, the number of diodes 19 connected between the emitter of the transistor 18 and the ground is appropriately set so that abnormal control of the variable gain amplifier circuit 2 is detected, and the transistor 18 is connected to the DC voltage at the time of the abnormal control. Turns on depending on the situation. Then,
The excessive charge stored in the capacitor 16 is
It is rapidly discharged via the collector-emitter path of transistor 18 and diode 19 . Therefore, the upper end voltage of the capacitor 16 is nV D +
V CE (however, V D is the rising voltage of diode 19 ,
V CE rapidly decreases to the collector-emitter saturation voltage of the transistor 18 (n is the number of diodes 19 ), and the output signal of the peak detection circuit 8 also decreases accordingly. Then, the level of the output signal of the DC amplifier circuit 9 also decreases, so that the terminal voltage of the capacitor 11 of the smoothing circuit 12 becomes a predetermined value. Therefore, the upper end voltage of the capacitor 11 decreases, and the level of the gain control signal applied to the variable gain amplifier circuit 2 decreases. As a result, the gain of the variable gain amplifier circuit 2 increases rapidly, and the composite video signal from the input terminal 1 is amplified with a predetermined gain. Note that as the upper end voltage of the capacitor 11 decreases, the transistor 18 eventually turns off and the discharge of the capacitor 16 stops.

従つて、可変利得増幅回路1の出力端には電源
投入直後に、所定の振幅の複合映像信号を得るこ
とが出来、前記複合映像信号をFM変調回路13
に印加すれば切換直後から正しくFM変調するこ
とが出来、又、テレビジヨン受像機14に供する
ならば、直後から正常にモニターすることが出来
る。
Therefore, a composite video signal of a predetermined amplitude can be obtained at the output terminal of the variable gain amplifier circuit 1 immediately after the power is turned on, and the composite video signal is transmitted to the FM modulation circuit 13.
If applied to the television receiver 14, correct FM modulation can be performed immediately after switching, and if applied to the television receiver 14, normal monitoring can be performed immediately after switching.

(ト) 考案の効果 以上述べた如く本考案によればピーク検波回路
と平滑回路とを備えるAGC回路において、平滑
回路の出力直流電圧が所定レベル以上となつたこ
とを検出すると、前記ピーク検波回路内のコンデ
ンサを急速に強制放電させるようにしているの
で、電源投入直後でも所定のレベルの出力信号を
得ることが出来る。その為、実施例の如くAGC
回路の出力複合映像信号をテレビジヨン受像機で
モニターする際、画面に異常な画像が現われるの
を防止出来る。
(g) Effects of the invention As described above, according to the invention, in an AGC circuit comprising a peak detection circuit and a smoothing circuit, when it is detected that the output DC voltage of the smoothing circuit has exceeded a predetermined level, the peak detection circuit Since the internal capacitor is rapidly forced to discharge, an output signal of a predetermined level can be obtained even immediately after power is turned on. Therefore, as in the example, AGC
To prevent abnormal images from appearing on the screen when monitoring the output composite video signal of the circuit with a television receiver.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本考案の一実施例を示す回路図、及
び第2図は従来のAGC回路を示す回路図。 2……可変利得増幅回路、8……ピーク検波回
路、12……平滑回路、15積分回路、18……
トランジスタ、19……ダイオード。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional AGC circuit. 2...Variable gain amplifier circuit, 8...Peak detection circuit, 12 ...Smoothing circuit, 15 Integrating circuit, 18...
Transistor, 19 ...diode.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 入力信号が印加される可変利得増幅回路と、該
可変利得増幅回路の出力信号をピーク検波するピ
ーク検波回路と、該ピーク検波回路の出力信号を
増幅する増幅回路と、該増幅回路の出力信号を平
滑し、利得制御信号として前記可変利得増幅回路
に印加する平滑回路とを備えるAGC回路におい
て、ベースが前記平滑回路を構成するコンデンサ
の一端に接続され、コレクタが前記ピーク検波回
路を構成するコンデンサの一端に接続された検出
トランジスタと、該検出トランジスタのエミツタ
とアースとの間に接続された複数のダイオードと
からなる放電回路を設け、前記平滑回路を構成す
るコンデンサの端子電圧が所定値以上となつたと
き前記トランジスタをオンし、前記ピーク検波回
路を構成するコンデンサの強制放電を行うことを
特徴とするAGC回路。
A variable gain amplifier circuit to which an input signal is applied; a peak detection circuit that peak-detects the output signal of the variable gain amplifier circuit; an amplifier circuit that amplifies the output signal of the peak detection circuit; and a smoothing circuit that smooths and applies a gain control signal to the variable gain amplifier circuit, the base of which is connected to one end of the capacitor that constitutes the smoothing circuit, and the collector of which is connected to one end of the capacitor that constitutes the peak detection circuit. A discharge circuit consisting of a detection transistor connected to one end and a plurality of diodes connected between the emitter of the detection transistor and ground is provided, and the terminal voltage of the capacitor constituting the smoothing circuit is equal to or higher than a predetermined value. The AGC circuit is characterized in that the transistor is turned on when the peak detection circuit is turned on, and a capacitor constituting the peak detection circuit is forcedly discharged.
JP1987110984U 1987-07-20 1987-07-20 Expired - Lifetime JPH0520064Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987110984U JPH0520064Y2 (en) 1987-07-20 1987-07-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987110984U JPH0520064Y2 (en) 1987-07-20 1987-07-20

Publications (2)

Publication Number Publication Date
JPS6416763U JPS6416763U (en) 1989-01-27
JPH0520064Y2 true JPH0520064Y2 (en) 1993-05-26

Family

ID=31348639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987110984U Expired - Lifetime JPH0520064Y2 (en) 1987-07-20 1987-07-20

Country Status (1)

Country Link
JP (1) JPH0520064Y2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5829660U (en) * 1981-08-19 1983-02-25 コスモ工機株式会社 emergency water storage device
JPS59101915A (en) * 1982-12-01 1984-06-12 Hitachi Ltd AGC circuit

Also Published As

Publication number Publication date
JPS6416763U (en) 1989-01-27

Similar Documents

Publication Publication Date Title
US4115812A (en) Automatic gain control circuit
US4263610A (en) Controlled output composite keying signal generator for a television receiver
US3898380A (en) AGC Detector circuit having noise and overload correction capability
US2615089A (en) Keyed automatic gain control system
JPH03117995A (en) Chrominance signal contour correction device
US3697883A (en) Automatic gain control circuit
US3641258A (en) Sample-and-hold circuit
JPH0520064Y2 (en)
US4067048A (en) Automatic beam current limiter
US4173023A (en) Burst gate circuit
US5208708A (en) Copy guard system of a software program used in vtr
JPS63287273A (en) Automatic gain controller in video signal processor
US4937670A (en) Peak detector with feedback
US4207591A (en) Gated automatic beam current limiter in a video signal processing system
US4276566A (en) Circuit for inhibiting radio frequency interference in a television receiver
US5162909A (en) Television signal processing circuits
US3949418A (en) Burst gate and backporch clamping circuitry
JPH04229781A (en) Video signal processor
JPH067645Y2 (en) AGC circuit
US3449513A (en) Dual complementary gate keyed automatic gain control circuit
JP2812490B2 (en) Automatic gain adjustment circuit
US3871022A (en) Noise and overload protection circuit for synchronous demodulators
JPH0126227B2 (en)
JPH0417510B2 (en)
JPS5938785Y2 (en) Synchronous separation circuit