JPH05223904A - カレントモードロジック回路の試験方法 - Google Patents
カレントモードロジック回路の試験方法Info
- Publication number
- JPH05223904A JPH05223904A JP4026337A JP2633792A JPH05223904A JP H05223904 A JPH05223904 A JP H05223904A JP 4026337 A JP4026337 A JP 4026337A JP 2633792 A JP2633792 A JP 2633792A JP H05223904 A JPH05223904 A JP H05223904A
- Authority
- JP
- Japan
- Prior art keywords
- procedure
- circuit
- cml
- voltage
- current value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title abstract description 26
- 239000000523 sample Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 52
- 238000010998 test method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 15
- 238000005259 measurement Methods 0.000 description 11
- 230000002950 deficient Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】回路基板に実際の使用状態における電圧を供給
しないでＣＭＬ回路の試験を行なう。 【構成】ＣＭＬ回路が複数個実装された回路基板の試験
において、出力側パッド４、入力側パッド５にＸ、Ｙ、
Ｚ方向に動かす機能を有する測定プロ−ブ９で接触し、
電源供給バス７とＧＮＤバス８をショ−ト線切り替え部
２５をＯＮすることでショ−ト線６により短絡し、測定
プロ−ブ９側が−、ＧＮＤバス８側が＋となる電圧方向
で電圧値を０Ｖから徐々に大きな電圧を印加し、電圧波
形観測器１２で印加電圧を観測しながら特定の電圧にお
ける電流値を電流値測定計１３により読みだし、記録し
測定した電流値が定められた値の範囲にあることを試験
制御部１４において確認する。
しないでＣＭＬ回路の試験を行なう。 【構成】ＣＭＬ回路が複数個実装された回路基板の試験
において、出力側パッド４、入力側パッド５にＸ、Ｙ、
Ｚ方向に動かす機能を有する測定プロ−ブ９で接触し、
電源供給バス７とＧＮＤバス８をショ−ト線切り替え部
２５をＯＮすることでショ−ト線６により短絡し、測定
プロ−ブ９側が−、ＧＮＤバス８側が＋となる電圧方向
で電圧値を０Ｖから徐々に大きな電圧を印加し、電圧波
形観測器１２で印加電圧を観測しながら特定の電圧にお
ける電流値を電流値測定計１３により読みだし、記録し
測定した電流値が定められた値の範囲にあることを試験
制御部１４において確認する。
Description
【０００１】
【産業上の利用分野】本発明はＣＭＬ回路の試験方法に
関する。
関する。
【０００２】
【従来の技術】従来のＣＭＬ回路の試験方法について図
面を参照して詳細に説明する。図９は、従来の一例を示
すフローチャートである。
面を参照して詳細に説明する。図９は、従来の一例を示
すフローチャートである。
【０００３】図９に示すＣＭＬ回路の試験方法は、ＣＭ
Ｌ回路の回路基板に搭載されている部品１点ずつについ
て入出力側パッド全体にプロ−ブで接触する第１の手順
と、回路基板に実際の使用状態における電圧を供給する
第２の手順と、測定の対象となる１個のＣＭＬ回路の入
力側パッドにパルスを印加する第３の手順と、出力側パ
ッドに出力される出力信号電圧を測定する第４の手順
と、測定した出力信号電圧を真理値表と比較しＣＭＬ回
路単体の良否判定を行なう第５の手順と、入力Ｉ／Ｏパ
ッドに入力試験パタ−ンを印加する第６の手順と、出力
Ｉ／Ｏパッドに出力される出 力パタ−ンを測定する第
７の手順と、出力された出力パタ−ンを期待出力パタ−
ンと比較しＣＭＬ回路基板の良否を判定する第８の手順
からなり、第１の手順、第２の手順を行う第１ステップ
と、第３の手順、第４の手順、第５の手順を順番に繰り
返し行う第２のステップと、第６の手順、第７の手順、
第８の手順を順番に行う第３のステップからなる。次に
動作について説明する。図１０は従来のＣＭＬ回路の試
験装置のブロック図である。測定プロ−ブ９は全ての出
力側パッド４、入力側パッド５に接触している。定電圧
源１６により電源供給バス７、ＧＮＤバス８を介して、
電源供給バス７に接続している電源供給パッド２、ＧＮ
Ｄバス８に接続しているＧＮＤ供給パッド３に電圧が供
給され、ＣＭＬ回路１は動作可能な状態となる。テスト
コントロ−ラ１９により測定の目的のパッドに接触して
いる測定プロ−ブ９と接続するためスキャナ部１８のス
イッチ回路を切り替える。測定する１個のＣＭＬ回路１
のパッドに接触している測定プロ−ブ９はバックドライ
ブと呼ばれる方法で、入力側パッド５にパルス信号を印
加する。バックドライブは、回路が動作している際に、
回路中の所定のレベルをパルス信号として瞬時的に印加
する方法である。この方法によって、入力側パッド５に
パルスを印加し、出力側パッド４の出力信号電圧を計測
部１７により測定し、テストコントロ−ラ１９に登録さ
れている真理値表と比較することで単体ＣＭＬ回路の動
作特性を試験する。
Ｌ回路の回路基板に搭載されている部品１点ずつについ
て入出力側パッド全体にプロ−ブで接触する第１の手順
と、回路基板に実際の使用状態における電圧を供給する
第２の手順と、測定の対象となる１個のＣＭＬ回路の入
力側パッドにパルスを印加する第３の手順と、出力側パ
ッドに出力される出力信号電圧を測定する第４の手順
と、測定した出力信号電圧を真理値表と比較しＣＭＬ回
路単体の良否判定を行なう第５の手順と、入力Ｉ／Ｏパ
ッドに入力試験パタ−ンを印加する第６の手順と、出力
Ｉ／Ｏパッドに出力される出 力パタ−ンを測定する第
７の手順と、出力された出力パタ−ンを期待出力パタ−
ンと比較しＣＭＬ回路基板の良否を判定する第８の手順
からなり、第１の手順、第２の手順を行う第１ステップ
と、第３の手順、第４の手順、第５の手順を順番に繰り
返し行う第２のステップと、第６の手順、第７の手順、
第８の手順を順番に行う第３のステップからなる。次に
動作について説明する。図１０は従来のＣＭＬ回路の試
験装置のブロック図である。測定プロ−ブ９は全ての出
力側パッド４、入力側パッド５に接触している。定電圧
源１６により電源供給バス７、ＧＮＤバス８を介して、
電源供給バス７に接続している電源供給パッド２、ＧＮ
Ｄバス８に接続しているＧＮＤ供給パッド３に電圧が供
給され、ＣＭＬ回路１は動作可能な状態となる。テスト
コントロ−ラ１９により測定の目的のパッドに接触して
いる測定プロ−ブ９と接続するためスキャナ部１８のス
イッチ回路を切り替える。測定する１個のＣＭＬ回路１
のパッドに接触している測定プロ−ブ９はバックドライ
ブと呼ばれる方法で、入力側パッド５にパルス信号を印
加する。バックドライブは、回路が動作している際に、
回路中の所定のレベルをパルス信号として瞬時的に印加
する方法である。この方法によって、入力側パッド５に
パルスを印加し、出力側パッド４の出力信号電圧を計測
部１７により測定し、テストコントロ−ラ１９に登録さ
れている真理値表と比較することで単体ＣＭＬ回路の動
作特性を試験する。
【０００４】各ＣＭＬ回路の単体における動作特性試験
が終了するとＣＭＬ回路基板全体の機能試験を行う。テ
ストコントロ−ラ１９には前もって作成した入力試験パ
タ−ンと期待出力パタ−ンが登録されており、入力試験
パタ−ンに基づき定められた電圧レベルに波形整形され
た入力パタ−ンを入力Ｉ／Ｏパッド２２より入力し、出
力Ｉ／Ｏ パッド２４から出力される信号を計測部１７
により測定し、テストコントロ−ラ１９の比較器により
レベル比較が行なわれ、出力パタ−ンとして格納され
る。格納された出力パタ−ンは期待出力パタ−ンと論理
比較して、ＣＭＬ回路基板の良否を判定する。
が終了するとＣＭＬ回路基板全体の機能試験を行う。テ
ストコントロ−ラ１９には前もって作成した入力試験パ
タ−ンと期待出力パタ−ンが登録されており、入力試験
パタ−ンに基づき定められた電圧レベルに波形整形され
た入力パタ−ンを入力Ｉ／Ｏパッド２２より入力し、出
力Ｉ／Ｏ パッド２４から出力される信号を計測部１７
により測定し、テストコントロ−ラ１９の比較器により
レベル比較が行なわれ、出力パタ−ンとして格納され
る。格納された出力パタ−ンは期待出力パタ−ンと論理
比較して、ＣＭＬ回路基板の良否を判定する。
【０００５】
【発明が解決しようとする課題】上述した従来のＣＭＬ
回路の試験方法は、回路基板に実際の使用状態における
電圧を供給するため、半田ブリッジにより配線パタ−ン
どうしがショ−トしていたり、ＣＭＬ回路が誤って実装
されていたりすると回路内に過電流が流れたり、回路が
発熱して回路基板を破壊してしまうという問題点があっ
た。
回路の試験方法は、回路基板に実際の使用状態における
電圧を供給するため、半田ブリッジにより配線パタ−ン
どうしがショ−トしていたり、ＣＭＬ回路が誤って実装
されていたりすると回路内に過電流が流れたり、回路が
発熱して回路基板を破壊してしまうという問題点があっ
た。
【０００６】
【課題を解決するための手段】本発明のＣＭＬ回路の試
験方法は、ＣＭＬ回路が複数個実装された回路基板の試
験において、ＣＭＬ回路を動作させる電源供給端子間を
測定する第１の手順と、それぞれのＣＭＬ回路の間をつ
なぐ信号パタ−ン上であってＣＭＬ回路の信号出力側パ
ッドにＸ、Ｙ、Ｚ方向に動かす機能を有するプロ−ブで
接触する第２の手順と、それぞれのＣＭＬ回路の間をつ
なぐ信号パタ−ン上であって ＣＭＬ回路の信号入力側
パッドにＸ、Ｙ、Ｚ方向に動かす機能を有するプロ−ブ
で接触する第３の手順と、ＣＭＬ回路を動作させる電源
供給端子間を短絡する第４の手順と、前記プロ−ブ側が
−、ＣＭＬ回路のＧＮＤ側が＋となる電圧方向で電圧値
を０Ｖから徐々に大きな電圧を印加する第５の手順と、
前記印加電圧を観測しながら特定の電圧における電流値
を読みだし記録する第６の手順と、前記電流値が定めら
れた値の範囲にあることを確認する第７の手順とを有
し、第１の手順を行う第１ステップと、第２の手順、第
４の手順、第５の手順、第６の手順、第７の手順を順番
に行う第２のステップと、第３の手順、第４の手順、第
５の手順、第６の手順、第７の手順を順番に行う第３の
ステップを有し、第１のステップを行った後、第２と第
３のステップを交互に繰り返し行うことを備えている。
験方法は、ＣＭＬ回路が複数個実装された回路基板の試
験において、ＣＭＬ回路を動作させる電源供給端子間を
測定する第１の手順と、それぞれのＣＭＬ回路の間をつ
なぐ信号パタ−ン上であってＣＭＬ回路の信号出力側パ
ッドにＸ、Ｙ、Ｚ方向に動かす機能を有するプロ−ブで
接触する第２の手順と、それぞれのＣＭＬ回路の間をつ
なぐ信号パタ−ン上であって ＣＭＬ回路の信号入力側
パッドにＸ、Ｙ、Ｚ方向に動かす機能を有するプロ−ブ
で接触する第３の手順と、ＣＭＬ回路を動作させる電源
供給端子間を短絡する第４の手順と、前記プロ−ブ側が
−、ＣＭＬ回路のＧＮＤ側が＋となる電圧方向で電圧値
を０Ｖから徐々に大きな電圧を印加する第５の手順と、
前記印加電圧を観測しながら特定の電圧における電流値
を読みだし記録する第６の手順と、前記電流値が定めら
れた値の範囲にあることを確認する第７の手順とを有
し、第１の手順を行う第１ステップと、第２の手順、第
４の手順、第５の手順、第６の手順、第７の手順を順番
に行う第２のステップと、第３の手順、第４の手順、第
５の手順、第６の手順、第７の手順を順番に行う第３の
ステップを有し、第１のステップを行った後、第２と第
３のステップを交互に繰り返し行うことを備えている。
【０００７】
【実施例】次に、本発明について図面を参照して詳細に
説明する。図１は本発明の一実施例を示すフローチャー
ト、図２はＣＭＬ回路の試験装置のブロック図である。
ＣＭＬ回路が複数個実装された回路基板の試験におい
て、第１の手順として、ＣＭＬ回路を動作させる電源供
給パッド２とＧＮＤ供給パッド３の間の短絡を測定す
る。このときショ−ト線切り替え部２５はＯＦＦしてお
り電源供給バス７とＧＮＤバス８は開放状態になってい
る。第２の手順として、それぞれのＣＭＬ回路の間をつ
なぐ信号パタ−ン上であってＣＭＬ回路の信号出力側パ
ッド４にＸ、Ｙ、Ｚ方向に動かす機能を有する測定プロ
−ブ９で接触する。第３の手順として、それぞれのＣＭ
Ｌ回路の間をつなぐ信号パタ−ン上であってＣＭＬ回路
の信号入力側パッド５にＸ、Ｙ、Ｚ方向に動かす機能を
有する測定プロ−ブ９で接触する。第４の手順として、
ＣＭＬ回路を動作させる電源供給バス７とＧＮＤバス８
をショ−ト線切り替え部２５をＯＮすることでショ−ト
線６により短絡する。第５の手順として、測定プロ−ブ
９側が−、ＣＭＬ回路のＧＮＤバス８側が＋となる電圧
方向で電圧値を０Ｖから徐々に大きな電圧を印加する。
第６の手順として、電圧波形観測器１２で印加電圧を観
測しながら特定の電圧における電流値を電流値測定計１
３により読みだし記録する。第７の手順として、測定し
た電流値が定められた値の範囲にあることを試験制御部
１４において確認し、範囲内にあれば良、範囲外であれ
ば不良と判断する。これらの手順をもとに、まず第１の
手順を行う第１ステップを行なった後に、第２の手順、
第４の手順、第５の手順、第６の手順、第７の手順を順
番に行う第２のステップと、第３の手順、第４の手順、
第５の手順、第６の手順、第７の手順を順番に行う第３
のステップを交互に繰り返し行う。次にＣＭＬ回路の動
作について説明する。図３はＣＭＬの基本回路図であ
る。まず論理部では、入力Ｉ1 がバイアス回路２０によ
って作り出される基準電位ＶR と比較される。入力Ｉ1
が基準電位ＶRより低い場合（論理”０”）、トランジ
スタＴＲ1 はオフ、トランジスタＴＲ2はオンとなり電
流Ｉ0 はトランジスタＴＲ2 側を流れる。抵抗Ｒ1 、Ｒ
2 を接続しているので出力Ｘ1 、出力Ｘ2 は、 出力Ｘ1 ：高レベル（論理”１”） 出力Ｘ2 ：低レベル（論理”０”） となる。一方、入力Ｉ1 が基準電位ＶR より高い場合
（論理”１”）、トランジスタＴＲ2 はオフ、トランジ
スタＴＲ1 はオンとなり電流Ｉ0 はトランジスタＴＲ1
側を流れる。この結果 出力Ｘ1 ：低レベル（論理”０”） 出力Ｘ2 ：高レベル（論理”１”） となる。ここでＣＭＬ回路における測定原理を説明す
る。
説明する。図１は本発明の一実施例を示すフローチャー
ト、図２はＣＭＬ回路の試験装置のブロック図である。
ＣＭＬ回路が複数個実装された回路基板の試験におい
て、第１の手順として、ＣＭＬ回路を動作させる電源供
給パッド２とＧＮＤ供給パッド３の間の短絡を測定す
る。このときショ−ト線切り替え部２５はＯＦＦしてお
り電源供給バス７とＧＮＤバス８は開放状態になってい
る。第２の手順として、それぞれのＣＭＬ回路の間をつ
なぐ信号パタ−ン上であってＣＭＬ回路の信号出力側パ
ッド４にＸ、Ｙ、Ｚ方向に動かす機能を有する測定プロ
−ブ９で接触する。第３の手順として、それぞれのＣＭ
Ｌ回路の間をつなぐ信号パタ−ン上であってＣＭＬ回路
の信号入力側パッド５にＸ、Ｙ、Ｚ方向に動かす機能を
有する測定プロ−ブ９で接触する。第４の手順として、
ＣＭＬ回路を動作させる電源供給バス７とＧＮＤバス８
をショ−ト線切り替え部２５をＯＮすることでショ−ト
線６により短絡する。第５の手順として、測定プロ−ブ
９側が−、ＣＭＬ回路のＧＮＤバス８側が＋となる電圧
方向で電圧値を０Ｖから徐々に大きな電圧を印加する。
第６の手順として、電圧波形観測器１２で印加電圧を観
測しながら特定の電圧における電流値を電流値測定計１
３により読みだし記録する。第７の手順として、測定し
た電流値が定められた値の範囲にあることを試験制御部
１４において確認し、範囲内にあれば良、範囲外であれ
ば不良と判断する。これらの手順をもとに、まず第１の
手順を行う第１ステップを行なった後に、第２の手順、
第４の手順、第５の手順、第６の手順、第７の手順を順
番に行う第２のステップと、第３の手順、第４の手順、
第５の手順、第６の手順、第７の手順を順番に行う第３
のステップを交互に繰り返し行う。次にＣＭＬ回路の動
作について説明する。図３はＣＭＬの基本回路図であ
る。まず論理部では、入力Ｉ1 がバイアス回路２０によ
って作り出される基準電位ＶR と比較される。入力Ｉ1
が基準電位ＶRより低い場合（論理”０”）、トランジ
スタＴＲ1 はオフ、トランジスタＴＲ2はオンとなり電
流Ｉ0 はトランジスタＴＲ2 側を流れる。抵抗Ｒ1 、Ｒ
2 を接続しているので出力Ｘ1 、出力Ｘ2 は、 出力Ｘ1 ：高レベル（論理”１”） 出力Ｘ2 ：低レベル（論理”０”） となる。一方、入力Ｉ1 が基準電位ＶR より高い場合
（論理”１”）、トランジスタＴＲ2 はオフ、トランジ
スタＴＲ1 はオンとなり電流Ｉ0 はトランジスタＴＲ1
側を流れる。この結果 出力Ｘ1 ：低レベル（論理”０”） 出力Ｘ2 ：高レベル（論理”１”） となる。ここでＣＭＬ回路における測定原理を説明す
る。
【０００８】図４はＣＭＬ基本回路の等価回路図、図５
は出力側オ−プンの等価回路図、図６は入力側オ−プン
の等価回路図、図７はショ−トの等価回路図、図８はＣ
ＭＬの基本回路における電圧−電流特性図である。
は出力側オ−プンの等価回路図、図６は入力側オ−プン
の等価回路図、図７はショ−トの等価回路図、図８はＣ
ＭＬの基本回路における電圧−電流特性図である。
【０００９】出力側パッド４あるいは入力側パッド５に
Ｘ、Ｙ、Ｚ方向に動かす機能を有する測定プロ−ブ９で
接触し、測定プロ−ブ９側を−、ＧＮＤバス８側を＋と
なる電圧方向で電圧値を０Ｖから徐々に大きな電圧を印
加していく。
Ｘ、Ｙ、Ｚ方向に動かす機能を有する測定プロ−ブ９で
接触し、測定プロ−ブ９側を−、ＧＮＤバス８側を＋と
なる電圧方向で電圧値を０Ｖから徐々に大きな電圧を印
加していく。
【００１０】電圧波形観測器１２で印加電圧を観測しな
がら電流値を電流値測定計１３により測定した様子は図
８のようになる。
がら電流値を電流値測定計１３により測定した様子は図
８のようになる。
【００１１】ＣＭＬ回路１が正常な場合、図４に示すよ
うに抵抗Ｒ1 を介してＧＮＤ、電源供給線２６から出力
側パッド４あるいは入力側パッド５に電流が流れはじ
め、直線的に電流が増加する。入力側パッド５において
測定する場合は内層配線抵抗ＲN を抵抗Ｒ1 に直列に接
続した状態になる。電圧を徐々に大きくしていくと入力
保護ダイオ−ドＤIV、出力保護ダイオ−ドＤEVがＯＮ
し、急激に電流が流れ出し図８の正常のように推移す
る。
うに抵抗Ｒ1 を介してＧＮＤ、電源供給線２６から出力
側パッド４あるいは入力側パッド５に電流が流れはじ
め、直線的に電流が増加する。入力側パッド５において
測定する場合は内層配線抵抗ＲN を抵抗Ｒ1 に直列に接
続した状態になる。電圧を徐々に大きくしていくと入力
保護ダイオ−ドＤIV、出力保護ダイオ−ドＤEVがＯＮ
し、急激に電流が流れ出し図８の正常のように推移す
る。
【００１２】出力側パッド４からＣＭＬ回路１において
配線のオ−プン、接続の不良があった場合、図５に示す
ように最初は電流が流れないが電圧値を徐々に大きくし
ていくと入力保護ダイオ−ドＤIVがＯＮし電流が流れ出
し図８の出力側オ−プンのように電流値は推移する。
配線のオ−プン、接続の不良があった場合、図５に示す
ように最初は電流が流れないが電圧値を徐々に大きくし
ていくと入力保護ダイオ−ドＤIVがＯＮし電流が流れ出
し図８の出力側オ−プンのように電流値は推移する。
【００１３】入力側パッド５からＣＭＬ回路１において
配線のオ−プン、接続の不良があった場合、図６に示す
ように抵抗Ｒ1 を介して電流が流れはじめ、直線的に電
流が増加する。電圧を徐々に大きくしていくと出力保護
ダイオ−ドＤEVがＯＮし、急激に電流が流れ出すが入力
保護ダイオ−ドＤIVに電流が流れない分、正常と比較し
て電流値は小さくなり図８の入力側オ−プンのように電
流値は推移する。
配線のオ−プン、接続の不良があった場合、図６に示す
ように抵抗Ｒ1 を介して電流が流れはじめ、直線的に電
流が増加する。電圧を徐々に大きくしていくと出力保護
ダイオ−ドＤEVがＯＮし、急激に電流が流れ出すが入力
保護ダイオ−ドＤIVに電流が流れない分、正常と比較し
て電流値は小さくなり図８の入力側オ−プンのように電
流値は推移する。
【００１４】配線がショ−トしたり、接続部において半
田ブリッジなどで他の配線とショ−トした場合は図７に
示すように抵抗Ｒ1 を介して電流が流れはじめ、直線的
に電流が増加するがショ−ト部分２７により配線どおし
がショ−トしているため２個の抵抗Ｒ1 を介して電流が
流れるのでより多くの電流が流れる。電圧を徐々に大き
くしていくとショ−トしているそれぞれの入力保護ダイ
オ−ドＤIV、出力保護ダイオ−ドＤEVがＯＮし、さらに
多くの電流が流れ出し図８のショ−トのように電流値は
推移する。
田ブリッジなどで他の配線とショ−トした場合は図７に
示すように抵抗Ｒ1 を介して電流が流れはじめ、直線的
に電流が増加するがショ−ト部分２７により配線どおし
がショ−トしているため２個の抵抗Ｒ1 を介して電流が
流れるのでより多くの電流が流れる。電圧を徐々に大き
くしていくとショ−トしているそれぞれの入力保護ダイ
オ−ドＤIV、出力保護ダイオ−ドＤEVがＯＮし、さらに
多くの電流が流れ出し図８のショ−トのように電流値は
推移する。
【００１５】以上のように各素子の特性より求められる
特定の電圧における電流値を測定し、電流値が基準の範
囲内にあるかどうかを試験制御部１４において確認する
ことで、ＣＭＬ回路１の良否が判断できる。
特定の電圧における電流値を測定し、電流値が基準の範
囲内にあるかどうかを試験制御部１４において確認する
ことで、ＣＭＬ回路１の良否が判断できる。
【００１６】
【発明の効果】本発明のＣＭＬ回路の試験方法は、回路
基板に実際の使用状態における電圧を供給しないでＣＭ
Ｌ回路の試験を行なうため、半田ブリッジにより配線パ
タ−ンどうしがショ−トしていたり、ＣＭＬ回路が誤っ
て実装されていても回路内に過電流が流れたり、回路が
発熱することがないので回路基板を破壊してしまうこと
なくＣＭＬ回路の試験を行なうことができるという効果
を有する。
基板に実際の使用状態における電圧を供給しないでＣＭ
Ｌ回路の試験を行なうため、半田ブリッジにより配線パ
タ−ンどうしがショ−トしていたり、ＣＭＬ回路が誤っ
て実装されていても回路内に過電流が流れたり、回路が
発熱することがないので回路基板を破壊してしまうこと
なくＣＭＬ回路の試験を行なうことができるという効果
を有する。
【図１】本発明の一実施例を示すフローチャートであ
る。
る。
【図２】ＣＭＬ回路の試験装置のブロック図である。
【図３】ＣＭＬの基本回路図である。
【図４】ＣＭＬ基本回路の等価回路図である。
【図５】出力側オ−プンの等価回路図である。
【図６】入力側オ−プンの等価回路図である。
【図７】ショ−トの等価回路図である。
【図８】ＣＭＬの基本回路における電圧−電流特性図で
ある。
ある。
【図９】従来の一例を示すフロ−チャ−トである。
【図１０】従来のＣＭＬ回路の試験装置のブロック図で
ある。
ある。
１ ＣＭＬ回路 ２ 電源供給パッド ３，８ ＧＮＤパッド ４ 出力側パッド ５ 入力側パッド ６ ショ−ト線 ７ 電源供給バス ９ 測定プロ−ブ １０ 可変電圧源 １１ 電流計 １２ 電圧波形観測器 １３ 電流値測定計 １４ 試験制御部 １５ プロ−ブ駆動部 １６ 定電圧源 １７ 計測部 １８ スキャナ部 １９ テストコントロ−ラ ２０ バイアス回路 ２１ ＧＮＤ Ｉ／Ｏパッド ２２ 入力Ｉ／Ｏパッド ２３ 電源Ｉ／Ｏパッド ２４ 出力Ｉ／Ｏパッド ２５ ショ−ト線切り替え部 ２６ ＧＮＤ，電源供給線 ２７ ショ−ト部分
Claims (1)
- 【請求項１】回路基板に複数個実装されたカレントモ−
ドロジック（以下ＣＭＬと記す）回路の試験方法におい
て、ＣＭＬ回路を動作させる電源供給端子間を測定する
第１の手順と、それぞれのＣＭＬ回路の間をつなぐ信号
パタ−ン上であってＣＭＬ回路の信号出力側のパタ−ン
端（以下出力側パッドと記す）にＸ、Ｙ、Ｚ方向に動か
す機能を有するプロ−ブで接触する第２の手順と、それ
ぞれのＣＭＬ回路の間をつなぐ信号パタ−ン上であって
ＣＭＬ回路の信号入力側のパタ−ン端（以下入力側パッ
ドと記す）にＸ、Ｙ、Ｚ方向に動かす機能を有するプロ
−ブで接触する第３の手順と、ＣＭＬ回路を動作させる
電源供給端子間を短絡する第４の手順と、前記プロ−ブ
側が−、ＣＭＬ回路のＧＮＤ側が＋となる電圧方向で電
圧値を０Ｖから徐々に大きな電圧を印加する第５の手順
と、前記印加電圧を観測しながら特定の電圧における電
流値を読みだし記録する第６の手順と、前記電流値が定
められた値の範囲にあることを確認する第７の手順とを
有し、第１の手順を行う第１ステップと、第２の手順、
第４の手順、第５の手順、第６の手順、第７の手順を順
番に行う第２のステップと、第３の手順、第４の手順、
第５の手順、第６の手順、第７の手順を順番に行う第３
のステップを有し、第１のステップを行った後、第２と
第３のステップを交互に繰り返し行うことを特徴とする
ＣＭＬ回路の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02633792A JP3430513B2 (ja) | 1992-02-13 | 1992-02-13 | カレントモードロジック回路の試験装置及びその試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02633792A JP3430513B2 (ja) | 1992-02-13 | 1992-02-13 | カレントモードロジック回路の試験装置及びその試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05223904A true JPH05223904A (ja) | 1993-09-03 |
| JP3430513B2 JP3430513B2 (ja) | 2003-07-28 |
Family
ID=12190628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02633792A Expired - Fee Related JP3430513B2 (ja) | 1992-02-13 | 1992-02-13 | カレントモードロジック回路の試験装置及びその試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3430513B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112485507A (zh) * | 2020-11-18 | 2021-03-12 | 北京时代民芯科技有限公司 | 一种用于菊花链通信电路传输电流测试的方法 |
-
1992
- 1992-02-13 JP JP02633792A patent/JP3430513B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112485507A (zh) * | 2020-11-18 | 2021-03-12 | 北京时代民芯科技有限公司 | 一种用于菊花链通信电路传输电流测试的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3430513B2 (ja) | 2003-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828815B2 (en) | Method and apparatus for defect analysis of semiconductor integrated circuit | |
| US7317324B2 (en) | Semiconductor integrated circuit testing device and method | |
| KR20030001420A (ko) | 집적 회로 웨이퍼와 웨이퍼 테스터 사이의 신호 경로를테스트하기 위한 방법 및 장치 | |
| CN101283282B (zh) | 电流测量电路和诊断电流测量电路中的故障的方法 | |
| JP4978779B2 (ja) | 半導体集積回路の試験方法及びｉｃテスタ | |
| JPH1130649A (ja) | 半導体回路のテスト方法及びテスト装置 | |
| JP3430513B2 (ja) | カレントモードロジック回路の試験装置及びその試験方法 | |
| US5005008A (en) | Method and apparatus for providing thermodynamic protection of a driver circuit used in an in-circuit tester | |
| JPH0120700Y2 (ja) | ||
| JP4259692B2 (ja) | 回路基板検査装置 | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JPH05273298A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JPH0421106Y2 (ja) | ||
| JP2868354B2 (ja) | 導通試験装置 | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| JP5003955B2 (ja) | Ｉｃテスタ | |
| JPS63147666A (ja) | サ−マルヘツド基板の検査装置 | |
| JP3945641B2 (ja) | 半導体装置 | |
| JP2919312B2 (ja) | 半導体装置の検査方法 | |
| EP0216276A2 (en) | Semiconductor logic tester with fast-recovery power supply | |
| JPH0431590Y2 (ja) | ||
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JPH05256890A (ja) | 接続検査装置 | |
| KR20040006383A (ko) | 반도체 소자의 전자 이동 수명 테스트 패턴 | |
| JPH04253351A (ja) | 接触抵抗の測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011225 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030422 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |