JPH05346772A - Ｃｒｔ表示装置 - Google Patents
Ｃｒｔ表示装置Info
- Publication number
- JPH05346772A JPH05346772A JP15488092A JP15488092A JPH05346772A JP H05346772 A JPH05346772 A JP H05346772A JP 15488092 A JP15488092 A JP 15488092A JP 15488092 A JP15488092 A JP 15488092A JP H05346772 A JPH05346772 A JP H05346772A
- Authority
- JP
- Japan
- Prior art keywords
- crt
- bus
- data
- cpu
- vram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000000737 periodic effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【目的】ＣＲＴ表示装置に於いて、表示データ書き替え
時の画面に発生するノイズを防止する。 【構成】ＶＲＡＭをＣＰＵでアクセスする場合に、ＣＲ
Ｔの非表示期間を利用しＶＲＡＭのデータを書き替える
タイミングを調停するバス切替調停ユニットを追加し、
表示画面にノイズが発生するのを防止する。
時の画面に発生するノイズを防止する。 【構成】ＶＲＡＭをＣＰＵでアクセスする場合に、ＣＲ
Ｔの非表示期間を利用しＶＲＡＭのデータを書き替える
タイミングを調停するバス切替調停ユニットを追加し、
表示画面にノイズが発生するのを防止する。
Description
【０００１】
【産業上の利用分野】本発明はＣＲＴ表示装置に係わ
り、特にマイクロコンピュータにより作画を行なうＣＲ
Ｔ表示装置に関する。
り、特にマイクロコンピュータにより作画を行なうＣＲ
Ｔ表示装置に関する。
【０００２】
【従来の技術】従来のＣＲＴ表示装置は、図２に示すよ
うにＣＰＵユニットとＶＲＡＭのデータのやり取りを行
なうＣＰＵバス１と、ＣＲＴ表示制御ユニットがビデオ
ＲＡＭ（以下ＶＲＡＭと称す）からデータを読み出す為
のＣＲＴ表示バス２と、ＶＲＡＭのデータを転送するＶ
ＲＡＭバス３と、ＣＲＴに映像を表示するビデオ信号４
を有している。
うにＣＰＵユニットとＶＲＡＭのデータのやり取りを行
なうＣＰＵバス１と、ＣＲＴ表示制御ユニットがビデオ
ＲＡＭ（以下ＶＲＡＭと称す）からデータを読み出す為
のＣＲＴ表示バス２と、ＶＲＡＭのデータを転送するＶ
ＲＡＭバス３と、ＣＲＴに映像を表示するビデオ信号４
を有している。
【０００３】次に、動作について説明する。
【０００４】ＣＲＴに映像を表示している状態では、バ
ス切替ユニットがＣＲＴ表示バス２とＶＲＡＭバス３を
接続しており、順次ＶＲＡＭのデータをＣＲＴ表示ユニ
ットに読み出す。ＣＲＴ表示制御ユニットでは、読み出
したデータに同期信号などを付加し、ビデオ信号に変換
し、ＣＲＴに出力する。
ス切替ユニットがＣＲＴ表示バス２とＶＲＡＭバス３を
接続しており、順次ＶＲＡＭのデータをＣＲＴ表示ユニ
ットに読み出す。ＣＲＴ表示制御ユニットでは、読み出
したデータに同期信号などを付加し、ビデオ信号に変換
し、ＣＲＴに出力する。
【０００５】ＣＲＴに表示しているデータを変更する場
合は、バス切替ユニットを切替えＣＲＴ表示バス２とＣ
ＰＵバス１を接続し、ＶＲＡＭのデータの読み出し、又
は書き込みを行なう。
合は、バス切替ユニットを切替えＣＲＴ表示バス２とＣ
ＰＵバス１を接続し、ＶＲＡＭのデータの読み出し、又
は書き込みを行なう。
【０００６】
【発明が解決しようとする課題】この従来のＣＲＴ表示
装置では、ＣＲＴで表示しているデータを変更する時に
強制的にバス切替ユニットでＶＲＡＭバスをＣＰＵバス
に切替える為、その間ＣＲＴ表示制御ユニットにデータ
を読み出せなくなり、ＣＲＴ上にノイズが発生したり表
示している文字の１部が欠けるなど問題点があった。
装置では、ＣＲＴで表示しているデータを変更する時に
強制的にバス切替ユニットでＶＲＡＭバスをＣＰＵバス
に切替える為、その間ＣＲＴ表示制御ユニットにデータ
を読み出せなくなり、ＣＲＴ上にノイズが発生したり表
示している文字の１部が欠けるなど問題点があった。
【０００７】
【課題を解決するための手段】本発明のＣＲＴ表示装置
では、ＣＲＴの非表示中期間のみバス切替を行なうバス
切替調停回路を備えている。
では、ＣＲＴの非表示中期間のみバス切替を行なうバス
切替調停回路を備えている。
【０００８】すなわち本発明の特徴は、ＶＲＡＭからデ
ータを順次読み出しＣＲＴに表示するＣＲＴ表示制御ユ
ニットの動作タイミングと、ＣＲＴの表示データを変更
する為に前記ＶＲＡＭのデータを読み込み又は書き込み
を行なうＣＰＵユニットの動作タイミングとがお互いに
重なった場合に、優先順位をつけ調停する回路を備えた
ＣＲＴ表示装置にある。
ータを順次読み出しＣＲＴに表示するＣＲＴ表示制御ユ
ニットの動作タイミングと、ＣＲＴの表示データを変更
する為に前記ＶＲＡＭのデータを読み込み又は書き込み
を行なうＣＰＵユニットの動作タイミングとがお互いに
重なった場合に、優先順位をつけ調停する回路を備えた
ＣＲＴ表示装置にある。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１０】図１（Ａ）は、本発明の一実施例のＣＲＴ
表示装置のブロック図である。ＣＲＴが映像を表示して
いる状態では、バス切替ユニットがＣＲＴバス２とＶＲ
ＡＭバス３を接続しており順次ＶＲＡＭのデータをＣＲ
Ｔ表示ユニットに読み出す。ＣＲＴ表示制御ユニットで
は読み出したデータに同期信号などを付加しビデオ信号
に変換しＣＲＴに表示する。
表示装置のブロック図である。ＣＲＴが映像を表示して
いる状態では、バス切替ユニットがＣＲＴバス２とＶＲ
ＡＭバス３を接続しており順次ＶＲＡＭのデータをＣＲ
Ｔ表示ユニットに読み出す。ＣＲＴ表示制御ユニットで
は読み出したデータに同期信号などを付加しビデオ信号
に変換しＣＲＴに表示する。
【００１１】ＣＲＴの表示データを変更する場合は、Ｃ
ＰＵユニットがバス切替えタイミング６をバス切替調停
ユニットが検出し、ＣＲＴ表示タイミングがアクティブ
の場合は、ＣＰＵ待ち合わせ信号７をＣＰＵユニットに
送りＣＰＵの動作を一時停止させる。又、非表示中の場
合はバス切替信号８をバス切替ユニットに出力し、ＣＰ
Ｕバス１とＶＲＡＭバス３を接続する。
ＰＵユニットがバス切替えタイミング６をバス切替調停
ユニットが検出し、ＣＲＴ表示タイミングがアクティブ
の場合は、ＣＰＵ待ち合わせ信号７をＣＰＵユニットに
送りＣＰＵの動作を一時停止させる。又、非表示中の場
合はバス切替信号８をバス切替ユニットに出力し、ＣＰ
Ｕバス１とＶＲＡＭバス３を接続する。
【００１２】図１（Ｂ）は、ビデオ信号４の波形を示し
たもので、ＣＲＴ表示中９の場合は、ＣＰＵ待ち合わせ
を行ない、ＣＲＴ非表示中１０の場合にバスを切替えＶ
ＲＡのデータを変更する。
たもので、ＣＲＴ表示中９の場合は、ＣＰＵ待ち合わせ
を行ない、ＣＲＴ非表示中１０の場合にバスを切替えＶ
ＲＡのデータを変更する。
【００１３】
【発明の効果】以上説明したように本発明は、ＣＲＴの
非表示期間のみＶＲＡＭデータの書き替えを行なうので
表示画面にノイズが出ないという効果を有する。
非表示期間のみＶＲＡＭデータの書き替えを行なうので
表示画面にノイズが出ないという効果を有する。
【図１】本発明の一実施例のＣＲＴ表示装置を示す図で
あり、（Ａ）はブロック図、（Ｂ）はビデオ信号の信号
波形図である。
あり、（Ａ）はブロック図、（Ｂ）はビデオ信号の信号
波形図である。
【図２】従来技術のＣＲＴ表示装置を示すブロック図で
ある。
ある。
１ ＣＰＵバス ２ ＣＲＴバス ３ ＶＲＡＭバス ４ ビデオ信号 ５ ＣＲＴ表示タイミング ６ バス切替タイミング ７ ＣＰＵ待ち合わせ信号 ８ バス切替信号 ９ ＣＲＴ表示中 １０ ＣＲＴ非表示中
Claims (1)
- 【請求項１】 ビデオＲＡＭからデータを順次読み出し
ＣＲＴに表示するＣＲＴ表示制御ユニットの動作タイミ
ングと、ＣＲＴの表示データを変更する為に前記ビデオ
ＲＡＭのデータの読み込み又は書き込みを行なうＣＰＵ
ユニットの動作タイミングとがお互いに重なった場合
に、優先順位をつけ調停する回路を備えることを特徴と
するＣＲＴ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15488092A JPH05346772A (ja) | 1992-06-15 | 1992-06-15 | Ｃｒｔ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15488092A JPH05346772A (ja) | 1992-06-15 | 1992-06-15 | Ｃｒｔ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05346772A true JPH05346772A (ja) | 1993-12-27 |
Family
ID=15593973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15488092A Withdrawn JPH05346772A (ja) | 1992-06-15 | 1992-06-15 | Ｃｒｔ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05346772A (ja) |
-
1992
- 1992-06-15 JP JP15488092A patent/JPH05346772A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010048417A1 (en) | Liquid crystal display device | |
| JPH05346772A (ja) | Ｃｒｔ表示装置 | |
| JPH09274475A (ja) | １台のコンピュータに複数台接続可能な表示装置 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JP2972808B2 (ja) | 表示装置用制御回路 | |
| US5239626A (en) | Display and drawing control system | |
| JP2821121B2 (ja) | 表示制御装置 | |
| JPH0720833A (ja) | グラフィックスコンピュータ | |
| JPH05333805A (ja) | ディスプレイ制御装置 | |
| JPH0862571A (ja) | バックライト制御装置 | |
| JP2001516897A (ja) | 複数の表示装置を制御するための装置、この装置を有するシステム及び所属の方法 | |
| JP3083538B2 (ja) | 描画装置 | |
| JPS63225874A (ja) | 画像処理装置 | |
| JPH04190389A (ja) | 画像表示装置のルックアップテーブル書換え方式 | |
| JP2905949B2 (ja) | 画像表示回路 | |
| JPS63175888A (ja) | 表示装置 | |
| JPH05197359A (ja) | 表示用ルックアップテーブル回路 | |
| JPH09319352A (ja) | ディスプレイ制御回路 | |
| JPH0736424A (ja) | 画像表示用メモリの制御回路 | |
| JPH09292244A (ja) | 車両用ナビゲーション装置 | |
| JPS59226937A (ja) | ビデオメモリへのインタフエ−ス回路 | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
| JPH01142794A (ja) | 画像表示装置 | |
| JPH03257492A (ja) | 表示システム | |
| JPS61241790A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |