JPH05507818A - ハードリミッタを有し直接デジタル合成器によって駆動される位相同期ループ周波数合成器 - Google Patents

ハードリミッタを有し直接デジタル合成器によって駆動される位相同期ループ周波数合成器

Info

Publication number
JPH05507818A
JPH05507818A JP91503193A JP50319391A JPH05507818A JP H05507818 A JPH05507818 A JP H05507818A JP 91503193 A JP91503193 A JP 91503193A JP 50319391 A JP50319391 A JP 50319391A JP H05507818 A JPH05507818 A JP H05507818A
Authority
JP
Japan
Prior art keywords
signal
frequency
output
phase
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP91503193A
Other languages
English (en)
Inventor
ギルモアー、ロバート・ピー
Original Assignee
クゥアルコム、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23996340&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH05507818(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by クゥアルコム、インコーポレイテッド filed Critical クゥアルコム、インコーポレイテッド
Publication of JPH05507818A publication Critical patent/JPH05507818A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は新規で改善された周波数合成方法及び装置である。
好ましい実施例において、前記したように、ＤＤＳは微細な周波数解像度の帯域 に渡って周波数が変化する周期的信号を提供すべく使用される。ＤＤＳの出力を 位相同期ループに結合させることによって比較的大きな帯域に渡って微細な解像 度の周波数を発生する能力を提供する。本発明の基本的実施例において、ＤＤＳ アナログ出力信号は帯域とげ状ノイズの突出部を除去するフィルタ、特にバンド パスフィルタに直接供給される。濾波された出力信号はその後位相同期ループに 供給される。
ＤＤＳ出力信号はＤＤＳの量子化誤差による振幅変調（ＡＭ）とげ状ノイズを含 む。これらのとげ状ノイズは基本的ＤＤＳ回路の改善としてのフィルタと組み合 わせたり一ドリミッタを使用してＤＤＳ出力信号から除去することができる。
ＤＤＳ出力信号の振幅を制限するリミッタに直接ＤＤＳアナログ出力信号が供給 されたとき、発生された基本周波数のうちより高い次数の奇数調和成分を除くス プリアスノイズが除去される。リミッタの出力は周波数調和成分を除去すべくフ ィルタ概してバンドパスフィルタに入力される。すなわちフィルタの出力は位相 変調（ＰＭ）されたスブリアスノイズのみを含む望ましい基本周波数のきれいな アナログ信号である。
一方、ＤＤＳアナログ出力信号は帯域とげ状ノイズの突出部を除去するフィルタ 概してバンドパスフィルタに直接供給される。濾波された出力信号はその後、基 本周波数の高い奇数次数の調和成分と位相変調（ＰＭ）スプリアスノイズ以外を 除去するリミッタに供給される。この種の信号は正弦波の周波数成分を含むもの として特徴づけられる。この種の信号はクロック信号などに用いるために特にデ ジタル回路において使用される。
ＤＤＳをハードリミッタ及びフィルタと共に使用する構成は、ＤＤＳが位相同期 ループにループ基準周波数を提供すべく使用される位相同期ループ周波数合成器 の形で示される。
ＤＤＳによって発生されたアナログ信号は位相同期ループに対する基準周波数源 として使用される。位相同期ループ周波数合成器はループ除数値を変化させるこ とによって、公称基準周波数の増加において出力周波数粗調整を行う。位相同期 ループ周波数合成器はさらに、ＤＤＳ出力周波数例えば位相同期ループ基準周波 数を変化させることによって、出力周波数微調整を行う。したがって、微調整の 増加はループ除数の値によって乗算されたＤＤＳ出力の周波数解像度である。
ＤＤＳ駆動される位相同期ループ周波数合成器において、位相同期ループは比較 的高い公称基準周波数で動作するので、比較的広い帯域のループフィルタが得ら れる。したがって、位相同期ループは比較的高速のスイッチング時間で動作する 。
このような位相同期ループにおいては、ステップサイズがＤＤＳ周波数解像度に よって乗算されるループ除数であるので、大変微細な出力周波数ステップサイズ 変化が起こる。このようなステップサイズ変化は概して従来の微調整位相同期ル ープよりも微小な数オーダの大きさである。
ハードリミッタを有するＤＤＳ駆動位相同期ループ周波数合成器は、従来の装置 に比較して、実質的に高速のスイッチング速度で出力周波数解像度及び明瞭さを 増大させる。さらに、そのような位相同期ループ周波数合成器は１つの位相同期 ループと１つのＤＤＳのみを必要とする。ＤＤＳは概してＶＬＳＩ装置であり比 較的小さいスペースとパワーとを要する。すなわち、ＤＤＳ駆動位相同期ループ 周波数合成器のハードウェア、スペース、パワーは従来のマルチループ周波数合 成器のそれよりも実質的に小さい。
又、本発明はマルチ位相同期ループからの出力の混合がないので、位相ＤＤＳ駆 動された位相同期ループ周波数合成器は前記混合に関連する広い帯域のスプリア スノイズを除去することができる。ＤＤＳ駆動された位相同期ループ周波数合成 器はＤＤＳ出力と位相同期ループの位相検出器入力との間にＤＤＳ　“清浄化″ フィルタを結合することによって、スプリアスノイズを抑制及び除去することが できる。ＤＤＳ　“清浄化“フィルタは本発明に本質的なものである。このフィ ルタは、位相同期ループがとげ状ノイズの大きさを乗算する前に、ＤＤＳ基準信 号からの広い帯域のとげ状ノイズを抑制及び除去する。位相同期ループは相対周 波数ではな（ＤＤＳとげ状ノイズの大きさを乗算する。したがって、位相同期ル ープの出力は出力周波数ｆ。ｕｌの±Ｂ／２内のＤＤＳスプリアス階調を含む。
ここで、Ｂは“清浄化”フィルタの帯域である。この原理は、隣接するＤＤＳと げ状ノイズが変調スペクトルに隠れてしまうので、合成器出力が変調される状況 において理想的である。
シャープなカットオフを有する高次の“清浄化”フィルタはある周波数でより容 易に物理的に実現される。これらの周波数は概して所望の位相同期ループ基準周 波数よりも高い。
これによって、適当な基準周波数のループを提供しながら、“清浄化”フィルタ の中心周波数を効果的に配置することが可能となる。ＤＤＳの公称出力は良好な “清浄化”フィルタが実現される周波数に設定される。
固定値分周器が“清浄化“フィルタの出力と位相同期ループに対する基準人力と の間に配置される。この分周器は濾波されたＤＤＳ出力信号を位相同期ループに 対する適当な基準周波数に分周する。分周器は除数値のファクタだけスプリアス 位相ノイズを低減する特性を有することが知られている。
したがって、分周器はさらに“清浄化”フィルタを通過するどのような狭い帯域 のスプリアスノイズをも抑制する。
本発明の望ましい実施例はそれゆえ、従来の周波数合成器に比較していくつかの 利点と改善点を提供する。これらの改善点は微細な出力周波数解像度、よりきれ いな出力信号周波数、波形発生における柔軟性、より高速のスイッチング時間、 ハードウェア、スペース、パワーの低減、改善されたノイズ特性を含む。
図面の簡単な説明 本発明の特徴、目的、利点は図面を参照して述べる以下の詳細な説明によってよ り明らかになる。
第１図は直接デジタル合成器が位相同期ループ周波数を駆動すべく出力濾波及び 制限とともに使用される周波数合成器の一実施例のブロック図であり、 第２図は位相同期ループ内にＤＤＳを有するＤＤＳ駆動位相同期ループ周波数合 成器の他の実施例であり、第３０乃至３Ｃ図は第１図の実施例におけるＤＤＳ発 生基準信号の振幅対周波数スペクトルを図示したものであり、第４Ａ乃至４０図 は第１図の他の実施例におけるＤＤＳ発生基準信号の振幅対周波数スペクトルを 図示したものであり、第５Ａ図は本発明のＤＤＳ駆動位相同期ループの典型的な 応用を示す図であり、 第５Ｂ図は第５Ａ図のＤＤＳ駆動位相同期ループの典型的な応用に対する周波数 スペクトルを示す図である。
好ましい実施例の詳細な説明 従来の周波数合成器は概して周波数解像度を得、所望の帯域を包含するためにマ ルチ位相同期ループを使用する。そのようなマルチループ設計は概してループの 出力を混合するために周波数ミキサを含む。そのようなミキサは固有のスプリア ス相互変調積を発生することが知られている。直接デジタル合成器によって発生 される隣接かつ容易に予測可能なとげ状ノイズとは対照的に、多くの広い帯域の とげ状ノイズが発生される。
さらに、従来のマルチループ合成器は特に微細な解像度を得ようとした回路が大 規模になるとともに、大きなパワーが必要となる。１つのループがデジタル直接 合成器によって置き換えられない限り、マルチループ合成器を使用して本発明と 同じような微細な解像度を提供することは困難である。しかしながら、周波数合 成に対するこのような方法もまた大きな回路を必要とし、必要な混合によるスプ リアス相互変調積を発生する。これとは対照的に、単一の位相同期ループにＤＤ Ｓを使用すれば、より小さい回路及びパワーで済み、スペースも小さくてよい。
したがって、良好な解像度、スプリアス及びノイズパフォーマンス、及びスイッ チング速度が得られる。この点において、本発明の周波数合成器は従来の装置よ りもはるかにすぐれている。
周波数合成器に対して直接デジタル合成器（ＤＤＳ）を使用することはよく知ら れている。しかしながら、新規な点は、ＤＤＳからのアナログ信号出力の振幅を 制限するために、ノ＼−トリミッタすなわち振幅リミッタを使用することである 。
そのようなリミッタを使用することによって、ＤＤＳによって発生されたアナロ グ信号のスプリアスノイズを大幅に低減することが発見された。リミッタが除去 するノイズは実質的に振幅変調（ＡＭ）ノイズである。このＡＭノイズはＤＤＳ 内のデジタル／アナログ変換器（ＤＡＣ）による量子化スプリアス放射である。
ＤＤＳは又、位相変調（ＰＭ）ノイズを発生する。ＡＭノイズ及びＰＭノイズは ＤＤＳ出力信号の周波数純度に影響を及ぼす。不要な周波数とげ状ノイズを濾波 し、ＤＤＳ出力アナログ信号の振幅を制限することによって、大きく増大された スペクトル純度が発生される。リミッタはＡＭノイズを除去するのに使用される が、ＰＭとげ状ノイズは影響を受けない。さらに、後述するように、フィルタと リミッタとをＤＤＳ出力で直列に配置することによって異なる波形の信号が提供 される。
ＤＤＳ、リミッタ、フィルタは周波数合成器として単一で使用されるが、より大 きな範囲の周波数合成器を構成するために様々な構成が使用される。第１図はＤ ＤＳがフィルタとリミッタとを介して位相同期ループを駆動する周波数合成器の そのような実施例を示す。第１図において、周波数合成器１００は位相同期ルー プを駆動する直接デジタル合成器（ＤＤＳ）１０２として構成される。ＤＤＳ１ ０２は各々が異なる周波数の複数の基準周波数信号の選択された１つを発生する 可変基準信号源手段として使用される。
ＤＤＳ１０２は概して位相蓄積器１０４、サインルックアップテーブル１０６、 デジタル／アナログ変換器（ＤＡＣ）１０８とを含む。位相蓄積器１０４はＤＤ Ｓクロックレートでの蓄積に対する位相増加を決定するデジタル周波数微調整信 号を受信する。蓄積された位相値はサイン値を記憶するサインルックアップテー ブル１０６、概してリードオンリメモリに出力される。サインルックアップテー ブル１０６は、ＤＡＣ１０８への入力として、周期的波形のデジタル表示を示す 出力信号を供給する。ＤＡＣ１０８は周期的波形のデジタル表示を、周期的波形 のアナログ表示である出力基準信号としてのアナログ振幅値に変換する。ＤＤＳ １０２は出力基準信号の周波数を変更する周波数微調整信号に応答する。ＤＤＳ １０２は内部のデジタルハードウェアが駆動される直接デジタル合成器クロック 信号にも応答する。
ＤＤＳ１０２からの出力は特に、ＤＡＣ１０８は直接デジタル合成器“清浄化” フィルタ１１０の入力に供給される。
フィルタ１１０はＤＡＣ１０８からの基準信号出力のスペクトル純度を増大させ るフィルタ手段として使用される。フィルタ１１０からの増大された基準信号出 力はリミッタ１１１への入力として結合される。
リミッタ１１１は濾波された基準信号の最大振幅を所定のレベルに制限する点で 、従来、“Ｉ＼−ド”リミッタと呼ばれる。リミッタ１１１の出力は制限／増大 された基準信号として選択的分周器１１２の入力に供給される。分周器１１２を 使用しない場合、リミッタ１１１の出力は位相同期ループ１１４への入力、特に 、位相検出器１１６への入力として供給される。
リミッタ１１１は多くの異なる構成で使用してもよい。１つ例は背面組み合わせ ダイオードである。リミッタの他の構成はオペアンプ電圧比較器のように、飽和 増幅器である。リミッタの他の構成は１００キロオームの値の抵抗を介して入力 に結合された出力を有するインバータロジックゲートである。
リミッタ１１１はＤＤＳによって発生された信号からの振幅変調（ＡＭ）された スプリアス成分を抑制するのに使用される。スプリアス成分は振幅量子化工程の ＡＭ部であるとともに、サーマルノイズのＡＭ部である。ＡＭとげ状ノイズは位 相同期ループ出力動作に予測できない影響を及ぼすので、リミッタを使用するこ とによってこれらのＡＭとげ状ノイズを除去する。
周波数合成器１００内におけるフィルタ１００とリミッタ１１１との組み合わせ をさらに理解するために、第３Ａ乃至３０図が提供される。第３Ａ乃至３Ｃ図は 第１図の回路のいくつかの点におけるフィルタ１１０とリミッタ１１１とを介し たＤＤＳ１０２からの出力としての信号の周波数スペクトルの例である。第３Ａ 図は第１図の点ＡでＤＤＳ１０２からフィルタ１１０へ出力される信号の周波数 スペクトルに対応する。同様に、第３Ｂ、ＢＣ図はそれぞれ第１図のフィルタ１ １０及びリミッタ１１１からの各出力としての点Ｂにおける信号に対応する。
第３Ａ乃至３０図に示すために、ＡＭとげ状ノイズのみが周波数に関する振幅の 関数として例示されている。第３Ａにおいて、点ＡにおけるＤＤＳの出力は様々 な周波数の非常に弱いスプリアス信号によって包囲される基本周波数ｆＤＤＳの 強い信号として特徴づけられる。第３Ｂ図において、点Ｂにおける帯域フィルタ の出力はフィルタの帯域内のみの大変弱いスプリアス信号によって包囲される基 本周波数ｆ９，８の強い信号として特徴づけられる。すなわち、フィルタは帯域 周波数の突出部ですべてのとげ状ノイズを除去する。第３Ｃ図において、点Ｃに おけるリミッタの出力は基本周波数の強い信号として特徴づけられる。しかしな がら、基本周波数の高次の奇数調和成分の信号、すなわち±３ｆ　、±５ｆＤＳ ＳＳＳ 等の信号以外の実質的にすべてのＡＭスプリアス信号が除去される。基本周波数 のこれらの調和成分は除去されたとげ状ノイズよりも大きな信号強度を有するが 、調和成分の次数が増加するにつれてその強さが減少する。
第１図の周波数合成器の他の構成においては、リミッタ１１１がフィルタ１１０ の出力と分周器１１２の入力との間から取り去られ、ＤＡＣ１０８の出力とフィ ルタ１１０の入力との間に挿入される。この構成においては、リミッタは第１図 の点線で示され、参照数字１１１′によって表される。したがって、ＤＤＳ１０ ２から出力される信号は振幅が制限されてフィルタ１１０の入力に供給される。
前記したように、フィルタ１１０は振幅制限基準信号から不要な周波数成分を濾 波する。フィルタ１０２からの出力としての制限／増大された基準信号は分周器 １１２への入力として供給される。このような分周器１１２を使用しない場合は フィルタ１１０の出力は位相同期ループ１１４への入力として、特に、位相検出 器１１６への入力として供給される。
第４Ａ乃至４Ｃ図は周波数合成器１００内のフィルタ１１０とリミッタ１１１′ との組み合わせをよりよく理解するために提供される。第４Ａ乃至４０図はリミ ッタ１１１′とフィルタ１１０とを介したＤＤＳ１０２からの出力が第１図の回 路のいくつかの点に供給されたときの信号の周波数スペクトルを示す。第４Ａ図 は第１図の点において、ＤＤＳ１０２からリミッタ１１１′に出力される信号の 周波数スペクトルに関する。同様に、第４Ｂ、４Ｃ図は第１図のリミッタ１１１ ′とフィルタからの個々の出力としての点Ｂ′及びＣ′における信号に対応する 。
第４Ａ乃至４０図の例示のために、ＡＭとげ状ノイズのみが周波数に関する振幅 の関数として示されている。第４Ａ図において、点ＡにおけるＤＤＳの出力は第 ３Ａ図に示すように様々な周波数の非常に弱いスプリアス信号によって包囲され る基本周波数ｆＤＤＳの強い信号として特徴づけられる。第４Ｂ図において、点 Ｂ′におけるリミッタの出力は基本周波数のより高次の奇数調和成分、すなわち 、±３ｆ　、±５ＤＳ ｆ９，３等の信号を除いて除去された実質的にすべてのスプリアス信号を有する 基本周波数ｆ９，５の強い信号として特徴づけられる。基本周波数の調和成分は 除去されたとげ状ノイズよりも強い信号であるが、調和成分の次数が大きくなる につれてその強さが弱くなる。第４Ｃ図において、点Ｃ′におけるバンドパスフ ィルタの出力は、帯域外の信号なのでフィルタによって除去された調和成分を有 する基本周波数の強い信号として特徴づけられる。
第１図において、分局器１１２は所定の整数値Ｍによって分周された制限／増大 基準信号の周波数に等しい周期的周波数を有する分周基準信号を発生する基準信 号分周手段として使用される。周波数分周された基準信号は位相同期ループ基準 周波数として位相同期ループ１１４に供給される。
好ましい実施例においては、位相同期ループ１１４は位相検出器１１６、ループ フィルタ１１８、電圧制御発振器（ＶＣｏ）１２０、ループ分周器１２２とを具 備する。位相同期ループ１１４は入力基準信号の周波数の整数倍である周期的周 波数を有するループ出力信号を発生する周波数同調手段として使用される。
位相検出器１１６の１つの入力はリミッタ１１１または分周器１１２（使用され た場合）の出力に結合される。他の実施例においては、リミッタ１１１′がＤＤ Ｓ１０２の出力に配置され、フィルタ１１０または分周器１１２　（使用された 場合）の出力が位相検出器１１６の入力に結合される。位相検出器１１６の出力 は概してオペアンプフィルタとして構成されるループフィルタ１１８の入力に結 合される。ループフィルタ１１８の出力はＶＣＯ１２０の制御入力に結合される 。
ＶＣＯ１２０の出力は位相同期ループ出力信号として供給され、ループ分周器１ ２２の入力にフィードバックされる。ループ分周器１２２の出力は位相検出器１ １６の他の入力として結合される。
位相検出器１１６はＤＤＳ回路によって供給された基準信号を分周ループ出力信 号と比較する比較手段として使用される。位相検出器１１６はＤＤＳ回路からの 基準信号と、周波数同調制御信号を発生する分周ループ出力信号との位相の相違 に応答する。位相検出器１１６は電圧レベルが比較された信号の周波数の相違に 比例する周波数同調制御信号を発生する。
ループフィルタ１１８は同調制御信号フィルタとして使用される。ループフィル タ１１８は周波数同調制御信号を受信して濾波し、ｖＣＯ制御信号を提供する。
ＶＣＯ制御信号はＶＣＯ１２０の電圧制御入力に供給される。
ＶＣＯ１２０はＶＣＯ制御信号に応答してループ出力信号を発生する周波数発生 手段として使用される。特に、ＶＣ０１２０は入力ＶＣＯ制御信号の電圧レベル の変化に応答してループ出力信号の周波数を変更する。
ループ分周器１２２はループ出力信号を受信すべくＶＣＯ１２０の出力に結合さ れている。ループ分周器１２２はループ出力信号を受信してＮで分周されたルー プ出力信号に周波数対応する分周ループ信号を発生するループ分周手段として使 用される。分周されたループ信号は位相比較器１１６の他の入力に供給される。
ループ分周器１２２はループ出力信号周波数が位相検出器１１６にフィードバッ クすべく分周された整数除算値を設定する周波数粗調整信号に応答する。
動作時、ＤＤＳはデジタルの周期的波形、概してサイン波形を発生するが、より 高いレートで位相を蓄積することによって所定の周波数の正弦波も容易に発生で きる。蓄積された位相はルップアップテーブルを介して周期的波形に変換される 。周期的波形のデジタル表示はデジタル／アナログ変換器を使用してアナログに 変換される。
位相同期ループ１１４は周波数解像度がその基準周波数に等しい範囲の周波数を 出力すべく設計されている。例えば、位相同期ループ１１４は２００乃至４００ ＭＨｚの間で変化するループ出力信号を発生すべく設計される。位相同期ループ １１４に供給された基準周波数が１０ＭＨｚの場合は、位相同期ループ１１４か らの可能な出力は２００．２１０，２２０．２３０、・・・、３９０．４００Ｍ Ｈｚである。各位相同期ループ出力信号の周波数はループの分割比であり、この 値は出力分周器１２２が分周する値であり、基準周波数によって乗算される。例 えば、ループ分周器１２２は２７０ＭＨｚの周波数のループ出力信号を発生すべ く２７　（Ｎ＝２７）によってループ出力周波数を分周すべく設定される。ＤＤ Ｓをループに対する基準として使用することにより基準周波数は極端に小さいス テップで変化される。ＤＤＳによって駆動された位相同期ループのステップサイ ズはループ分周器の除数値（Ｎ）によって変化するので、出力周波数の範囲に渡 って一定とはならない。
フィルタ１１０は重要な構成要素であり、好ましくは帯域をできるだけ狭くかつ 、ロールオフをできるだけ急俊になるように設計されたバンドパスフィルタを使 用する。したがってこのフィルタは水晶フィルタかまたは表面弾性波（ＳＡＷ） フィルタである。選択的分周器１１２を使用することによって、フィルタ１１０ の中心周波数の選択度を大きくすることができる。例えば、ＩＭＨｚの中心周波 数の水晶フィルタを得ることは困難であるが、１０ＭＨｚの中心周波数を設定す ることは容易である。ＩＪＩＨｚの位相同期ループ１１４に対する基準周波数を 要する設計は実現可能である。したがって、１０ＭＨｚの中心周波数をもつＤＤ Ｓ出力信号は１０ＭＨｚの水晶フィルタへの入力として提供される。水晶フィル タの出力は位相同期ループ入力に供給される前に固定分周器に供給される。分周 器１１２はＤＤＳ位相ノイズの振幅と２０１０ｇ（Ｍ）ｄＢだけスプリアス成分 を低減する利点がある。
ここで、Ｍは固定の分周比である。
第１図の周波数合成器のスプリアス動作は容易に解析される。ＤＤＳ出力は出力 波形の概して位相切断、波形の振幅量子化、ＤＡＣ出力の非線形性、さらに、サ ンプリング工程に起因する偽信号によって発生されるスプリアス信号を含む。
ＤＤＳ出力の位相ノイズはＤＤＳクロック信号の位相ノイズ特性及びＤＤＳを含 むデジタル回路のノイズ動作によって統制される。第３Ａ乃至３Ｃ図及び第４Ａ 乃至４０図において説明したように、とげ状ノイズの多くは大幅に低減されるか あるいは除去される。
位相同期ループ１１４は基準入力に適用される信号に対するローパスフィルタと して作用する。第２次のループの場合、ループは位相同期ループ帯域に等しい帯 域をもつ第２次のローパスフィルタ特性を有する。基準とげ状ノイズ及び位相ノ イズは電圧で因子Ｎだけ、ｄＢで２０　ｌ　ｏｇ　（Ｎ）ｄＢだけループ内で乗 算される。ここで、Ｎはループ分周器１２２の除数値である。ループ出力信号は 乗算された基準とげ状ノイズと位相ノイズの帯域スペクトルによって包囲された 出力周波数によって特徴づけられる。フィルタ１１０とリミッタ１１１　（又は リミッタ１１１’）がない場合、このスペクトルはＤＤＳ出力に２０　ｌｏｇ　 （Ｍ）ｄＢ加えたもののスプリアス成分であり、位相同期ループ帯域の外部でオ クターブごとに６ｄＢだけ抑制される。フィルタ１１０はスプリアス信号と位相 ノイズ、特に、ＤＤＳによって発生されたノイズを抑制するのに使用される。
位相同期ループの顕著な特性は、それがＤＤＳスプリアス信号の振幅をＮだけ乗 算することである。しかしながら、位相同期ループ合成器出力周波数とＤＤＳと げ状ノイズとの周波数の相違は、ＤＤＳ出力周波数とＤＤＳとげ状ノイズ周波数 との間の相違と同じである。ＤＤＳ出力周波数に関するＤＤＳとげ状ノイズの振 幅によって、位相同期ループ合成出力のＦＭ変調が発生する。この変調によって 、ＤＤＳとげ状ノイズに関連するとげ状ノイズの調和成分群が発生されるが、そ の振幅は調和成分の次数とともに減少する。これらのＦＭとげ状ノイズは合成器 出力周波数に隣接するが、概して急激に低下する。したがって、とげ状ノイズは 出力周波数を包囲するフィルタ１１０に等しい帯域内の合成器出力に存在するも のと考えられる。さらに、十分な形状因子と最大の減衰を有するフィルタ１１０ を選択することによってきれいな出力を任意に得ることができる。しかしながら 、フィルタ１１０とリミッタ１１１を使用することによって、ＤＤＳ１０２によ って発生される全体のとげ状ノイズを低減することができる。
第１図の周波数合成器の他の例として、２００乃至４００ＭＨｚの範囲の周波数 を出力するのに要する合成器を考える。
位相同期ループ１１４はＩＭＨｚのステップ解像度を有するものとする。位相同 期ループ１１４に対する基準入力はＩＭＨｚが中心であり、ループ分周器１２２ の除数の値Ｎは２００≦Ｎ≦４００である。合成器の出力は、ＤＤＳ及びフィル タ／リミッタ構成から位相同期ループに入力される基準周波数のＮ倍のステップ である。ＤＤＳはＩＭＨｚの位相同期ループ解像度をつなぐのに十分な範囲の周 波数を出力する必要がある。ＤＤＳの出力の帯域はＮの最小値、例えば、５ＫＨ ２に等しいＩ　Ｍ　Ｈｚ　／　２００によって分周されるループ周波数解像度で ある。ＤＤＳはＩＭＨｚ±２．５ＫＨｚの信号を出力しなければならない。
合成器の解像度はＤＤＳのＮ倍である。０．０１Ｈｚの通常のＤＤＳ周波数解像 度の場合、合成器解像度は低周波端で２Ｈｚから高周波端で４Ｈｚの間で変化す る。過渡応答の問題を無視すれば、フィルタ１１０はできるだけ狭く、すなわち 、約６ＫＨｚ、１ｄＢの帯域ですることができる。合成器は±３ＫＨｚの出力ト ーン内のＤＤＳに起因し、フィルタ１１０の特性、リミッタ１１１の特性、さら にループ応答ごとに低下するスプリアス信号を出力する。これらのスプリアス信 号のｄＢでの最大レベルは“清浄化”フィルタの帯域プラス５２ｄＢ内のＤＤＳ とげ状ノイズの最大レベルである。ここで、５２ｄＢは１０１１０１ｏ　）、す なわち、１０１ａｘ ｏｇ（４００）である。同様に、ＤＤＳ位相ノイズは５２ｄＢ最大値によって乗 算され、フィルタ１１０とループ応答によって濾波される。したがって、合成器 は隣接するスプリアス信号と基準による隣接する位相ノイズペデスタルを発生す るが、“清浄化”フィルタ及びループ帯域をはるかに越えた理論的なとげ状ノイ ズは発生しない。
第１図の周波数合成器の過渡応答及びスイッチング時間はフィルタ１１０の帯域 と位相同期ループ１１４のループ特性によって決定される。ＤＤＳは概して１０ ０ナノセカンド以下のスイッチング時間を有するので、スイッチング時間に大き な影響を与えることはない。位相同期ループの整定時間はループ帯域と逆の関係 ををする。ループの安定を維持するために、位相同期ループのループ帯域は概し て周波数ステップサイズの５乃至１０パーセントはどの広さである。第１図の周 波数合成器の設計は比較的大きな周波数ステップサイズ、すなわち、広い許容可 能なループ帯域の位相同期ループによって極度に微細な周波数解像度を提供する 。第１図の実施例の位相同期ループはすぐに整定する。
したがって、第１図の実施例においては、スイッチング時間は位相同期ループ１ １４のループ帯域ではなく、フィルタ１１０の過渡特性によって統制される。フ ィルタ１１０の選択はスプリアスノイズ動作と合成器のスイッチング速度とのト レードオフである。
上記した実施例においては、ＤＤＳ１０２及びフィルタ１１０は１０ＭＨｚで中 心化され、１０の除数値の分周器１１２がこれに続く。この回路は位相同期ルー プ１１４に対してＩ　Ｍ　Ｈｚ±２．５ＭＨｚの入力を提供する。１０ＭＨｚの フィルタ１１０の帯域は約６０ＫＨｚであり、６ＫＨｚの設計よりも高速の整定 時間を提供する。広い帯域の“清浄イじフィルタは広い範囲のＤＤＳとげ状ノイ ズを通過させるが、分周器１１２による改善によって２０ｄＢだけ相殺される。
第２図は位相同期ループ内にＤＤＳを組み込む周波数合成器の他の実施例のブロ ック図である。第２図において、合成器は、ループ内に直接デジタル合成器を組 み込んだ位相同期ループを具備する回路２０２を含む。回路２０２は固定基準分 周器２０６を介して概して周波数標準器２０４からの基準周波数を受信する。周 波数標準出力信号の周波数は回路２゜２へ入力すべく固定基準分周器２０６によ って分周される。
回路２０２は位相検出器２０８、ループフィルタ２１０、ＶＣ０２１２、選択的 ループ分周器２１４、ＤＤＳ２１６、ＤＤＳ清浄化フィルタ２１８、リミッタ２ １９、選択的ループ分周器２２０を具備する。固定基準分周器２０６からの出力 、ｆ　は１つの入力として位相検出器２０８に供給される。
位相検出器２０８の出力は前記したようにループフィルタ２１０の入力に結合さ れる。ループフィルタ２１０の出力は制御電圧としてＶＣＯ２１２に結合される 。
ＶＣＯ２１２の出力は周波数合成器出力として供給され、ＶＣＯ出力信号は直接 あるいは選択的ループ分周器２１４を介してＤＤＳ２１６のＤＤＳクロック入力 にフィードバックされる。ＤＤＳ２１６はＤＤＳ周波数を設定するのに使用され る周波数制御入力信号を提供される。ＤＤＳ２１６の出力はフィルタ２１８に供 給される。フィルタ２１８の出力はリミッタ２１９の入力に供給される。リミッ タ２１９の出力は直接又は選択的ループ分周器２２０を介して位相検出器２０８ の他の入力に供給される。他の実施例においては、リミッタ２１９はフィルタ２ １８の出力から取り除かれその入力に挿入される。第２図の実施例のこの変形に おいては、リミッタは参照数字２１９′によって示される点線によって例示され る。
第２図の特定の実施例において、合成器出力周波数は、固定基準分周器２０６か ら位相検出器２０８へ入力される基準周波数ｆ　５ＤＤＳ２１６を制御する周波 数制御信号のデジタルワードのビットの数Ｎ１周波数制御信号によって決定され るＤＤＳステップサイズＡ１そして、分周器２１４．２２０の値ＸＳＹの関数で ある。次の方程式は合成器出力周波数第３図の実施例において、ＤＤＳ２１６と フィルタ２１８は位相同期ループフィードバック通路内に組み込まれる。したが って、フィルタ２１８は位相同期ループのダイナミックスに影響を及ぼす。ルー プの安定性を図るために、フィルタ２１８の帯域はループ帯域に比較してより広 くする必要がある。さらに、合成器ステップサイズは一定ではないが、変数Ａ、 周波数制御信号の関数である。しかしながら、第２図の実施例は第１図の実施例 の他の利点をすべて実現する。
第１又は第２図の実施例に関して、いくつかの回路が組み合わされ、各周波数合 成器がＦＥＴ）ランジスタ又はＰＩＮダイオードスイッチなどのスイッチングデ バイスに出力信号を供給する。このようなスイッチングデバイスは出力信号に対 して多数の周波数合成器の出力間の選択を提供する。周波数合成器を形成するＤ ＤＳや位相同期ループを使用する多くの他の変更がここに開示された教義を使用 して実現できる。
第５図はＤＤＳ駆動された位相同期ループの典型的な応用を示すブロック図であ る。第５Ａ図において、アップコンバータ５００はローパスフィルタ５０２．５ ０４とイメージリジェクトミキサ５０６とを具備する。■及びＱチャネルベース バンドデータ又はビデオ信号が各々フィルタ５０２．５０４に入力される。濾波 されたＩ及びＱチャネル信号はフィルタ５０２．５０４からイメージリジェクト ミキサ５０６に出力される。ＤＤＳ駆動された位相同期ループ５０８は入力信号 の周波数がアップコンバートされるアップコンバータ５００のイメージリジェク トミキサ５０６へ入力すべく局部発振器信号を発生する。周波数がアップコンバ ートされた信号はイメージリジェクトミキサ５０６から出力される。
第５Ｂ図に示すように、ＤＤＳ駆動される位相同期ループ発生信号は比較的広い データ又はビデオスペクトルをアップコンバートするときに使用するときは、と げ状ノイズを発生しないように見える。第５Ｂ図において、周波数アップコンバ ートされたデータ又はビデオスペクトルエンベローブは点線５１０によって示さ れる。搬送波周波数Ｆ　は参照数字５１０によって示される。さらに、潜在的な スプリアストーンは点線５１４によって示される。復調回路が隣接スプリアスト ーン、概して２０乃至３５ｄＢＣの信号を復調するのに問題を生じないならば、 ＤＤＳ駆動された位相同期ループ周波数合成器の方法が理想的である。
前記した好ましい実施例の記載は当業者が本発明を製造又は使用できるようにす べく提供された。これらの実施例に対する様々な変更が当業者にとって容易に実 施可能であり、ここに記載された一般的な原理は発明的才能なしに他の実施例に 適用される。すなわち、本発明は以上示された実施例に限定されず、ここに開示 された原理と新規な特徴に一致した最も広い権利範囲を有するものである。
周；ａ筑 特表千５−５０７８１８　（１３） ＦＩＧ、５Ｂ 補正書の翻訳文提出書（特許法第１８４条の８）平成４年９月２８日

Claims (47)

    【特許請求の範囲】
  1. １．複数の基準周波数から選択された周波数の周期的信号を発生する可変基準手 段と、 前記周期的信号を受信して、前記周期的信号周波数の倍数である周波数の出力信 号を発生する周波数同調手段とを具備する周波数合成装置。
  2. ２．前記可変基準手段と前記周波数同調手段との間に配置され、前記周期的信号 を受信して振幅制限するリミッタ手段をさらに含む請求の範囲第１項に記載の装 置。
  3. ３．前記可変基準手段が、 選択された位相増加値を示すデジタル周波数制御信号を受信し、外部で発生され たクロック信号を受信し、前記クロック信号に対応するレートで位相増加値を蓄 積し、前記蓄積された位相増加値に対応する蓄積器出力信号を供給する位相蓄積 手段と、 各々が蓄積された各位相増加値に対応する複数の振幅値を記憶し、前記蓄積器出 力信号を受信して前記蓄積器出力信号の各蓄積位相増加値に対応する振幅値を示 すメモリ出力信号を供給するメモリ手段と、 前記メモリ出力信号を受信し、前記受信されたメモリ出力信号を前記メモリ出力 信号振幅値に対応するアナログ振幅信号に変換して前記周期的信号として前記ア ナログ振幅信号を供給する変換手段とを具備する請求の範囲第１項に記載の装置 。
  4. ４．前記周波数同調手段が、 前記周期的信号とフィードバック信号とを受信し、前記周期的信号と前記フィー ドバック信号との間の位相の相違を検出して対応する誤差信号を供給する位相検 出手段と、前記誤差信号を受信し、前記誤差信号のノイズを濾波して制御信号と して前記濾波された誤差信号を供給するループフィルタ手段と、 前記制御信号を受信して前記出力信号を発生する可変発振手段と、 前記出力信号を受信し、前記出力信号周波数をＮによって分周してＮによって分 周された前記出力信号周波数に周波数対応する前記フィードバック信号を供給す る分周手段とを具備し、前記出力信号周波数が前記周期的信号周波数のＮ倍であ る請求の範囲第１項に記載の装置。
  5. ５．前記周波数同調手段が、 前記周期的信号とフィードバック信号を受信し、前記周期的信号と前記フィード バック信号との間の位相の相違を検出し、対応する誤差信号を供給する位相検出 手段と、前記誤差信号を受信し、前記誤差信号のノイズを濾波して前記濾波され た誤差信号を制御信号として供給するループフィルタ手段と、 前記制御信号を受信して前記出力信号を発生する可変発振手段と、 前記出力信号を受信し、前記出力信号周波数をＮによって分周してＮによって分 周された前記出力信号周波数に周波数対応する前記フィードバック信号を供給す る分周手段とを具備し、前記出力信号周波数が前記周期的信号周波数のＮ倍であ る請求の範囲第４項に記載の装置。
  6. ６．前記可変基準手段が、 選択された位相増加値を示すデジタル周波数制御信号を受信し、外部で発生され たクロック信号を受信し、前記クロック信号に対応するレートで位相増加値を蓄 積して前記蓄積された位相増加値に対応する蓄積器出力信号を供給する位相蓄積 手段と、 各々が蓄積された各位相増加値に対応する複数の振幅値を記憶し、前記蓄積器出 力信号を受信して前記蓄積器出力信号の蓄積された各位相増加値に対応する振幅 値を示すメモリ出力信号を供給するメモリ手段と、 前記メモリ出力信号を受信し、この受信したメモリ出力信号を前記メモリ出力信 号振幅値に対応するアナログ振幅信号に変換してこのアナログ振幅信号を前記周 期的信号として供給する変換手段とを具備する請求の範囲第２項に記載の装置。
  7. ７．前記周波数同調手段が、 前記周期的信号とフィードバック信号とを受信して前記周期的信号と前記フィー ドバック信号との間の位相の相違を検出して対応する誤差信号を供給する位相検 出手段と、前記誤差信号を受信し、前記誤差信号のノイズを濾波して前記濾波さ れた誤差信号を制御信号として供給するループフィルタ手段と、 前記制御信号を受信して前記出力信号を発生する可変発振手段と、 前記出力信号を受信し、前記出力信号周波数をＮによって分周してＮによって分 周された前記出力信号周波数に周波数対応する前記フィードバック信号を供給す る分周手段とを具備し、前記出力信号周波数が前記周期的信号周波数のＮ倍であ る請求の範囲第２項に記載の装置。
  8. ８．前記周波数同調手段が、 前記周期的信号とフィードバック信号とを受信して前記周期的信号と前記フィー ドバック信号との間の位相の相違を検出して対応する誤差信号を供給する位相検 出手段と、前記誤差信号を受信し、前記誤差信号のノイズを濾波してこの濾波さ れた誤差信号を制御信号として供給するループフィルタ手段と、 前記制御信号を受信して前記出力信号を発生する可変発振手段と、 前記出力信号を受信し、前記出力信号周波数をＮによって分周してＮによって分 周された前記出力信号周波数に周波数対応する前記フィードバック信号を供給す る分周手段とを具備し、前記出力信号周波数が前記周期的信号周波数のＮ倍であ る請求の範囲第７項に記載の装置。
  9. ９．前記可変基準手段と前記周波数同調手段との間に配置され、前記周期的信号 を受信し、前記周期的信号のスペクトル純度を増大して前記スペクトル純度が増 大された周期的信号を前記周波数同調手段に供給するフィルタ手段をさらに具備 する請求の範囲第１項に記載の装置。
  10. １０．前記可変基準手段と前記リミッタ手段との間に配置され、前記周期的信号 を受信し、前記周期的信号のスペクトル純度を増大して前記スペクトル純度が増 大された周期的信号を前記リミッタ手段に供給するフィルタ手段をさらに具備す る請求の範囲第２項に記載の装置。
  11. １１．前記リミッタ手段と前記周波数同調手段との間に配置され、前記振幅制限 された周期的信号を受信し、前記振幅制限された周期的信号のスペクトル純度を 増大して前記スペクトル純度が増大された振幅制限周期的信号を前記周波数同調 手段に供給するフィルタ手段をさらに具備する請求の範囲第２項に記載の装置。
  12. １２．前記変換手段と前記位相検出手段との間に配置され、前記周期的信号を受 信し、前記周期的信号のスペクトル純度を増大して前記スペクトル純度が増大さ れた周期的信号を前記位相検出手段に供給するフィルタ手段を具備する請求の範 囲第５項に記載の装置。
  13. １３．前記変換手段と前記リミッタ手段との間に配置され、前記周期的信号を受 信し、前記周期的信号のスペクトル純度を増大して前記スペクトル純度が増大さ れた周期的信号を前記リミッタ手段に供給するフィルタ手段をさらに具備する請 求の範囲第８項に記載の装置。
  14. １４．前記リミッタ手段と前記位相検出手段との間に配置され、前記振幅制限さ れた周期的信号を受信し、前記振幅制限された周期的信号のスペクトル純度を増 大して前記スペクトル純度が増大された振幅制限周期的信号を前記位相検出手段 に供給するフィルタ手段を具備する請求の範囲第８項に記載の装置。
  15. １５．前記フィルタ手段と前記位相検出手段との間に配置され、前記スペクトル 純度が増大された周期的信号を受信して周波数分周し、Ｍによって分周された前 記周期的信号周波数に周波数対応する分周周波数周期的信号を前記位相検出手段 に供給する付加的分周手段をさらに具備し、前記出力信号周波数が前記分周周波 数の周期的信号周波数のＮ倍である請求の範囲第１２項に記載の装置。
  16. １６．前記リミッタ手段と前記位相検出手段との間に配置され、前記スペクトル 純度が増大された振幅制限周期的信号を受信して周波数分周し、Ｍによって分周 された前記周期的信号周波数に周波数対応する分周周波数周期的信号を前記位相 検出手段に供給する付加的分周手段を具備し、前記出力信号周波数が前記分周周 波数の周期的信号周波数のＮ倍である請求の範囲第１３項に記載の装置。
  17. １７．前記フィルタ手段と前記位相検出手段との間に配置され、前記スペクトル 純度増大された振幅制限周期的信号を受信し、Ｍによって分周された前記周期的 信号周波数に周波数対応する分周周波数の周期的信号を前記位相検出手段に供給 する付加的分周手段を具備し、前記出力信号周波数が前記分周周波数の周期的信 号周波数のＮ倍である請求の範囲第１４項に記載の装置。
  18. １８．外部で発生された位相データと外部で発生されたクロック信号とを各々受 信する微調整周波数入力とＤＤＳクロック入力と、基準信号が供給される出力と を有する直接デジタル合成器（ＤＤＳ）と、 前記ＤＤＳ出力に結合された入力と、出力とを有するフィルタと、 前記フィルタ出力に結合されたループ入力と、Ｎによって分周された信号を受信 する周波数粗調整入力と、ループ出力とを具備する位相同期ループとを具備し、 この位相同期ループが前記基準信号の周波数のＮ倍の周波数の合成出力信号を前 記ループ出力に供給する周波数合成器。
  19. １９．前記フィルタと前記位相同期ループとの間に配置され、前記フィルタ出力 に結合された入力と前記ループ入力に結合された出力とを有するリミッタをさら に具備する請求の範囲第１８項に記載の合成器。
  20. ２０．前記フィルタと前記位相同期ループとの間に配置され、前記フィルタ出力 に結合された入力と、前記ループ入力に結合された出力とを有する分周器を具備 し、前記分周器がＭによって前記基準信号周波数を分周し、前記位相同期ループ がＭによって分周された前記基準信号周波数のＮ倍の周波数の前記合成器出力信 号を供給する請求の範囲第１８項に記載の合成器。
  21. ２１．前記リミッタと前記位相同期ループとの間に配置され、前記リミッタ出力 に結合された入力と、前記ループ出力に結合された出力とを有する分周器をさら に具備し、この分周器がＭによって前記基準信号周波数を分周し、前記位相同期 ループがＭによって分周された前記基準信号周波数のＮ倍の周波数の前記合成出 力信号を供給する請求の範囲第１９項に記載の合成器。
  22. ２２．前記直接デジタル合成器が、 前記位相データを受信する位相データ入力と、前記クロック信号を受信する蓄積 器クロック入力と、蓄積器出力とを有する位相蓄積器と、 各々が所定のサイン値を記憶する複数のアドレス指定可能な記憶位置と、前記蓄 積器出力に結合されたアドレス入力と、前記クロック信号を受信するメモリクロ ック入力と、メモリ出力とを有するリードオンリメモリと、前記メモリ出力に結 合された変換器入力と、前記クロック信号を受信する変換器クロック入力と、変 換器出力とを有するデジタル／アナログ変換器とを具備する請求の範囲１８項に 記載の合成器。
  23. ２３．前記直接デジタル合成器が、 前記位相データを受信する位相データ入力と、前記クロック信号を受信する蓄積 器クロック入力と、蓄積器出力とを有する位相蓄積器と、 各々が所定のサイン値を記憶する複数のアドレス指定可能な記憶位置と、前記蓄 積器出力に結合されたアドレス入力と、前記クロック信号を受信するメモリクロ ック入力とメモリ出力とを有するリードオンリメモリと、 前記メモリユニットに結合された変換器入力と、前記クロック信号を受信する変 換器クロック入力と、変換器出力とを有するデジタル／アナログ変換器を具備す る請求の範囲第１９項に記載の合成器。
  24. ２４．前記位相同期ループが、 前記フィルタ出力に結合された基準入力とフィードバック入力と、検出器出力と を有する位相検出器と、前記検出器出力に結合されたループフィルタ入力と、ル ープフィルタ出力とを有するループフィルタと、前記ループフィルタ出力に結合 された制御入力と、前記合成器出力が供給される発振器出力とを有する電圧制御 発振器と、 前記発振器出力に結合された分周器入力と、前記Ｎによって分周された信号を受 信する分周器制御入力と、前記検出器フィードバック入力に結合された分周器出 力を有する可変周波数分周器とを具備する請求の範囲第２２項に記載の周波数合 成器。
  25. ２５．前記位相同期ループが、 前記リミッタ出力に結合された基準入力と、フィードバック入力と、検出器出力 とを有する位相検出器と、前記検出器出力に結合されたループフィルタ入力とル ープフィルタ出力とを有するループフィルタと、前記ループフィルタ出力に結合 された制御入力と、前記合成器出力が供給される発振器出力とを有する電圧制御 発振器と、 前記発振器出力に結合された分周器入力と、前記Ｎによって分周された信号を受 信する分周器制御入力と、前記検出器フィードバック入力に結合された分周器出 力を有する可変周波数分周器とを具備する請求の範囲第２３項に記載の周波数合 成器。
  26. ２６．前記フィルタと前記位相同期ループとの間に配置され、前記フィルタ出力 に結合された入力と、前記基準入力に結合された出力とを具備する分周器をさら に具備し、前記合成器がＭによって前記基準信号周波数を分周し、前記合成器出 力信号がＭによって分周された前記基準信号周波数のＮ倍の周波数である請求の 範囲第２４項に記載の合成器。
  27. ２７．前記リミッタと前記位相同期ループとの間に配置され、前記基準入力に結 合された入力を有する分周器をさらに具備し、前記分周器がＭによって前記基準 信号周波数を分周し、前記合成器出力信号がＭによって分周された前記基準信号 周波数のＮ倍の周波数である請求の範囲第２５項に記載の合成器。
  28. ２８．外部的に発生された所定の周波数の基準信号を受信する基準入力と、フィ ードバック入力と、出力とを有する位相検出器と、 前記検出器出力に結合された入力と、出力とを有するループフィルタと、 前記ループフィルタ出力に結合された入力と、合成器出力信号を供給する出力と を有する電圧制御発振器と、前記発振器出力に結合されたＤＤＳクロック入力と 、外部的に発生された位相データを受信する周波数制御入力と、出力とを有する 直接デジタル合成器（ＤＤＳ）と、前記ＤＤＳ出力に結合された入力と、前記検 出器フィードバック入力に結合された出力とを有するバンドパスフィルタとを具 備する位相同期ループ周波数合成器。
  29. ２９．前記バンドパスフィルタと前記検出器との間に配置され、前記フィルタ出 力に結合された入力と、前記検出器フィードバック入力に結合された出力とを有 するリミッタをさらに具備する請求の範囲第２８項に記載の合成器。
  30. ３０．前記ＤＤＳと前記バンドパスフィルタとの間に配置され、前記ＤＤＳ出力 に結合された入力と、前記フィルター入力に結合された出力とを有するリミッタ をさらに具備する請求の範囲第２８項に記載の合成器。
  31. ３１．前記直接デジタル合成器が、 前記位相データを受信する位相データ入力と、前記発振器出力に結合された蓄積 器クロック入力と、蓄積器出力とを有する位相蓄積器と、 各々が所定のサイン値を記憶する複数のアドレス指定可能な記憶位置と、出力す べく前記蓄積器に結合されたアドレス入力と、前記発振器出力に結合されたメモ リクロック入力と、メモリ出力とを有するリードオンリメモリと、前記メモリ出 力に結合された変換器入力と、前記発振器出力に結合された変換器クロック入力 と、前記バンドパスフィルタ入力に結合された変換器出力とを有するデジタル／ アナログ変換器とを具備する請求の範囲第２８、２９、３０項のいずれかに記載 の合成器。
  32. ３２．前記発振器と前記ＤＤＳとの間に配置され、前記発振器出力に結合された 入力と、前記ＤＤＳクロック入力に結合された出力とを有するループ分周器をさ らに具備し、前記第１のループ分周器が前記ＤＤＳクロック入力に供給されたと き前記合成器出力信号周波数をＸで分周する請求の範囲第２８、２９、３０項の いずれかに記載の合成器。
  33. ３３．前記フィルタと前記位相検出器との間に配置され、前記フィルタ出力に結 合された入力と、前記検出器フィードバック入力に結合された出力とを有するル ープ分周器をさらに具備し、前記ループ分周器が前記検出器フィードバック入力 に供給すべく、前記ＤＤＳからの信号出力をＹで周波数分周する請求の範囲第２ ８及び３０項のいずれかに記載の合成器。
  34. ３４．前記リミッタと前記位相検出器との間に配置され、前記リミッタ出力に結 合された入力と、前記検出器フィードバック入力に結合された出力とを有するル ープ分周器をさらに具備し、前記第２のループ分周器が前記検出器フィードバッ ク入力に供給すべく、前記ＤＤＳからの信号出力をＹで周波数分周する請求の範 囲第２９項に記載の合成器。
  35. ３５．複数の基準周波数から選択された周波数の周期的信号を発生する可変基準 手段と、 前記周期的信号を受信し、前記周期的信号のスペクトル純度を増大して前記スペ クトル純度が増大された周期的信号の出力を供給するフィルタ手段と、 前記スペクトル純度が増大された周期的信号を受信して振幅制限するリミッタ手 段とを具備する周波数合成器。
  36. ３６．前記可変基準手段が、 選択された位相増加値を示すデジタル周波数制御信号を受信し、外部的に発生さ れたクロック信号を受信し、前記クロック信号に対応するレートで位相増加値を 蓄積して前記蓄積された位相増加値に対応する蓄積器出力信号を供給する位相蓄 積手段と、 各々が蓄積された各位相増加値に対応する複数の振幅値を記憶し、前記蓄積器出 力信号を受信して、前記蓄積器出力信号の蓄積された各位相増加値に対応する振 幅値を示すメモリ出力信号を供給するメモリ手段と、 前記メモリ出力信号を受信し、前記受信したメモリ出力信号を前記メモリ出力信 号振幅値に対応するアナログ振幅信号に変換して前記アナログ振幅信号を前記周 期的信号として供給する変換手段とを具備する請求の範囲第３５項に記載の装置 。
  37. ３７．複数の基準周波数から選択された周波数の周期的信号を発生する可変基準 手段と、 前記周期的信号を受信して振幅制限するリミッタ手段と、前記振幅制限された周 期的信号を受信し、前記振幅制限された周期的信号のスペクトル純度を増大して 前記スペクトル純度が増大された振幅制限周期的信号を供給するフィルタ手段と を具備する周波数合成器。
  38. ３８．前記可変基準手段が、 選択された位相増加値を示すデジタル周波数制御信号を受信し、外部的に発生さ れたクロック信号を受信し、前記クロック信号に対応するレートで位相増加値を 蓄積して前記蓄積された位相増加値に対応する蓄積器出力信号を供給する位相蓄 積手段と、 各々が蓄積された各位相増加値に対応する複数の振幅値を記憶し、前記蓄積器出 力信号を受信して前記蓄積器出力信号の蓄積された各位相増加値に対応する振幅 値を示すメモリ出力信号を供給するメモリ手段と、 前記メモリ出力信号を受信し、前記受信したメモリ出力信号を前記メモリ出力信 号振幅値に対応するアナログ振幅信号を変換して前記アナログ振幅信号を前記周 期的信号として供給する変換手段とを具備する請求の範囲第３７項に記載の装置 。
  39. ３９．複数の周波数から選択された周波数のアナログＤＤＳ出力信号を発生する 直接デジタル合成器（ＤＤＳ）を提供する工程と、 外部的に発生された位相データとクロック信号とを前記ＤＤＳに供給する工程と 、 前記位相データと前記クロック信号の入力に応答して前記位相データに対応する 周波数を有するＤＤＳアナログ出力信号を前記ＤＤＳ内に発生する工程と、 入力基準信号に対応する周波数のループ出力信号とＮによる分周信号とを発生す る位相同期ループを提供する工程と、前記ＤＤＳ出力信号を前記基準信号として かつ、前記Ｎによる分周信号を前記位相同期ループに供給する工程と、前記ＤＤ Ｓ出力信号と前記Ｎによる分周信号の前記入力に応答して、前記発生されたＤＤ Ｓ出力信号の倍数に周波数対応する前記ループ出力信号を前記位相同期ループ内 に発生する工程とを具備する周波数合成方法。
  40. ４０．前記ＤＤＳ出力信号のスペクトル純度を増大する工程をさらに具備する請 求の範囲第３９項に記載の方法。
  41. ４１．前記ＤＤＳ出力信号の振幅を制限する工程をさらに具備する請求の範囲第 ３９項に記載の方法。
  42. ４２．前記スペクトル純度が増大されたＤＤＳ出力信号の振幅を制限する工程を さらに含む請求の範囲４０項に記載の方法。
  43. ４３．分周された前記スペクトル純度が増大されたＤＤＳ出力信号周波数をＭに よって分周する工程と、前記分周周波数信号を前記位相同期ループに供給する工 程とを具備し、前記位相同期ループがＭによって分周された前記ＤＤＳ出力信号 周波数のＮ倍の周波数のループ出力信号を発生する請求の範囲第４０項に記載の 方法。
  44. ４４．前記スペクトル純度が増大された振幅制限ＤＤＳ出力信号周波数をＭによ って分周する工程と、前記分周された周波数信号を前記位相同期ループに供給す る工程とを具備し、前記位相同期ループがＭによって分周された前記ＤＤＳ出力 信号周波数のＮ倍の周波数のループ出力信号を発生する工程とをさらに具備する 請求の範囲第４２項に記載の方法。
  45. ４５．複数の周波数から選択された周波数のアナログＤＤＳ出力信号を発生する 直接デジタル合成器（ＤＤＳ）を提供する工程と、 外部的に発生された位相データとクロック信号を前記ＤＤＳに供給する工程と、 前記位相データと前記クロック信号の入力に応答して前記位相データに対応する 周波数を有するＤＤＳアナログ出力信号を前記ＤＤＳ内に発生する工程と、 前記ＤＤＳアナログ出力信号のスペクトル純度を増大する工程と、 前記ＤＤＳアナログ出力信号を振幅制限する工程とを具備する方法。
  46. ４６．入力基準信号に対応する周波数のループ出力信号とＭによる分周信号とを 発生する位相同期ループを提供する工程と、 前記基準信号として前記スペクトル純度が増大された振幅制限ＤＤＳ出力信号と 前記Ｍ分周信号とを前記位相同期ループに供給する工程と、 前記ＤＤＳ出力信号と前記Ｎによる分周信号の入力に応答して、前記発生された ＤＤＳ出力信号の倍数に周波数対応する前記ループ出力信号を前記位相同期ルー プ内に発生する工程とを具備する請求の範囲第４５項に記載の方法。
  47. ４７．前記スペクトル純度が増大された振幅制限ＤＤＳ出力信号周波数をＭによ って分周する工程と、前記分周周波数信号を前記位相同期ループに供給する工程 とを具備し、前記位相同期ループがＭによって分周された前記ＤＤＳ出力信号周 波数のＮ倍の周波数のループ出力信号を発生する請求の範囲第４６項に記載の方 法。
JP91503193A 1990-03-29 1990-10-22 ハードリミッタを有し直接デジタル合成器によって駆動される位相同期ループ周波数合成器 Pending JPH05507818A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US502,101 1990-03-29
US07/502,101 US5028887A (en) 1989-08-31 1990-03-29 Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter
PCT/US1990/006058 WO1991015056A1 (en) 1990-03-29 1990-10-22 Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter

Publications (1)

Publication Number Publication Date
JPH05507818A true JPH05507818A (ja) 1993-11-04

Family

ID=23996340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP91503193A Pending JPH05507818A (ja) 1990-03-29 1990-10-22 ハードリミッタを有し直接デジタル合成器によって駆動される位相同期ループ周波数合成器

Country Status (12)

Country Link
US (1) US5028887A (ja)
EP (1) EP0521859B1 (ja)
JP (1) JPH05507818A (ja)
KR (1) KR100236891B1 (ja)
AT (1) ATE147905T1 (ja)
AU (1) AU657261B2 (ja)
CA (1) CA2079320C (ja)
DE (1) DE69029743T2 (ja)
DK (1) DK0521859T3 (ja)
ES (1) ES2095932T3 (ja)
GR (1) GR3022817T3 (ja)
WO (1) WO1991015056A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006235129A (ja) * 2005-02-23 2006-09-07 Matsushita Electric Ind Co Ltd 映像信号処理装置

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146473A (en) 1989-08-14 1992-09-08 International Mobile Machines Corporation Subscriber unit for wireless digital subscriber communication system
US5008900A (en) * 1989-08-14 1991-04-16 International Mobile Machines Corporation Subscriber unit for wireless digital subscriber communication system
KR0170630B1 (ko) * 1990-06-20 1999-03-20 강진구 휘도/색신호 전처리장치
US5084681A (en) * 1990-08-03 1992-01-28 Hewlett-Packard Company Digital synthesizer with phase memory
US5151661A (en) * 1991-08-26 1992-09-29 Westinghouse Electric Corp. Direct digital FM waveform generator for radar systems
JPH05145343A (ja) * 1991-11-18 1993-06-11 Nec Corp デイジタルｆｍ変調器
JP2545008B2 (ja) * 1991-11-21 1996-10-16 ソニー・テクトロニクス株式会社 可変周波数信号発生方法
JPH05191304A (ja) * 1992-01-08 1993-07-30 Nec Corp 送受信装置用シンセサイザ
US5281863A (en) * 1992-03-26 1994-01-25 Intel Corporation Phase-locked loop frequency-multiplying phase-matching circuit with a square-wave output
JPH05335937A (ja) * 1992-05-28 1993-12-17 Mitsubishi Electric Corp 周波数分周回路
US5329260A (en) * 1992-07-17 1994-07-12 Ii Morrow Inc. Numerically-controlled modulated oscillator and modulation method
JPH06177651A (ja) * 1992-12-08 1994-06-24 Uniden Corp 周波数シンセサイザ
US5323125A (en) * 1993-03-15 1994-06-21 Motorola, Inc. Frequency agile method for transmitting multi-level data
US5363403A (en) * 1993-04-22 1994-11-08 Interdigital Technology Corporation Spread spectrum CDMA subtractive interference canceler and method
US5553062A (en) * 1993-04-22 1996-09-03 Interdigital Communication Corporation Spread spectrum CDMA interference canceler system and method
US5394117A (en) * 1993-05-28 1995-02-28 Ail Systems, Inc. Direct digital synthesizer-based injection locked oscillator
US5423076A (en) * 1993-09-24 1995-06-06 Rockwell International Corporation Superheterodyne tranceiver with bilateral first mixer and dual phase locked loop frequency control
US5596290A (en) * 1993-10-08 1997-01-21 Northrop Grumman Corporation Direct frequency synthesizer having moderate bandwidth
US5631920A (en) * 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
US5488627A (en) * 1993-11-29 1996-01-30 Lexmark International, Inc. Spread spectrum clock generator and associated method
US5467294A (en) * 1994-03-09 1995-11-14 Hu; Vince High speed, low power direct digital synthesizer
US5487027A (en) * 1994-05-18 1996-01-23 Lord Corporation Process and apparatus for providing an analog waveform synchronized with an input signal
US5528308A (en) * 1994-05-31 1996-06-18 The Grass Valley Group, Inc. Direct synthesis of a digital audio sample clock
US5598440A (en) * 1994-11-08 1997-01-28 Mpb Technologies Inc. DDS driven DDS synthesizer for generating sinewave waveforms with reduced spurious signal levels
KR960016812B1 (ko) * 1994-11-26 1996-12-21 재단법인 한국전자통신연구소 하이브리드 주파수 합성기(Hybrid Frequency Synthesizer)
RU2176431C2 (ru) * 1995-03-16 2001-11-27 Квэлкомм Инкорпорейтед Запускаемый цифровым синтезатором с прямым синтезом частот синтезатор частот с очищающей схемой фазовой автоподстройки частоты
JPH08292218A (ja) * 1995-04-21 1996-11-05 Advantest Corp スペクトラムアナライザの測定方法
US5638010A (en) * 1995-06-07 1997-06-10 Analog Devices, Inc. Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters
US6885652B1 (en) 1995-06-30 2005-04-26 Interdigital Technology Corporation Code division multiple access (CDMA) communication system
US7020111B2 (en) 1996-06-27 2006-03-28 Interdigital Technology Corporation System for using rapid acquisition spreading codes for spread-spectrum communications
US7929498B2 (en) 1995-06-30 2011-04-19 Interdigital Technology Corporation Adaptive forward power control and adaptive reverse power control for spread-spectrum communications
ZA965340B (en) 1995-06-30 1997-01-27 Interdigital Tech Corp Code division multiple access (cdma) communication system
US7123600B2 (en) 1995-06-30 2006-10-17 Interdigital Technology Corporation Initial power control for spread-spectrum communications
US6032028A (en) * 1996-04-12 2000-02-29 Continentral Electronics Corporation Radio transmitter apparatus and method
JP3291198B2 (ja) * 1996-05-08 2002-06-10 富士通株式会社 半導体集積回路
US5953386A (en) * 1996-06-20 1999-09-14 Lsi Logic Corporation High speed clock recovery circuit using complimentary dividers
US5748047A (en) * 1996-08-15 1998-05-05 Northrop Grumman Corporation Microwave frequency generator and method of generating a desired microwave frequency signal
US5834985A (en) * 1996-12-20 1998-11-10 Telefonaktiebolaget L M Ericsson (Publ) Digital continuous phase modulation for a DDS-driven phase locked loop
KR19980080410A (ko) * 1997-03-21 1998-11-25 그레이프란시스아이. 디지털클록 신시사이저
JP2001519109A (ja) * 1997-04-07 2001-10-16 シーメンス アクチエンゲゼルシヤフト 相互デジタル合成によるデジタルａｆｃチューニング法
US5861766A (en) * 1997-04-17 1999-01-19 Western Digital Corporation Multimode frequency synthesizer having high loop gain in frequency seek mode
FI107479B (fi) * 1997-08-06 2001-08-15 Nokia Networks Oy Askelohjattu taajuussyntetisaattori
US20020051434A1 (en) * 1997-10-23 2002-05-02 Ozluturk Fatih M. Method for using rapid acquisition spreading codes for spread-spectrum communications
US6137852A (en) * 1997-12-23 2000-10-24 Motorola, Inc Phase detector circuit and method of phase detecting
US6263035B1 (en) 1998-02-02 2001-07-17 Oki Telecom, Inc. System and method for adjusting a phase angle of a recovered data clock signal from a received data signal
US6539411B1 (en) 1998-10-29 2003-03-25 Lucent Technologies Inc. Direct digital synthesizer
US6591091B1 (en) * 1998-11-12 2003-07-08 Broadcom Corporation System and method for coarse/fine PLL adjustment
US6369918B1 (en) * 1999-02-08 2002-04-09 National Semiconductor Corporation Apparatus, method, and computer program to reduce distortion of scanner restarts
US6347325B1 (en) * 1999-03-16 2002-02-12 Analog Devices, Inc. Direct-digital synthesizers
US6094101A (en) * 1999-03-17 2000-07-25 Tropian, Inc. Direct digital frequency synthesis enabling spur elimination
US7548726B1 (en) * 1999-10-21 2009-06-16 Broadcom Corporation Adaptive radio transceiver with a bandpass filter
DE19952826C1 (de) * 1999-11-03 2001-04-12 Krohne Sa Zeitbasisgenerator
US6366174B1 (en) 2000-02-21 2002-04-02 Lexmark International, Inc. Method and apparatus for providing a clock generation circuit for digitally controlled frequency or spread spectrum clocking
US6658043B2 (en) 2001-10-26 2003-12-02 Lexmark International, Inc. Method and apparatus for providing multiple spread spectrum clock generator circuits with overlapping output frequencies
US7302237B2 (en) * 2002-07-23 2007-11-27 Mercury Computer Systems, Inc. Wideband signal generators, measurement devices, methods of signal generation, and methods of signal analysis
WO2004054141A1 (en) * 2002-12-11 2004-06-24 Koninklijke Philips Electronics N.V. Integrated circuit comprising a transmission channel with an integrated independent tester.
US7165445B2 (en) * 2003-08-25 2007-01-23 Asylum Research Corporation Digital control of quality factor in resonant systems including cantilever based instruments
US7327816B2 (en) * 2003-12-23 2008-02-05 Teradyne Inc. High resolution synthesizer with improved signal purity
US7023368B1 (en) * 2004-08-31 2006-04-04 Euvis, Inc. Digital-to-analog signal converting apparatus and method to extend usable spectrum over Nyquist frequency
US7324789B2 (en) * 2005-01-20 2008-01-29 Broadcom Corporation PLL frequency synthesizer architecture for low phase noise and reference spurs
US8811915B2 (en) * 2005-03-04 2014-08-19 Psion Inc. Digital wireless narrow band radio
US20070080852A1 (en) * 2005-10-07 2007-04-12 Blumke Joel C Phase locked loop as linear chirp extender
DE102005049578A1 (de) * 2005-10-17 2007-04-19 Rohde & Schwarz Gmbh & Co. Kg Signalgenerator mit direkt ausleitbarer DDS-Signalquelle
US7636386B2 (en) * 2005-11-15 2009-12-22 Panasonic Corporation Method of continuously calibrating the gain for a multi-path angle modulator
US9225350B1 (en) * 2005-11-30 2015-12-29 Keysight Technologies, Inc. Low noise frequency source
US7208990B1 (en) 2006-04-28 2007-04-24 Giga-Tronics, Inc. Low noise microwave frequency synthesizer having loop accumulation
US7215167B1 (en) 2006-04-28 2007-05-08 Giga-Tronics, Inc. Low noise microwave frequency synthesizer having fast switching
US7521974B2 (en) * 2006-05-31 2009-04-21 Freescale Semiconductor, Inc. Translational phase locked loop using a quantized interpolated edge timed synthesizer
US7675369B2 (en) * 2006-06-12 2010-03-09 Honeywell International Inc. Frequency hopping oscillator circuit
US7514970B2 (en) * 2006-08-23 2009-04-07 Giga-Tronics, Inc. Decimal frequency synthesizer
CN101542908B (zh) * 2007-07-23 2012-10-03 松下电器产业株式会社 数字pll装置
US7834713B2 (en) * 2008-02-29 2010-11-16 Itt Manufacturing Enterprises, Inc. Synthesized local oscillator and method of operation thereof
CN102118164B (zh) * 2011-04-09 2013-01-23 山东交通学院 一种内插混频器的dds激励pll的微波频率合成方法及合成器
US9294063B1 (en) * 2012-05-15 2016-03-22 Maxim Integrated Products, Inc. Digital input circuit and method for high voltage sensors
US8618841B1 (en) * 2012-10-30 2013-12-31 Hittite Microwave Corporation Method for reducing spurious for a clock distribution system
AU2014401663B2 (en) * 2014-07-25 2019-04-18 Allen-Vanguard Corporation System and method for ultra wideband radio frequency scanning and signal generation
CN109412591B (zh) * 2018-09-06 2022-07-15 中国电子科技集团公司第二十九研究所 一种x波段细步进频综生成方法及系统
CN112087230A (zh) * 2020-09-17 2020-12-15 中国科学院空天信息创新研究院 宽带线性调频信号发生装置及方法
CN114337655A (zh) * 2020-09-29 2022-04-12 广州慧睿思通科技股份有限公司 一种授时器电路
CN115085818B (zh) * 2022-06-10 2024-02-09 中国科学院精密测量科学与技术创新研究院 一种用于激光器调制的零谐波宽频可调输出的射频信号源
CN115425967B (zh) * 2022-08-31 2023-11-14 北京北方华创微电子装备有限公司 相位同步装置和方法、射频电源、半导体工艺设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4263565A (en) * 1979-04-27 1981-04-21 Rca Corporation Amplitude limiter with automatic duty cycle control for use in a phase-locked loop
DE2951134A1 (de) * 1979-12-19 1981-07-23 Robert Bosch Gmbh, 7000 Stuttgart Schaltungsanordnung zur gewinnung eines abtasttaktes
US4516084A (en) * 1983-02-18 1985-05-07 Rca Corporation Frequency synthesizer using an arithmetic frequency synthesizer and plural phase locked loops
EP0278140A1 (en) * 1987-02-12 1988-08-17 Hewlett-Packard Limited Clock signal generation
US4841256A (en) * 1987-10-20 1989-06-20 Pennwalt Corporation Piezoelectric phase locked loop circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006235129A (ja) * 2005-02-23 2006-09-07 Matsushita Electric Ind Co Ltd 映像信号処理装置

Also Published As

Publication number Publication date
AU657261B2 (en) 1995-03-09
DK0521859T3 (da) 1997-02-03
DE69029743T2 (de) 1997-08-07
ES2095932T3 (es) 1997-03-01
AU7077391A (en) 1991-10-21
KR100236891B1 (ko) 2000-01-15
GR3022817T3 (en) 1997-06-30
DE69029743D1 (de) 1997-02-27
EP0521859A4 (en) 1993-06-09
WO1991015056A1 (en) 1991-10-03
CA2079320A1 (en) 1991-09-30
CA2079320C (en) 2000-09-19
EP0521859B1 (en) 1997-01-15
EP0521859A1 (en) 1993-01-13
ATE147905T1 (de) 1997-02-15
US5028887A (en) 1991-07-02

Similar Documents

Publication Publication Date Title
JPH05507818A (ja) ハードリミッタを有し直接デジタル合成器によって駆動される位相同期ループ周波数合成器
US4965533A (en) Direct digital synthesizer driven phase lock loop frequency synthesizer
US5867524A (en) Spread spectrum clock generator and associated method
AU711590B2 (en) Direct digital synthesizer driven PLL frequency synthesizer with clean-up PLL
US5329253A (en) Frequency synthesis using frequency controlled carrier modulated with PLL feedback signal
US7015733B2 (en) Spread-spectrum clock generator using processing in the bitstream domain
US5831481A (en) Phase lock loop circuit having a broad loop band and small step frequency
US8253502B2 (en) Spread spectrum clock generator and semiconductor device
US7579916B1 (en) Low noise frequency synthesizer
US20070164793A1 (en) Apparatus for generating clock pulses using a direct digital synthesizer
US5673007A (en) Frequency synthesizer having PLL receiving filtered output of DDS
US12123968B2 (en) Systems and methods for digital signal chirp generation using frequency multipliers
US6844758B2 (en) Frequency synthesizer
US8044725B2 (en) Signal generator with directly-extractable DDS signal source
EP0866560A1 (en) Improved digital clock synthesizer
IL139305A (en) Wide band high resolution synthesizer
US9225350B1 (en) Low noise frequency source
JP7807413B2 (ja) 高周波信号発生装置
JP2757801B2 (ja) ダイレクト・デジタル・シンセサイザ位相同期発振回路
JP2004166079A (ja) ローカル信号発生装置
JP4499009B2 (ja) 分周回路、クロック生成回路、およびそれを搭載した電子機器
JP3161970B2 (ja) 周波数シンセサイザ
KR960039654A (ko) 초고주파 발진기의 위상고정루프
JPH088742A (ja) Ｐｌｌ回路
JPH05343990A (ja) シンセサイザ発振回路