JPH0554136B2 - - Google Patents

Info

Publication number
JPH0554136B2
JPH0554136B2 JP58030722A JP3072283A JPH0554136B2 JP H0554136 B2 JPH0554136 B2 JP H0554136B2 JP 58030722 A JP58030722 A JP 58030722A JP 3072283 A JP3072283 A JP 3072283A JP H0554136 B2 JPH0554136 B2 JP H0554136B2
Authority
JP
Japan
Prior art keywords
inference
data
fact
processing
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58030722A
Other languages
English (en)
Other versions
JPS59157760A (ja
Inventor
Setsuo Tsuruta
Makoto Nomi
Shoji Myamoto
Koichi Ihara
Masaharu Yabushita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58030722A priority Critical patent/JPS59157760A/ja
Publication of JPS59157760A publication Critical patent/JPS59157760A/ja
Publication of JPH0554136B2 publication Critical patent/JPH0554136B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Devices For Executing Special Programs (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、計算機にデータとして記憶された専
門知識(経験則)や事実をもとに推論を行う知識
ベースシステムにおいて、大量のリストデータを
高速に処理するに好適な並列推論方式に関する。
〔発明の背景〕
従来の知識ベースシステムの並列推論方式は、
各プロセツサが共通にアクセスできるメモリ(共
有メモリ)を使用し、これに便利な方式である
が、共有メモリのアクセスの競合処理のためのソ
フトウエア、ハードウエアのオーバヘツドが高
く、10台以上の計算機の複合システムでは、アク
セスネツクのため性能改善が期待できなかつた。
従来の並列推論方式としては、例えば、R.D.
FENNELL、V.R.LESSER : Parallelism
in Artificial Intelligence Problom Solving:
A Case Study of Hearsay , IE3.
Trans. Comput.、 Feb.1977が知られている。
〔発明の目的〕
本発明の目的は、数10台のマイクロコンピユー
タを用いて、LISPによつて記述された知識ベー
スシステムにおける推論を並列処理することによ
つて、超高速にするための推論方法を提供するこ
とにある。
〔発明の概要〕
このような目的を達成するために本発明では、
各プロセツサのメモリを拡張し、共有メモリを排
し、事実データを拡張した各プロセツサのメモリ
に記憶させ、新事実だけを全推論プロセツサに一
斉送信をするようにしたことに特徴がある。
〔発明の実施例〕
以下、本発明の一実施例を、第1〜5図により
説明する。
第1図と第2図は、本発明の方式を実現する装
置の実施例のシステム構成を示す。第1図は全体
の概略構成図、第2図はシステムの詳細構成図で
ある。
1および2は、それぞれインタプリタコンピユ
ータおよび推論コンピユータと呼ばれるマイクロ
コンピユータで、例えば、第1図のような6角形
の格子状バス4によつて、お互いに、あるいは、
インタプリタコンピユータ1と、推論データ入出
力装置と呼ばれるコンソールやデイスク、あるい
はプロセス入出力装置等の入出力装置3とが結合
されている。バスの結合形態は、4角形など他の
形態でも良い。
なお、マイクロコンピユータ1,2としては
HMCS68000等が使用できる。
第2図で示されるようにインタプリタコンピユ
ータ1は、インタプリタプロセツサ11とそのロ
ーカルメモリ12から構成され、推論コンピユー
タ2は、推論プロセツサ21とそのローカルメモ
リ22から構成される。
第3図は、本実施例のシステムにおける、各プ
ロセツサ11または21の間、および、インタプ
リタプロセツサ11と推論データ入出力装置3と
の間のメツセージの流れの一例を示す。
インタプリタプロセツサ11は、推論データ入
出力装置3を通して、推論データ51を入力し、
推論結果メツセージ55を出力する。
並列推論処理を行うため、インタプリタプロセ
ツサ11は全ての推論プロセツサ21に対して、
推論要求メツセージ52、および、必要に応じて
推論データメツセージ53を、ブロードキヤスト
方式で送信する。
推論プロセツサ21は、推論結果を、推論応答
メツセージ54として返す。
第4図は、推論要求メツセージ52のフオーマ
ツトの一例である。
要求メツセージフラグ521は、推論要求メツ
セージ52であることを示すフラグである。要求
メツセージ通番522は、推論要求メツセージ5
2に対して付けられた通し番号である。
推論データ種別523は、推論データ525の
内容を示す。たとえば、推論データ525が既知
事実(へのポインタ)62か、経験則(へのポイ
ンタ)64かを示す。推論データ長524は、推
論データの長さ、つまり、本メツセージで送信さ
れる既知事実62や経験則64のデータ数を示
す。
第5図は、推論データメツセージ53のフオー
マツトの一例である。
データメツセージフラグ531は、推論データ
メツセージ53であることを示すフラグである。
推論データメツセージ53は、推論に必要な推論
データ525の量が多い場合、一定量に達した推
論データを、その都度、送信することにより、推
論要求において、推論要求メツセージ52の機能
の補うものである。対応要求メツセージ通番53
2は、このような関係にある(つまり、推論デー
タメツセージ53が、一定量に達した推論データ
536を前もつて送ることにより、その機能を補
おうとする。)推論要求メツセージ52の通し番
号522である。
データメツセージ通番533は、推論データメ
ツセージ53に対して付けられた通し番号であ
る。これは、対応要求メツセージ通番532が更
新される度に、0にリセツトされる。
推論データ種別534、推論データ長535、
推論データ536は、第4図で既に説明した、推
論要求メツセージ52に対するものと全く同じで
ある。
第6図は、推論応答メツセージ54のフオーマ
ツトの一例である。
応答メツセージフラグ541は、推論応答メツ
セージ54であることを示すフラグである。応答
要求メツセージ通番542は、推論応答メツセー
ジ54が、どの推論要求に対応するかを、その推
論要求に対応する推論要求メツセージ52の通番
522によつて示すものである。応答プロセツサ
番号543は、本応答メツセージの送信元である
推論プロセツサ21のID(番号)を示す。応答メ
ツセージ通番544は、推論応答メツセージ54
に対して付けられた通し番号であり、推論要求に
対して、および各推論プロセツサ21に対して独
立につけられる。
応答データ種別545は、応答データ547の
内容(新事実、終了情報など)を示す。応答デー
タ長546は、応答データ547の長さ、たとえ
ば、新事実の個数などを示す。
第7図は、インタプリタプロセツサ11のロー
カルメモリ12のマツプの一例である。
リスト領域75は、事実群や経験則群などのリ
スト、つまり、既知事実や経験則などのデータの
記憶場所へのポインタとその構造(リスト構造)
を示すポインタ群を含むエリアである。フルワー
ド領域78は、リストによつてポイントされるデ
ータ本体(例えば、既知事実データ、経験則デー
タ)を記憶するエリアである。
新事実キユー76は、各推論プロセツサ21か
ら推論応答メツセージにより送信されてきた新事
実を到着順に保存するためのキユーである。
推論結果記録位置表77は、推論要求メツセー
ジ52に対する最初の新事実の新事実キユー76
内での相対位置(順位)を求めるための表であ
る。
第8図は、推論プロセツサ21のローカルメモ
リ22のマツプの一例である。
事実群リスト(領域)61、経験則群リスト
(領域)63は、それぞれ、事実群や経験則群な
どのリスト(つまり、既知事実や経験則などのデ
ータの記憶場所へのポインタと、その構造(リス
ト構造)を示すポインタ群)を記憶する領域であ
る。
第9図は、事実群リスト61と経験則群リスト
63の構造の一例を示す。
事実群リスト61は、既知事実(データへのポ
インタ)62の一方向連鎖である。
経験則群リスト63は、経験則(データへのポ
インタ)64の一方向連鎖である。さらに、各経
験則64は、条件部65と結論部66から成り、
条件部65は、条件(条件データへのポインタ)
651の一方向連鎖から成り、結論部66は結論
(結論データへのポインタ)661の一方向連鎖
から成る。
第10図は新事実キユー76の一例の構成図で
ある。
新事実キユー76(本体)には、新事実(への
ポインタ)761が、推論応答メツセージ54に
より新事実を受信した順にキユーされる。
第11図は、推論結果記録位置表77の一例の
構成である。
推論結果記録位置表77は、推論要求メツセー
ジ番号770と、このメツセージによる推論の結
果生成された新事実の相対位置771との対の集
まりである。
第12図および第13図はそれぞれ、インタプ
リタプロセツサおよび推論プロセツサの処理の流
れの一例を示すものである。
以下に、本発明の実施例の動作の説明を行う。
簡単のため順方向推論について説明する。
順方向推論の処理は、以下のようにして行われ
る。
(1) その条件部を既知事実が満足させる経験則を
見つけるため、経験則ぐをサーチする。
(2) 該当する経験則の結論部を取り出し、既知事
実でないかどうか、つまり新事実が見つかつた
かどうかを、事実群に対して調べる。
(3) 新事実を、新事実群に記憶するとともに、既
知事実として事実群に加え、(1)に戻る。
(4) 新事実が見つからなくなるか、結論部が停止
要求なら処理を終了する。
順方向推論(以下、推論と呼ぶ。)における本
発明の実施例の動作は次のとおりである(第12
図、第13図参照)。
(1) 推論データ入出力装置3から、推論データ5
1が入力されると(ステツプ201)、インタプリ
タプロセツサ11は、このデータから、推論要
求メツセージ52を作成し(ステツプ202)、各
推論プロセツサ21全部に、一斉送信する(ス
テツプ203)。まとめて推論を行つて推論効率を
上げるため、推論データメツセージ53を何回
か送信した後、推論要求メツセージ52を送る
ことも許される。
(2) 推論プロセツサ21は、推論データメツセー
ジ53を受信する(ステツプ301)と、既知事
実(のポインタ)62を、事実群リスト61に
記憶する(ステツプ302)。推論要求メツセージ
を受信すると、既知事実(のポインタ)62
を、事実群リスト61に記憶した上で、推論を
開始する(ステツプ303)。
(3) 推論プロセツサ21での推論は、下記の通
り。
(i) 経験則群リスト63の先頭から順に、経験
則64を取り出す(ステツプ304)。最後の経
験則64に達したら(iv)の処理を行う。
(ii) 取り出した経験則64の条件部65を第1
条件651から順に取り出し、事実かどうか
をチエツクする(ステツプ305)。すなわち、
事実群リスト61の先頭から順に既知事実
(のポインタ)62を取り出し、条件(のポ
インタ)651と一致するかどうかをチエツ
クする。事実群リスト61のどの既知事実6
2とも、条件651が一致しなければ、(i)の
処理(ステツプ304)に戻り次の経験則64
を取出す。第1条件651に一致する既知事
実62があれば(つまり第1条件651が事
実なら)、条件部65の全ての条件651を
順次チエツクする。
事実でない条件651があれば、(i)の処理
(ステツプ304)に戻り次の経験則64を取出
す。条件部65の条件が全て事実なら(iii)の処
理を行う。
(iii) 条件部65の条件651が、全て事実であ
ることのチエツクを完了した経験則64の結
論部66から全ての結論661を取り出し新
事実547を見つける(ステツプ306)。
すなわち、結論部66の先頭順に結論(ポ
インタ)661を取り出し、既知事実(のポ
インタ)62と一致するかどうかを、事実群
リスト61の全ての既知事実62に対してチ
エツクし、どの既知事実62とも一致しなけ
れば、新事実547とする。
新事実が見つからなければ、(i)の処理(ス
テツプ304)に戻り、次の経験則64を取出
す。見つかれば(iv)の処理(ステツプ308)を
行う。
(iv) 見つかつた新事実(のポインタ)547と
その個数546、および新事実547を導出
した経験則(のポインタ)64を、推論応答
メツセージ54にセツトして送信する(ステ
ツプ308)。新事実が見つからなかつた場合
は、新事実の個数546を0にした推論応答
メツセージ54を返す(ステツプ307)。
(4) インタプリンタプロセツサ11は、各推論プ
ロセツサ21の推論応答メツセージ54を受信
し(ステツプ204)、新事実があれば、新事実キ
ユー76に入れる。ただし、各推論要求メツセ
ージ52に対する最初の新事実761の新事実
キユー76内相対位置は、新事実相対位置77
1として、推論結果記録位置表77に記録され
る(ステツプ205)。
送出した推論要求メツセージ52に対する推
論応答メツセージ54を、全推論プロセツサ2
1から受信し終えた時(ステツプ206)、この推
論要求に対応する新事実761がなければ、(5)
の処理(ステツプ209)を行う。
この新事実があれば、新事実キユー76と推
論要求対応新事実表77をもとに、対応する新
事実761全部から推論要求メツセージ52を
組立て(ステツプ207)、全推論プロセツサ21
に一斉送信する(ステツプ203)。
この新事実761の一斉送信方式としては、
効率を上げるため、新事実761が、規定数以
上あつまつたら推論データメツセージ53とし
て、推論プロセツサ21に一斉送信しておき、
すでに送出した推論要求メツセージ52に対す
る推論応答メツセージ54を、全推論プロセツ
サ21から受信し終えた時、未送信の新事実7
61だけから推論要求メツセージ52を組立て
一斉送信することも考えられる。ただし、この
場合は、推論プロセツサ21は、推論要求メツ
セージ52処理中に受信した推論データメツセ
ージ53中の新事実(即ち既知事実536)
を、(2)のように事実群リスト61に組込むこと
をしないで、推論要求処理が終了してから、つ
まり推論応答メツセージ54を送り返した後
に、上記の既知事実536を事実群リスト61
に加える。
(5) インタプリタプロセツサ11は、推論終了状
況情報、および、必要に応じて、新事実キユー
76の内容を編集した推論結果メツセージ55
を、推論データ入出力装置3に出力する(ステ
ツプ209)。
第14図は、本発明の方式を実現するシステム
構成の他の実施例を示す図である。
1001はインタプリタプロセツサ、1002
は推論プロセツサと呼ばれる処理装置である。こ
れらのプロセツサは、メツセージ伝送バス106
1で結合されている。
1009は、コンソールタイプライタ、デイス
プレー、プロセス入出力装置などの入出力装置
で、以下推論用入出力装置と呼ぶ。インタプリタ
プロセツサ1001は、推論用入出力装置100
9とバス1062で結合されている。
インタプリタプロセツサ1001は、メモリ1
003を持つ。メモリ1003は、インタプリタ
専用メモリブロツク1030と知識リストブロツ
ク1041から成る。インタプリタ専用メモリブ
ロツク1030は、専用メモリアクセスバス10
70により、インタプリタプロセツサ1001だ
けから読み書きされるメモリブロツクである。
推論プロセツサ1002は、推論メモリ100
4を持つ。メモリ1004は、推論プロセツサ専
用メモリブロツク1040と知識リストブロツク
1041から成る。
知識リストブロツク1041は、読み込みは、
バス1071を通して各プロセツサからローカル
に行われるが、書き込みは、共通書込みバス10
68を通して、インタプリタプロセツサ1001
により、全部の推論プロセツサ1002に対して
一斉に行われる。アービタ1005は、知識リス
トブロツク1041に対する読み込みと書き込み
の競合処理を行う(読み込み時は書き込みが出来
ない。逆も成り立つ。)。デユアルポートメモリ等
で実現する。
各プロセツサの知識リストブロツク1041の
内容はすべて同一である。
以下に、第14図の動作の説明を行う。
コンソールタイプライタ、デイスプレー、ある
いはプロセス入出力装置などの入出力装置(推論
用入出力装置と呼ぶ)1009から、推論コマン
ドが入力されると、インタプリタプロセツサ10
01は、これから推論用データを作成し、バス1
008(の制御線)により全プロセツサ100
1,1002の知識リストブロツク1041への
一斉書込み要求を出した後、バス1008(のデ
ータ線)により全プロセツサ1001,1002
の知識リストブロツク1041への一斉書込みを
行い、必要な推論用データを全て書込んだ後、バ
ス1008(の制御線)により推論要求を全推論
プロセツサに出力する。
なお、知識リストブロツク1041に、推論要
求を事実として(つまり、データの1つとして)
書き込み、これを推論プロセツサ専用メモリブロ
ツク1040に格納した経験則に基づき駆動開始
データとしてもよい。また、共通バス1008
は、インタプリタプロセツサ1001、推論プロ
セツサ1002に対しDMAバスである。したが
つて、インタプリタプロセツサ1001から各推
論プロセツサ1002への伝送オーバヘツドが極
めて小さく、性能を著しく向上できる。
全推論プロセツサは、知識リストブロツク10
41を参照するだけで、すなわちメモリアクセス
を競合することなく、並列に推論を行い、結果
を、推論応答メツセージにして返す。
インタプリタプロセツサ1001は、全ての推
論プロセツサからの応答が返るか、一定時間が経
過した後、推論要求メツセージに対して返された
全ての推論応答をチエツクし、推論が終了したと
判断すれば推論結果を、推論結果メツセージとし
て、推論用入出力装置1009に出力する。推論
が終了していないと判断すれば、推論応答メツセ
ージから、推論メツセージを作成し推論プロセツ
サに対する推論要求を繰返すとともに必要な情報
は推論結果として、保存する。
第15図および第16図はそれぞれ第14図の
インタプリタプロセツサおよび推論プロセツサで
の処理の流れの一例を示すものである。
第12図および第13図の処理フローとの相違
点については上述した通りであり、その他の点は
第12図および第13図と同じであるので、ここ
では説明を省略する。
〔発明の効果〕
本発明によれば、マイクロコンピユータを複数
台接続して、各プロセツサのローカルメモリにリ
スト形式の知識データを分散し、これらの知識デ
ータを用いた推論処理をメモリやバスを競合しな
いように並列に行う知識ベース用組込み関数を持
つLISPマシンが構成できるので、実用新規の知
識ベースシステム(例えば、経験則の数が500以
上のプロダクシヨンシステム)などの高知能情報
処理が、 (1) 高性能に(従来の数10倍以上) (2) フレキシブルかつ効率良く (3) 安価に(従来のミニコンの価格以下) 作成できる効果がある。
【図面の簡単な説明】
第1図は本発明を実現するシステムの一例の構
成の概要図、第2図は本発明を実現するシステム
の一例の構成図、第3図は第1図のシステム内の
バス上のデータの流れを示す図、第4〜6図はそ
れぞれ推論要求メツセージ、推論データメツセー
ジ、推論応答メツセージを一例のフオーマツト、
第7図、第8図はそれぞれインタプリタプロセツ
サ、推論プロセツサのローカルメモリの一例のマ
ツプ、第9図は事実群リストと経験則群リストの
一例の構成図、第10図は新事実キユーの一例の
構成図、第11図は、推論結果記録位置表の一例
の構成図、第12図および第13図はそれぞれ第
2図のインタプリタプロセツサおよび推論プロセ
ツサの処理の流れの一例を示すフローチヤート、
第14図は本発明を実現するシステムの他の実施
例の構成図、第15図および第16図はそれぞれ
インタプリタプロセツサおよび推論プロセツサの
処理の流れの一例を示すフローチヤートである。 11……インタプリタプロセツサ、21……推
論プロセツサ、12……インタプリタプロセツサ
のローカルメモリ、22……推論プロセツサのロ
ーカルメモリ、52……推論要求メツセージ、5
3……推論データメツセージ、54……推論応答
メツセージ、61……事実群リスト、62……即
知事実、63……経験則群リスト、64……経験
則、65……条件部、66……結論部、651…
…条件、661……結論、76……新事実キユ
ー、77……推論結果記録位置表。

Claims (1)

  1. 【特許請求の範囲】 1 バス結合された複数の処理装置と各処理装置
    に付属したメモリから成る複合計算機システムに
    おいて、特定の処理装置は推論指令を受付け、該
    推論指令を他の複数の処理装置で並列に推論処理
    する推論要求に変換し、該推論要求を他の複数の
    処理装置に一斉に送信し、他の複数の処理装置
    は、それぞれ、該処理装置に予め割当てられた経
    験則データのすくなくとも一部とこれに関連する
    事実データを、該処理装置に付属した専用メモリ
    に記憶させておいて、上記推論要求を受信した
    時、事実データをチエツクして適用可能な経験則
    データを探索する処理と、探索された事実データ
    を適用したとき新事実が生成されるかどうかを推
    論する処理と、推論の途中で生成される新事実を
    上記特定の処理装置及び他の複数の処理装置に送
    信する処理と、以後、新事実を受信した他の複数
    の処理装置が該新事実データをチエツクして上記
    探索する処理と、推論する処理と、送信する処理
    とを繰り返し、上記特定の処理装置がどの処理装
    置も新事実を送信しなくなつたと判断したときに
    該繰り返す処理を終了し、上記特定の処理装置は
    得られた新事実を推論の最終結果として出力する
    ことを特徴とする並列推論方法。 2 上記経験則データのすくなくとも一部とこれ
    に関連する事実データを、ポインタで結合された
    リストの形で専用メモリに記憶する特許請求の範
    囲第1項記載の並列推論方法。 3 上記繰り返す処理は、上記推論の途中で生成
    される新事実を受信した特定の処理装置で該新事
    実にもとづき推論要求データを編集し、該推論要
    求データを他の複数の処理装置に一斉に送信する
    ことを繰り返す処理を含む特許請求の範囲第1項
    記載の並列推論方法。 4 上記専用メモリは、該メモリを備えた処理装
    置だけが読み書きできるメモリブロツクと、該処
    理装置だけが読め、該処理装置とは異なる1つの
    特定の処理装置だけが、書き込むことができ上記
    知識リストを記憶するメモリブロツクとからなる
    特許請求の範囲第1項記載の並列推論方法。 5 上記新事実を上記特定の処理装置及び他の複
    数の処理装置に一斉に送信する特許請求の範囲第
    1項記載の並列推論方法。
JP58030722A 1983-02-28 1983-02-28 並列推論方法 Granted JPS59157760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58030722A JPS59157760A (ja) 1983-02-28 1983-02-28 並列推論方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58030722A JPS59157760A (ja) 1983-02-28 1983-02-28 並列推論方法

Publications (2)

Publication Number Publication Date
JPS59157760A JPS59157760A (ja) 1984-09-07
JPH0554136B2 true JPH0554136B2 (ja) 1993-08-11

Family

ID=12311537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58030722A Granted JPS59157760A (ja) 1983-02-28 1983-02-28 並列推論方法

Country Status (1)

Country Link
JP (1) JPS59157760A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166672A (ja) * 1985-01-18 1986-07-28 Pentel Kk 記号処理装置
JPS63156242A (ja) * 1986-12-19 1988-06-29 Nippon Telegr & Teleph Corp <Ntt> 情報処理装置
JPH0245832A (ja) * 1988-08-08 1990-02-15 Nippon Telegr & Teleph Corp <Ntt> オペレーションエキスパートシステム
JP3883647B2 (ja) 1997-06-10 2007-02-21 インターナショナル・ビジネス・マシーンズ・コーポレーション メッセージ処理方法、メッセージ処理装置及びメッセージ処理を制御するプログラムを格納する記憶媒体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154550A (ja) * 1983-02-24 1984-09-03 Oki Electric Ind Co Ltd 論理型言語の並列処理システム

Also Published As

Publication number Publication date
JPS59157760A (ja) 1984-09-07

Similar Documents

Publication Publication Date Title
CA1206268A (en) Control arrangement for data processing system employing multiple processors
US4674033A (en) Multiprocessor system having a shared memory for enhanced interprocessor communication
EP0512685A1 (en) Quadrature bus protocol for carrying out transactions in a computer system
JPH0554136B2 (ja)
EP0037264B1 (en) Associative memory system
JPH10307751A (ja) 並列計算機におけるポインタ制御によるデータ転送装置
JPS6027976A (ja) 先入先出メモリ装置
JP2994917B2 (ja) 記憶システム
JPS592058B2 (ja) 記憶装置
JPH0750466B2 (ja) 並列計算機キャッシュ・メモリ制御方式
JP2755103B2 (ja) 記憶装置のアクセス方法
JP3134364B2 (ja) 情報処理システム
JP3036809B2 (ja) マイクロコンピュータにおけるバッファ管理方式
JPH10307802A (ja) 並列計算機におけるマルチバッファ制御によるデータ転送装置
JP2540844B2 (ja) デ−タ転送制御方法
JPH0346033A (ja) ジヨブ間データ転送制御方法
JPH01100651A (ja) データ処理方式
JP2594567B2 (ja) メモリアクセス制御装置
JPH0782427B2 (ja) ソ−ト処理方式
JP2895892B2 (ja) データ処理装置
JPH05108538A (ja) メモリアクセス制御方式
JPH0387941A (ja) 分散データベース処理方式
JPH0553973A (ja) 情報処理システム
JPS6029401B2 (ja) デ−タ出力方式
CN1211008A (zh) 高速缓存使能架构