JPH0581083B2 - - Google Patents
Info
- Publication number
- JPH0581083B2 JPH0581083B2 JP8021787A JP8021787A JPH0581083B2 JP H0581083 B2 JPH0581083 B2 JP H0581083B2 JP 8021787 A JP8021787 A JP 8021787A JP 8021787 A JP8021787 A JP 8021787A JP H0581083 B2 JPH0581083 B2 JP H0581083B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- voltage
- temperature
- capacitor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は遅延回路に関し、特に半導体集積回路
により形成される遅延回路に関する。
により形成される遅延回路に関する。
従来、この種の遅延回路は、第５図に一例が示
されるように、入力端子５９および出力端子６０
に対応して、抵抗素子１１とキヤパシター１２と
が接続された回路が用いられている。抵抗素子１
１は一導電型半導体基板の表面近傍に形成される
逆導電型の不純物拡散層、または不純物をドービ
ングした多結晶シリコン層で形成され、キヤパシ
ター１２はMOSキヤパシターあるいは多層多結
晶シリコン層間の絶縁膜で形成されている。
されるように、入力端子５９および出力端子６０
に対応して、抵抗素子１１とキヤパシター１２と
が接続された回路が用いられている。抵抗素子１
１は一導電型半導体基板の表面近傍に形成される
逆導電型の不純物拡散層、または不純物をドービ
ングした多結晶シリコン層で形成され、キヤパシ
ター１２はMOSキヤパシターあるいは多層多結
晶シリコン層間の絶縁膜で形成されている。
上述した従来の遅延回路においては、抵抗素子
１１は、一導電型の半導体基板の表面近傍に形成
される逆導電型の不純物拡散層を用いるか、ある
いは不純物をドーピングした多結晶シリコン層を
用いて形成されるが、上記いずれの場合において
も、温度上昇にともない、キヤリアのモビリテイ
が低下するため、その抵抗値は、第６図ａに示さ
れるように温度上昇とともに増大する。また、キ
ヤパシター１２は、MOSキヤハシターあるいは
多層多結晶シリコン層間の絶縁膜により形成され
ており、温度による容量変化は見られない。
１１は、一導電型の半導体基板の表面近傍に形成
される逆導電型の不純物拡散層を用いるか、ある
いは不純物をドーピングした多結晶シリコン層を
用いて形成されるが、上記いずれの場合において
も、温度上昇にともない、キヤリアのモビリテイ
が低下するため、その抵抗値は、第６図ａに示さ
れるように温度上昇とともに増大する。また、キ
ヤパシター１２は、MOSキヤハシターあるいは
多層多結晶シリコン層間の絶縁膜により形成され
ており、温度による容量変化は見られない。
従つて、抵抗素子１１の抵抗値と、キヤパシタ
ー１２の容量値との積で定まる遅延回路の遅延時
間は、第６図ｂに示されるように温度上昇にとも
ない増大する。すなわち、従来の遅延回路は、遅
延時間が温度により変動するという欠点がある。
ー１２の容量値との積で定まる遅延回路の遅延時
間は、第６図ｂに示されるように温度上昇にとも
ない増大する。すなわち、従来の遅延回路は、遅
延時間が温度により変動するという欠点がある。
本発明の遅延回路は、温度上昇ともない出力電
圧が上昇する特性を有する電圧源と、前記電圧源
の出力をゲート入力とし、ドレインが入力端子に
接続され、ソースが所定のキヤパシターを介して
接地されるとともに出力端子に接続されるMOS
トランジスタと、を備えて構成される。
圧が上昇する特性を有する電圧源と、前記電圧源
の出力をゲート入力とし、ドレインが入力端子に
接続され、ソースが所定のキヤパシターを介して
接地されるとともに出力端子に接続されるMOS
トランジスタと、を備えて構成される。
次に、本発明について図面を参照して説明す
る。
る。
第１図は本発明の一本発明の要部を示す回路図
である。第１図に示されるように、本実施例は、
昇圧回路１およびリミツターとして作用するダイ
オード２を含む電圧源３と、MOSトランジスタ
４と、キヤパシター５とを備えている。
である。第１図に示されるように、本実施例は、
昇圧回路１およびリミツターとして作用するダイ
オード２を含む電圧源３と、MOSトランジスタ
４と、キヤパシター５とを備えている。
第１図において、端子５１からは所定の電圧
Vccが供給され、端子５２および５３からは相互
に逆相のクロツト信号Ф1およびФ2がそれぞれ入
力される。昇圧回路１においては、前記電圧Vcc
が昇圧されて高電圧が生成されるが、その出力電
圧はダイオード２により形成されるリミツターの
飽和電圧により定まる。ダイオード２は、不純物
濃度が約１×1017cm-3のｐ型拡散相と不純物濃度
が約１×1021cm-3のｎ型拡散層とから成るPN接
合で、リミツターの飽和電圧となるPN接合の降
状電圧は、室温において約10V（ボルト）である。
この降状電圧は、第３図に示されるように温度上
昇にともない増大し、その変化量は50℃につき約
1V程度である。従つて、電圧源３の出力電圧は、
第２図ｂに示されるように、温度上昇にともなつ
て上昇し、その変化量は概略50℃につき10％程度
となる。
Vccが供給され、端子５２および５３からは相互
に逆相のクロツト信号Ф1およびФ2がそれぞれ入
力される。昇圧回路１においては、前記電圧Vcc
が昇圧されて高電圧が生成されるが、その出力電
圧はダイオード２により形成されるリミツターの
飽和電圧により定まる。ダイオード２は、不純物
濃度が約１×1017cm-3のｐ型拡散相と不純物濃度
が約１×1021cm-3のｎ型拡散層とから成るPN接
合で、リミツターの飽和電圧となるPN接合の降
状電圧は、室温において約10V（ボルト）である。
この降状電圧は、第３図に示されるように温度上
昇にともない増大し、その変化量は50℃につき約
1V程度である。従つて、電圧源３の出力電圧は、
第２図ｂに示されるように、温度上昇にともなつ
て上昇し、その変化量は概略50℃につき10％程度
となる。
他方、MOSトランジスタの三極管動作領域を
抵抗素子として用いる場合には、一定のゲート電
圧における抵抗値の温度による変化は、第２図ａ
に示されるように、温度上昇にともないキヤリア
のモビリテイーが減少するため漸次増大する。そ
の抵抗の変化量は、概略50℃につき10％程度であ
る。
抵抗素子として用いる場合には、一定のゲート電
圧における抵抗値の温度による変化は、第２図ａ
に示されるように、温度上昇にともないキヤリア
のモビリテイーが減少するため漸次増大する。そ
の抵抗の変化量は、概略50℃につき10％程度であ
る。
従つて、MOSトランジスタ４における温度上
昇にともなうモビリテイ低下による抵抗の増大
は、MOSトランジスタ４にゲート電位を供給す
る電圧源３の温度上昇にともなう出力電圧の増大
により補償される。すなわち、MOSトランジス
タ４の抵抗素子としての温度依存性は、第２図ｃ
に示されるように抑制され、その抵抗値は温度変
動に対して一定に保持される。この結果、MOS
トランジスタ４の抵抗素子とキヤパシター５とに
より規定される遅延時間の温度による変化は、第
２図ｄに示されるように抑制され、一定に保持さ
れる。
昇にともなうモビリテイ低下による抵抗の増大
は、MOSトランジスタ４にゲート電位を供給す
る電圧源３の温度上昇にともなう出力電圧の増大
により補償される。すなわち、MOSトランジス
タ４の抵抗素子としての温度依存性は、第２図ｃ
に示されるように抑制され、その抵抗値は温度変
動に対して一定に保持される。この結果、MOS
トランジスタ４の抵抗素子とキヤパシター５とに
より規定される遅延時間の温度による変化は、第
２図ｄに示されるように抑制され、一定に保持さ
れる。
次に、本発明の第２の実施例について説明す
る。第４図は第２図の実施例の要部を示す回路図
である。第４図に示されるように、本実施例はｐ
チヤンネルのMOSトランジスタ６および負荷素
子７より成る電圧源８と、ＮチヤンネルのMOS
トランジスタ９と、キヤパシター１０と、を備え
ている。
る。第４図は第２図の実施例の要部を示す回路図
である。第４図に示されるように、本実施例はｐ
チヤンネルのMOSトランジスタ６および負荷素
子７より成る電圧源８と、ＮチヤンネルのMOS
トランジスタ９と、キヤパシター１０と、を備え
ている。
第４図において、端子５６からは電源電圧Vcc
が入力され、MOSトランジスタ６のソースに供
給される。MOSトランジスタ６のゲートとドレ
インとは接続され、負荷素子７をして接地され
る。負荷素子７の抵抗値は、十分に大きい値に設
定され、MOSトランジスタ６のゲートとドレイ
ンの接続点がら出力される電圧源８の出力電圧
は、Vcc−｜VTP｜として出力される。ここにVTP
は、MOSトランジスタ６のしきい値電圧であり、
｜VTP｜は、第３図に示されるように、温度の上
昇にともない低下する。従つて、電圧源８の出力
電圧は温度の上昇にともない増大する。
が入力され、MOSトランジスタ６のソースに供
給される。MOSトランジスタ６のゲートとドレ
インとは接続され、負荷素子７をして接地され
る。負荷素子７の抵抗値は、十分に大きい値に設
定され、MOSトランジスタ６のゲートとドレイ
ンの接続点がら出力される電圧源８の出力電圧
は、Vcc−｜VTP｜として出力される。ここにVTP
は、MOSトランジスタ６のしきい値電圧であり、
｜VTP｜は、第３図に示されるように、温度の上
昇にともない低下する。従つて、電圧源８の出力
電圧は温度の上昇にともない増大する。
一方、遅延回路の抵抗素子として作用する
MOSトランジスタ９とキヤパシター１０とは、
前述の第１の実施例と同様の温度特性を有してお
り、MOSトランジスタ９の抵抗素子としての抵
抗値は、温度上昇にともないキヤリアのモビリテ
イが減少するため第２図ａに示されるように増大
する。しかしながら、前述のように、温度上昇に
ともないMOSトランジスタ９のベースに印加さ
れている電圧源８の出力電圧が増大するため、前
記キヤリアのモビリテイの減少が補償され、
MOSトランジスタ９は、その抵抗値が温度変動
に対して一定となるように動作する。すなわち、
端子５７を入力端子、端子５８を出力端子とし、
抵抗素子として動作するMOSトランジスタ９と
キヤパシター１０によつて形成させる遅延回路の
遅延時間は、第１の実施例の場合と同様、第２図
ｄに示されるように温度変動に対して一定に保持
される。
MOSトランジスタ９とキヤパシター１０とは、
前述の第１の実施例と同様の温度特性を有してお
り、MOSトランジスタ９の抵抗素子としての抵
抗値は、温度上昇にともないキヤリアのモビリテ
イが減少するため第２図ａに示されるように増大
する。しかしながら、前述のように、温度上昇に
ともないMOSトランジスタ９のベースに印加さ
れている電圧源８の出力電圧が増大するため、前
記キヤリアのモビリテイの減少が補償され、
MOSトランジスタ９は、その抵抗値が温度変動
に対して一定となるように動作する。すなわち、
端子５７を入力端子、端子５８を出力端子とし、
抵抗素子として動作するMOSトランジスタ９と
キヤパシター１０によつて形成させる遅延回路の
遅延時間は、第１の実施例の場合と同様、第２図
ｄに示されるように温度変動に対して一定に保持
される。
以上説明したように、本発明は、温度上昇にと
もない出力電圧が増大する温度特性を有する電圧
源を備え、抵抗素子として動作するMOSトラン
ジスタのゲートに前記出力電圧を印加し、抵抗素
子としての前記MOSトランジスタとキヤパシタ
ーとにより遅延回路に構成することにより、温度
変動に対して遅延時間を一定に保持することので
きる遅延回路を提供することができるという効果
がある。
もない出力電圧が増大する温度特性を有する電圧
源を備え、抵抗素子として動作するMOSトラン
ジスタのゲートに前記出力電圧を印加し、抵抗素
子としての前記MOSトランジスタとキヤパシタ
ーとにより遅延回路に構成することにより、温度
変動に対して遅延時間を一定に保持することので
きる遅延回路を提供することができるという効果
がある。
第１図は本発明の第１の実施例の要部を示す回
路図、第２図ａ，ｂ，ｃおよびｄは、MOSトラ
ンジスタの抵抗値、電圧源の出力電圧および遅延
時間等に関係する温度特性図、第３図は、ダイオ
ードの降状電圧およびMOSトランジスタのスレ
ツシヨルド電圧の温度特性図、第４図は本発明の
第２の実施例の要部を示す回路図、第５図は、従
来の遅延回路の要部を示す回路図、第６図ａおよ
びｂは、従来の遅延回路における抵抗素子の抵抗
値および遅延時間の温度特性図である。 図において、１……昇圧回路、２……ダイオー
ド、３，８……電圧源、４，６，９……MOSト
ランジスタ、５，１０，１２……キヤパシター、
７……負荷素子、１１……抵抗。
路図、第２図ａ，ｂ，ｃおよびｄは、MOSトラ
ンジスタの抵抗値、電圧源の出力電圧および遅延
時間等に関係する温度特性図、第３図は、ダイオ
ードの降状電圧およびMOSトランジスタのスレ
ツシヨルド電圧の温度特性図、第４図は本発明の
第２の実施例の要部を示す回路図、第５図は、従
来の遅延回路の要部を示す回路図、第６図ａおよ
びｂは、従来の遅延回路における抵抗素子の抵抗
値および遅延時間の温度特性図である。 図において、１……昇圧回路、２……ダイオー
ド、３，８……電圧源、４，６，９……MOSト
ランジスタ、５，１０，１２……キヤパシター、
７……負荷素子、１１……抵抗。
Claims (1)
- １ 温度上昇にともない出力電圧が上昇する特性
を有する電圧源と、前記電圧源の出力をゲート入
力とし、ドレインが入力端子に接続され、ソース
が所定のキヤパシターを介して接地されるととも
に出力端子に接続されるMOSトランジスタと、
を備えることを特徴とする遅延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8021787A JPS63246018A (ja) | 1987-03-31 | 1987-03-31 | 遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8021787A JPS63246018A (ja) | 1987-03-31 | 1987-03-31 | 遅延回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63246018A JPS63246018A (ja) | 1988-10-13 |
| JPH0581083B2 true JPH0581083B2 (ja) | 1993-11-11 |
Family
ID=13712211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8021787A Granted JPS63246018A (ja) | 1987-03-31 | 1987-03-31 | 遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63246018A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8722122B2 (en) | 2006-05-23 | 2014-05-13 | Intercontinental Great Brands Llc | Package integrity indicator for container closure |
| US8746483B2 (en) | 2006-05-23 | 2014-06-10 | Intercontinental Great Brands Llc | Tamper evident resealable closure |
| US9150342B2 (en) | 2003-04-16 | 2015-10-06 | Intercontinental Great Brands Llc | Resealable tray container |
| US9187228B2 (en) | 2007-03-30 | 2015-11-17 | Intercontinental Great Brands Llc | Package integrity indicating closure |
| US9221590B2 (en) | 2010-03-23 | 2015-12-29 | Generale Biscuit | Resealable packaging for food products and method of manufacturing |
-
1987
- 1987-03-31 JP JP8021787A patent/JPS63246018A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9150342B2 (en) | 2003-04-16 | 2015-10-06 | Intercontinental Great Brands Llc | Resealable tray container |
| US8722122B2 (en) | 2006-05-23 | 2014-05-13 | Intercontinental Great Brands Llc | Package integrity indicator for container closure |
| US8746483B2 (en) | 2006-05-23 | 2014-06-10 | Intercontinental Great Brands Llc | Tamper evident resealable closure |
| US8951591B2 (en) | 2006-05-23 | 2015-02-10 | Intercontinental Great Brands Llc | Package integrity indicator for container closure |
| US9187228B2 (en) | 2007-03-30 | 2015-11-17 | Intercontinental Great Brands Llc | Package integrity indicating closure |
| US9221590B2 (en) | 2010-03-23 | 2015-12-29 | Generale Biscuit | Resealable packaging for food products and method of manufacturing |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63246018A (ja) | 1988-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3508084A (en) | Enhancement-mode mos circuitry | |
| US4837460A (en) | Complementary MOS circuit having decreased parasitic capacitance | |
| CN1042269C (zh) | 使用cmos晶体管的基准电压发生器 | |
| JPH04312107A (ja) | 定電圧回路 | |
| US20070052405A1 (en) | Reference voltage generating circuit, a semiconductor integrated circuit and a semiconductor integrated circuit apparatus | |
| JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
| US10938382B2 (en) | Electronic circuit and electronic device | |
| US4009432A (en) | Constant current supply | |
| US5635869A (en) | Current reference circuit | |
| KR960009161A (ko) | 반도체 집적회로 | |
| JPH07154964A (ja) | 低電圧チャージポンプ | |
| JPH0581083B2 (ja) | ||
| JPH0740050B2 (ja) | 電圧検知回路 | |
| JP3324562B2 (ja) | 半導体集積回路 | |
| JPS61218156A (ja) | 基板バイアス発生回路 | |
| KR930009056A (ko) | 제1전압 부스팅 회로를 가진 집적 회로 | |
| US4260911A (en) | Temperature compensated switching circuit and method | |
| JPH0794988A (ja) | Ｍｏｓ型半導体クランプ回路 | |
| JP3118929B2 (ja) | 定電圧回路 | |
| JPS63217970A (ja) | 半導体集積回路 | |
| JPH0691262B2 (ja) | 半導体装置 | |
| JP3290452B2 (ja) | 負性抵抗型双安定回路とその負性抵抗の制御方法 | |
| JP3185035B2 (ja) | 定電圧回路 | |
| JPH06105865B2 (ja) | 半導体集積回路 | |
| JP2690201B2 (ja) | 半導体集積回路 |