JPH0590910A - 単安定マルチバイブレータ - Google Patents
単安定マルチバイブレータInfo
- Publication number
- JPH0590910A JPH0590910A JP3248156A JP24815691A JPH0590910A JP H0590910 A JPH0590910 A JP H0590910A JP 3248156 A JP3248156 A JP 3248156A JP 24815691 A JP24815691 A JP 24815691A JP H0590910 A JPH0590910 A JP H0590910A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- comparison result
- time
- current
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 単安定マルチバイブレータに関し、コンデン
サの放電の際に瞬間的に大電流が流れない様にすること
を目的とする。 【構成】 しきい値V1, V2を有し、該コンデンサの端子
電圧がV1になったことを検出した時に第１の比較結果
を、V2になったことを検出した時に第２の比較結果を送
出する電圧比較手段２と、該コンデンサの両端に接続さ
れており、外部よりの信号が印加した時、充電した該コ
ンデンサを予め設定した電流値で放電させるが、該第１
の比較結果が印加した時、該コンデンサの放電を停止さ
せ、再び充電させる定電流手段３、該外部よりの信号が
印加した時点から、該第２の比較結果が印加された時点
までの時間幅を持つパルスを生成して、出力パルスとし
て送出する出力パルス生成手段４とを有するように構成
する。
サの放電の際に瞬間的に大電流が流れない様にすること
を目的とする。 【構成】 しきい値V1, V2を有し、該コンデンサの端子
電圧がV1になったことを検出した時に第１の比較結果
を、V2になったことを検出した時に第２の比較結果を送
出する電圧比較手段２と、該コンデンサの両端に接続さ
れており、外部よりの信号が印加した時、充電した該コ
ンデンサを予め設定した電流値で放電させるが、該第１
の比較結果が印加した時、該コンデンサの放電を停止さ
せ、再び充電させる定電流手段３、該外部よりの信号が
印加した時点から、該第２の比較結果が印加された時点
までの時間幅を持つパルスを生成して、出力パルスとし
て送出する出力パルス生成手段４とを有するように構成
する。
Description
【０００１】
【産業上の利用分野】本発明は単安定マルチバイブレー
タに関するものである。コンデンサと抵抗の時定数を利
用して、一定の時間幅のパルスを生成する単安定マルチ
バイブレータでは、コンデンサの放電時に瞬間的に大電
流が流れるので、この電流が雑音となり、付近の論理回
路を誤動作させることがある。
タに関するものである。コンデンサと抵抗の時定数を利
用して、一定の時間幅のパルスを生成する単安定マルチ
バイブレータでは、コンデンサの放電時に瞬間的に大電
流が流れるので、この電流が雑音となり、付近の論理回
路を誤動作させることがある。
【０００２】特に、最近の様に論理回路の論理振幅が小
さくなり、高速化していると、益々この雑音の影響を受
け易くなる。また、エレクトロマイグレーションによ
り，配線の断線や短絡などが起こり易く、大きな放電用
トランジスタが必要になる等、信頼性の低下及びコスト
アップの問題が発生する。
さくなり、高速化していると、益々この雑音の影響を受
け易くなる。また、エレクトロマイグレーションによ
り，配線の断線や短絡などが起こり易く、大きな放電用
トランジスタが必要になる等、信頼性の低下及びコスト
アップの問題が発生する。
【０００３】そこで、コンデンサの放電の際に瞬間的に
大電流が流れない様にすることが必要である。
大電流が流れない様にすることが必要である。
【０００４】
【従来の技術】図５は従来例の構成図、図６は図５の動
作説明図である。ここで、図６の左側の符号は図５の中
の同じ符号の部分の波形を示す。以下、図６を参照しな
がら、図５の動作を説明する。
作説明図である。ここで、図６の左側の符号は図５の中
の同じ符号の部分の波形を示す。以下、図６を参照しな
がら、図５の動作を説明する。
【０００５】先ず、インバータ11で反転されたトリガが
RS-FF1に入力すると、このRS-FF1はQ 端子からH を、*Q
端子からL を出力する。また、AND ゲート12には、RS-F
F1からL が印加されるので、オフ状態となる( 図６，
，，の左側参照）。
RS-FF1に入力すると、このRS-FF1はQ 端子からH を、*Q
端子からL を出力する。また、AND ゲート12には、RS-F
F1からL が印加されるので、オフ状態となる( 図６，
，，の左側参照）。
【０００６】そこで、トランジスタ13がオフになるの
で、コンデンサC は抵抗R を介して電圧 Vccで充電さ
れ、コンデンサの端子電圧が除々に上昇する。そして、
端子電圧がV2になると、シュミット回路14の出力がH か
らL に変化するので、RS-FF1の *Q 端子がL からH に、
Q 端子がH からL になる( 図６〜の中程参照) 。
で、コンデンサC は抵抗R を介して電圧 Vccで充電さ
れ、コンデンサの端子電圧が除々に上昇する。そして、
端子電圧がV2になると、シュミット回路14の出力がH か
らL に変化するので、RS-FF1の *Q 端子がL からH に、
Q 端子がH からL になる( 図６〜の中程参照) 。
【０００７】これにより、トランジスタ13がオンにな
り、コンデンサに蓄えられていた電荷が一度に放電され
るが、この時、大電流がトランジスタ13を介して流れ
る。なお、RS-FF1の端子Q がH からL になったことによ
り、単安定マルチバイブレータから出力されるパルスの
時間幅ｔw が決まる。
り、コンデンサに蓄えられていた電荷が一度に放電され
るが、この時、大電流がトランジスタ13を介して流れ
る。なお、RS-FF1の端子Q がH からL になったことによ
り、単安定マルチバイブレータから出力されるパルスの
時間幅ｔw が決まる。
【０００８】
【発明が解決しようとする課題】上記の様に、トランジ
スタ13がオンした直後は特に大きなオン電流が流れ、ピ
ーク値は数百mAからアンペアオーダになることがある。
スタ13がオンした直後は特に大きなオン電流が流れ、ピ
ーク値は数百mAからアンペアオーダになることがある。
【０００９】そこで、トランジスタとしてはこの大電流
に耐えるものでなければならないので、コストアップに
なるばかりでなく、エレクトロマイグレーションによる
断線などが生じて信頼性が低下する可能性がある。
に耐えるものでなければならないので、コストアップに
なるばかりでなく、エレクトロマイグレーションによる
断線などが生じて信頼性が低下する可能性がある。
【００１０】また、短時間の大電流が流れる為に雑音が
発生し、回路に悪影響を及ぼすことがあるが、これは最
近の様に論理回路が高速化し、論理振幅が小さくなると
避けることが困難となる。
発生し、回路に悪影響を及ぼすことがあるが、これは最
近の様に論理回路が高速化し、論理振幅が小さくなると
避けることが困難となる。
【００１１】即ち、コンデンサの放電の際に瞬間的に大
電流が流れると云う問題がある。
電流が流れると云う問題がある。
【００１２】
【課題を解決するための手段】図１は本発明の構成図で
ある。図中、２はしきい値V1, V2を有し、コンデンサの
端子電圧がV1になったことを検出した時に第１の比較結
果を、V2になったことを検出した時に第２の比較結果を
送出する電圧比較手段である。
ある。図中、２はしきい値V1, V2を有し、コンデンサの
端子電圧がV1になったことを検出した時に第１の比較結
果を、V2になったことを検出した時に第２の比較結果を
送出する電圧比較手段である。
【００１３】３はコンデンサの両端に接続されており、
外部よりの信号が印加した時、充電した該コンデンサを
予め設定した電流値で放電させるが、該第１の比較結果
が印加した時、コンデンサの放電を停止させ、再び充電
させる定電流手段である。
外部よりの信号が印加した時、充電した該コンデンサを
予め設定した電流値で放電させるが、該第１の比較結果
が印加した時、コンデンサの放電を停止させ、再び充電
させる定電流手段である。
【００１４】４は外部よりの信号が印加した時点から、
第２の比較結果が印加された時点までの時間幅を持つパ
ルスを生成して、出力パルスとして送出する出力パルス
生成手段である。
第２の比較結果が印加された時点までの時間幅を持つパ
ルスを生成して、出力パルスとして送出する出力パルス
生成手段である。
【００１５】
【作用】本発明は、コンデンサC を定電流手段内の定電
流源に接続し、瞬間的に大電流が流れない様にした。以
下、図１の動作説明図である図２を参照して動作を説明
する。なお、図２の左側の符号は図１の中の同じ符号の
部分の波形を示す。
流源に接続し、瞬間的に大電流が流れない様にした。以
下、図１の動作説明図である図２を参照して動作を説明
する。なお、図２の左側の符号は図１の中の同じ符号の
部分の波形を示す。
【００１６】さて、定電流手段に設けられた定電流源
は、端子にH レベルが印加すると、この電流源を流れる
電流は０，L レベルが印加すると設定した値の電流が流
れ込む様になっている。
は、端子にH レベルが印加すると、この電流源を流れる
電流は０，L レベルが印加すると設定した値の電流が流
れ込む様になっている。
【００１７】そこで、図２のａに示す様に、端子にH レ
ベルが印加されている間、コンデンサは充電されるが、
端子にL レベルが印加されると、コンデンサは放電を開
始するが、この時の放電電流の大きさは上記の設定した
値に制限されて定電流源に流れ込む。
ベルが印加されている間、コンデンサは充電されるが、
端子にL レベルが印加されると、コンデンサは放電を開
始するが、この時の放電電流の大きさは上記の設定した
値に制限されて定電流源に流れ込む。
【００１８】今、コンデンサの両端の電圧を Vc , 設定
した値の電流値I とすると、コンデンサの放電電流 IC
＝I −[(V CC− VC )/R ] となる。ここで、 Vc が変化
するので Ic は一定ではないが、I を Vcc/Rよりも充分
大きくすると、 VC ＜ VCCより、 IC ≒I となる。即
ち、放電電流はほぼ一定の為、瞬間的に大電流は流れ
ず、雑音の発生は抑えられる。
した値の電流値I とすると、コンデンサの放電電流 IC
＝I −[(V CC− VC )/R ] となる。ここで、 Vc が変化
するので Ic は一定ではないが、I を Vcc/Rよりも充分
大きくすると、 VC ＜ VCCより、 IC ≒I となる。即
ち、放電電流はほぼ一定の為、瞬間的に大電流は流れ
ず、雑音の発生は抑えられる。
【００１９】しかし、定電流で放電する為に放電時間 t
1 が長くなり、従来例で示した単安定マルチバイブレー
タに本発明を適用すると、ｔw0＜ｔ＜ｔw0＋t1の期間は
出力パルスが送出されないので、使用法が制限される。
ここで、 twqは充電時間である。
1 が長くなり、従来例で示した単安定マルチバイブレー
タに本発明を適用すると、ｔw0＜ｔ＜ｔw0＋t1の期間は
出力パルスが送出されないので、使用法が制限される。
ここで、 twqは充電時間である。
【００２０】しかし、図２のb, dに示す様に、ｔw1=t0
＋t1と、ｔ1 を出力パルスの時間幅tw1に含めればこの
点が解消できる。但し、ｔw1は出力パルスの時間幅、t1
は放電時間でコンデンサの容量値に比例し( 比例係数k
´) 、t0は放電終了時の電圧V1から設定された電圧V2ま
で上昇する充電時間で、コンデンサの容量値と抵抗値の
積に比例する( 比例定数k)。
＋t1と、ｔ1 を出力パルスの時間幅tw1に含めればこの
点が解消できる。但し、ｔw1は出力パルスの時間幅、t1
は放電時間でコンデンサの容量値に比例し( 比例係数k
´) 、t0は放電終了時の電圧V1から設定された電圧V2ま
で上昇する充電時間で、コンデンサの容量値と抵抗値の
積に比例する( 比例定数k)。
【００２１】なお、本発明の単安定マルチバイブレータ
の出力パルスの時間幅ｔw1は容量値と抵抗値の積に比例
しない。しかし、比例定数k は定数でなく、容量値の関
数であることは知られており( 容量値が大きくなると、
k は小さくなる) 、ｔw1にt1が含まれているからと云っ
て、容量値と抵抗値の選択が著しく困難になることはな
い。
の出力パルスの時間幅ｔw1は容量値と抵抗値の積に比例
しない。しかし、比例定数k は定数でなく、容量値の関
数であることは知られており( 容量値が大きくなると、
k は小さくなる) 、ｔw1にt1が含まれているからと云っ
て、容量値と抵抗値の選択が著しく困難になることはな
い。
【００２２】即ち、コンデンサの放電の際に瞬間的に大
電流が流れない。
電流が流れない。
【００２３】
【実施例】図３は本発明の実施例の構成図、図４は図３
の動作説明図である。ここで、図４の左側の符号は図３
の同じ符号の部分の波形を示す。以下、図４を参照して
図３の動作を説明する。ここで、RS-FF はセットリセッ
ト・フリップフロップを示す。
の動作説明図である。ここで、図４の左側の符号は図３
の同じ符号の部分の波形を示す。以下、図４を参照して
図３の動作を説明する。ここで、RS-FF はセットリセッ
ト・フリップフロップを示す。
【００２４】先ず、トリガがインバータ43を介してRS-F
F3とRS-FF2に入力する。RS-FF3は、図４- に示す様
に、端子 Qの出力がL の状態からH の状態になって、出
力パルスの送出を始め、RS-FF2の端子 *Q の出力がH か
らL になる。そこで、トランジスタ31がオンからオフに
なり、トランジスタ31に流れていた電流がトランジスタ
32に流れる( 図４- 参照) 。
F3とRS-FF2に入力する。RS-FF3は、図４- に示す様
に、端子 Qの出力がL の状態からH の状態になって、出
力パルスの送出を始め、RS-FF2の端子 *Q の出力がH か
らL になる。そこで、トランジスタ31がオンからオフに
なり、トランジスタ31に流れていた電流がトランジスタ
32に流れる( 図４- 参照) 。
【００２５】ここで、トランジスタ32, 抵抗R2とトラン
ジスタ33はカレントミラーになっているので、トランジ
スタ33を流れる最大電流はトランジスタ32を流れる最大
電流[VCC/(R1＋R2)]と等しくなる。
ジスタ33はカレントミラーになっているので、トランジ
スタ33を流れる最大電流はトランジスタ32を流れる最大
電流[VCC/(R1＋R2)]と等しくなる。
【００２６】さて、トランジスタ33には電圧 Vcc, 抵抗
R を通してi1とコンデンサC の放電電流i2が同時に流れ
るが、i2の値をi1の値よりも充分大きくなる様にしてい
るのて、ほぼ定電流でコンデンサC に蓄えられた電荷が
放電される。
R を通してi1とコンデンサC の放電電流i2が同時に流れ
るが、i2の値をi1の値よりも充分大きくなる様にしてい
るのて、ほぼ定電流でコンデンサC に蓄えられた電荷が
放電される。
【００２７】そして、コンデンサの端子電圧がV1になる
と、しきい値V1を持っている比較器22の出力がH からL
になるので、RS-FF2の出力がL からH になり、トランジ
スタ31がオンになり、トランジタス32はオフになる( 図
４- , 参照) 。
と、しきい値V1を持っている比較器22の出力がH からL
になるので、RS-FF2の出力がL からH になり、トランジ
スタ31がオンになり、トランジタス32はオフになる( 図
４- , 参照) 。
【００２８】この為、トランジスタ33に流れていた電流
が０となるので、コンデンサC は抵抗R を介して電圧 V
CCで充電が開始され、コンデンサの端子電圧が上昇す
る。そして、この端子電圧がV2になると、図４- に示
す様に、比較器21の出力がH からL になるが、この出力
とインバータ41を通った比較器の出力との論理和をORゲ
ート42で取ると、インバータ41の遅延時間に対応する狭
い幅のパルスが得られる( 図４- , 参照) 。
が０となるので、コンデンサC は抵抗R を介して電圧 V
CCで充電が開始され、コンデンサの端子電圧が上昇す
る。そして、この端子電圧がV2になると、図４- に示
す様に、比較器21の出力がH からL になるが、この出力
とインバータ41を通った比較器の出力との論理和をORゲ
ート42で取ると、インバータ41の遅延時間に対応する狭
い幅のパルスが得られる( 図４- , 参照) 。
【００２９】このパルスが RS-FF3 に印加すると、RF-F
F3の端子Q の出力はH からL になり、図４- に示す様
に、出力のパルス幅が確定するが、この幅は C・R の時
定数とコンデンサC の放電によって決まる時間の和にな
る。
F3の端子Q の出力はH からL になり、図４- に示す様
に、出力のパルス幅が確定するが、この幅は C・R の時
定数とコンデンサC の放電によって決まる時間の和にな
る。
【００３０】これにより、大電流に耐えるトランジスタ
が不要となるので、コストダウン,信頼性の向上などが
図られる。
が不要となるので、コストダウン,信頼性の向上などが
図られる。
【００３１】
【発明の効果】以上詳細に説明した様に本発明によれ
ば、コンデンサの放電の際に瞬間的に大電流が流れない
様になると云う効果がある。
ば、コンデンサの放電の際に瞬間的に大電流が流れない
様になると云う効果がある。
【図１】本発明の構成図である。
【図２】図１の動作説明図である。
【図３】本発明の実施例の構成図である。
【図４】図３の動作説明図である。
【図５】従来例の構成図である。
【図６】図５の動作説明図である。
２ 電圧比較手段 ３ 定電流手段 ４ 出力パルス生成手段
Claims (1)
- 【請求項１】 抵抗(R) とコンデンサ(C) の充放電を利
用して、一定時間幅のパルスを生成し，出力する単安定
マルチバイブレータにおいて、 しきい値V1, V2を有し、該コンデンサの端子電圧がV1に
なったことを検出した時に第１の比較結果を、V2になっ
たことを検出した時に第２の比較結果を送出する電圧比
較手段(2) と、 該コンデンサの両端に接続されており、外部よりの信号
が印加した時、充電した該コンデンサを予め設定した電
流値で放電させるが、該第１の比較結果が印加した時、
該コンデンサの放電を停止させ、再び充電させる定電流
手段(3) 、 該外部よりの信号が印加した時点から、該第２の比較結
果が印加された時点までの時間幅を持つパルスを生成し
て、出力パルスとして送出する出力パルス生成手段(4)
とを有することを特徴とする単安定マルチバイレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3248156A JPH0590910A (ja) | 1991-09-27 | 1991-09-27 | 単安定マルチバイブレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3248156A JPH0590910A (ja) | 1991-09-27 | 1991-09-27 | 単安定マルチバイブレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590910A true JPH0590910A (ja) | 1993-04-09 |
Family
ID=17174058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3248156A Withdrawn JPH0590910A (ja) | 1991-09-27 | 1991-09-27 | 単安定マルチバイブレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590910A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729169A (en) * | 1996-07-10 | 1998-03-17 | Micron Quantum Devices, Inc. | Controllable one-shot circuit and method for controlling operation of memory circuit using same |
| CN111338414A (zh) * | 2020-03-09 | 2020-06-26 | 厦门润积集成电路技术有限公司 | 一种可重复触发的低功耗单稳态电路 |
-
1991
- 1991-09-27 JP JP3248156A patent/JPH0590910A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729169A (en) * | 1996-07-10 | 1998-03-17 | Micron Quantum Devices, Inc. | Controllable one-shot circuit and method for controlling operation of memory circuit using same |
| US5959485A (en) * | 1996-07-10 | 1999-09-28 | Micron Technology, Inc. | Controllable one-shot circuit and method for controlling operation of memory circuit using same |
| CN111338414A (zh) * | 2020-03-09 | 2020-06-26 | 厦门润积集成电路技术有限公司 | 一种可重复触发的低功耗单稳态电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107005234B (zh) | 半导体装置 | |
| JP2000252809A (ja) | レベルシフト回路 | |
| JP5282492B2 (ja) | スイッチング素子駆動回路 | |
| US5532562A (en) | Apparatus for controlling DC motor with H-bridge switching circuit | |
| JP2004247834A (ja) | Ｍｏｓトランジスタによりｐｗｍ電圧制御する単相負荷の過電流検出回路 | |
| JPH0590910A (ja) | 単安定マルチバイブレータ | |
| JP4008612B2 (ja) | スルーレートの限定されたノードを介してデジタル信号を伝搬する装置及び操作方法 | |
| US5673424A (en) | Circuit which supplies a clock pulse to a microcomputer | |
| JPS63305755A (ja) | スイッチング電源制御回路 | |
| JPH05235705A (ja) | Ｒｓフリップフロップ回路 | |
| JPH09331243A (ja) | ゼロクロス検出回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| KR100446276B1 (ko) | 펄스 신호 발생기 | |
| JP3394466B2 (ja) | 外部負荷容量検出回路およびそのフィードバック信号発生方法 | |
| JP4417769B2 (ja) | インバータ装置 | |
| JP2567112B2 (ja) | ワンショット・パルス発生回路 | |
| JP2000013203A (ja) | パルス整形装置及びパルス整形方法 | |
| JPH0237135B2 (ja) | ||
| JPH0726980B2 (ja) | ピーク検出回路 | |
| JPH118544A (ja) | ドライブ回路およびドライブ方法 | |
| JP3607419B2 (ja) | ラッチングリレーの駆動回路 | |
| JP2001008489A (ja) | インバータ装置 | |
| JPH06290405A (ja) | ハードディスク書込み回路 | |
| JPS63276796A (ja) | ピ−ク電圧ホ−ルド回路 | |
| JPH05192819A (ja) | 放電加工装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |