JPH0595386A - アラームインターフエース回路 - Google Patents
アラームインターフエース回路Info
- Publication number
- JPH0595386A JPH0595386A JP3255482A JP25548291A JPH0595386A JP H0595386 A JPH0595386 A JP H0595386A JP 3255482 A JP3255482 A JP 3255482A JP 25548291 A JP25548291 A JP 25548291A JP H0595386 A JPH0595386 A JP H0595386A
- Authority
- JP
- Japan
- Prior art keywords
- alarm
- memory
- monitoring device
- request signal
- transmission request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 45
- 238000012806 monitoring device Methods 0.000 claims abstract description 30
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 アラーム送出要求信号の信号間において発生
し解除されるような短時間のアラーム情報に対しても有
効に検出してアラーム監視装置に伝送できるアラームイ
ンターフェース回路を提供する。 【構成】 ディジタル伝送装置（１１）とアラーム監視
装置（１５）間に設けられ、アラーム監視装置からのア
ラーム送出要求信号（１６）を受けて前記ディジタル伝
送装置内で発生されるアラーム情報を前記アラーム監視
装置に送出する。ＯＲメモリ（１４）は前記伝送装置内
で発生されるアラーム情報を足し込みながら保持する。
ラッチメモリ（１８）はこのＯＲメモリの出力を保持す
る。前記ＯＲメモリは前記アラーム監視装置からのアラ
ーム送出要求信号によりリセットされ、前記ラッチメモ
リは前記アラーム送出要求信号により前記ＯＲメモリの
出力を書き込み保持する。
し解除されるような短時間のアラーム情報に対しても有
効に検出してアラーム監視装置に伝送できるアラームイ
ンターフェース回路を提供する。 【構成】 ディジタル伝送装置（１１）とアラーム監視
装置（１５）間に設けられ、アラーム監視装置からのア
ラーム送出要求信号（１６）を受けて前記ディジタル伝
送装置内で発生されるアラーム情報を前記アラーム監視
装置に送出する。ＯＲメモリ（１４）は前記伝送装置内
で発生されるアラーム情報を足し込みながら保持する。
ラッチメモリ（１８）はこのＯＲメモリの出力を保持す
る。前記ＯＲメモリは前記アラーム監視装置からのアラ
ーム送出要求信号によりリセットされ、前記ラッチメモ
リは前記アラーム送出要求信号により前記ＯＲメモリの
出力を書き込み保持する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル伝送におけ
るアラーム情報の収集方法に関し、特に伝送装置とアラ
ーム監視装置との間のアラームインターフェース回路に
関するものである。
るアラーム情報の収集方法に関し、特に伝送装置とアラ
ーム監視装置との間のアラームインターフェース回路に
関するものである。
【０００２】
【従来の技術】従来のアラームインターフェース回路の
一例を図３および図４を参照して説明する。ディジタル
伝送装置３１内において発生したアラーム情報３２は、
アラームインターフェース回路３３内のメモリ３４に一
定の周期Ｔ１で書き込まれる。このメモリ３４の内容は
アラーム監視装置３５からのアラーム送出要求信号３６
により所定の順序で読み出され、出力バッファ回路３７
を介してアラーム監視装置３５に出力されていた。
一例を図３および図４を参照して説明する。ディジタル
伝送装置３１内において発生したアラーム情報３２は、
アラームインターフェース回路３３内のメモリ３４に一
定の周期Ｔ１で書き込まれる。このメモリ３４の内容は
アラーム監視装置３５からのアラーム送出要求信号３６
により所定の順序で読み出され、出力バッファ回路３７
を介してアラーム監視装置３５に出力されていた。
【０００３】図４はこのような従来のアラームインター
フェース回路３３の動作を説明するタイミング図であ
る。アラーム送出要求信号３６はアラーム情報３２より
長い周期Ｔ２で繰り返されるパルス信号で、第１および
第２のアラーム情報３２−１、３２−２が図のようなタ
イミングで発生したと仮定する。第１のアラーム情報３
２−１はパルスの立上りタイミング（ＯＮ１）でメモリ
３４に書き込まれる。
フェース回路３３の動作を説明するタイミング図であ
る。アラーム送出要求信号３６はアラーム情報３２より
長い周期Ｔ２で繰り返されるパルス信号で、第１および
第２のアラーム情報３２−１、３２−２が図のようなタ
イミングで発生したと仮定する。第１のアラーム情報３
２−１はパルスの立上りタイミング（ＯＮ１）でメモリ
３４に書き込まれる。
【０００４】次に、タイミングｔ１でアラーム監視装置
３５からのアラーム送出要求信号３６−１の立下りによ
りメモリ３４の内容がその出力３８として読み出され、
この出力信号はバッファ回路３７により増幅・波形整形
されて出力信号３９としてアラーム監視装置３５に供給
される。この出力信号にはｔ１のタイミングの前後で発
生し続けているアラーム情報が含まれている。
３５からのアラーム送出要求信号３６−１の立下りによ
りメモリ３４の内容がその出力３８として読み出され、
この出力信号はバッファ回路３７により増幅・波形整形
されて出力信号３９としてアラーム監視装置３５に供給
される。この出力信号にはｔ１のタイミングの前後で発
生し続けているアラーム情報が含まれている。
【０００５】次に、アラームインターフェース回路３３
が第２のアラーム送出要求信号３６−２を受信すると、
メモリ３４の内容がタイミングｔ２で読み出される。し
かし、この時のメモリ３４の内容は、第２のアラーム情
報３２−２が第２のアラーム送出要求信号３６−２を受
信する以前に解除されているため、ゼロとなっている。
従って、タイミングｔ２においては、アラーム監視装置
３５への出力は発生しない。
が第２のアラーム送出要求信号３６−２を受信すると、
メモリ３４の内容がタイミングｔ２で読み出される。し
かし、この時のメモリ３４の内容は、第２のアラーム情
報３２−２が第２のアラーム送出要求信号３６−２を受
信する以前に解除されているため、ゼロとなっている。
従って、タイミングｔ２においては、アラーム監視装置
３５への出力は発生しない。
【０００６】
【発明が解決しようとする課題】このような従来のアラ
ームインターフェース回路では、アラーム監視装置から
のアラーム送出要求信号を受信した時に発生し続けてい
るアラーム状態をそのまま出力しているため、アラーム
監視装置からのアラーム送出要求信号の信号間において
発生し解除された短時間のアラーム情報に対しては、ア
ラーム監視装置に伝送されないという欠点があった。
ームインターフェース回路では、アラーム監視装置から
のアラーム送出要求信号を受信した時に発生し続けてい
るアラーム状態をそのまま出力しているため、アラーム
監視装置からのアラーム送出要求信号の信号間において
発生し解除された短時間のアラーム情報に対しては、ア
ラーム監視装置に伝送されないという欠点があった。
【０００７】従って本発明は、上記従来の欠点を除去
し、アラーム送出要求信号の信号間において発生し解除
されるような短時間のアラーム情報に対しても有効に検
出してアラーム監視装置に伝送できるアラームインター
フェース回路を提供することを目的とするものである。
し、アラーム送出要求信号の信号間において発生し解除
されるような短時間のアラーム情報に対しても有効に検
出してアラーム監視装置に伝送できるアラームインター
フェース回路を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明によれば、ディジ
タル伝送装置とアラーム監視装置間に設けられ、アラー
ム監視装置からのアラーム送出要求信号を受けて前記伝
送装置内で発生されるアラーム情報を前記アラーム監視
装置に伝送するアラームインターフェース回路におい
て、前記伝送装置内で発生されるアラーム情報を足し込
みながら保持するＯＲメモリと、このＯＲメモリの出力
を保持するラッチメモリとを備え、前記ＯＲメモリは前
記アラーム監視装置からのアラーム送出要求信号により
リセットされるとともに、前記ラッチメモリは前記アラ
ーム送出要求信号により前記ＯＲメモリの出力を書き込
み保持するように構成されていることを特徴とするアラ
ームインターフェース回路が提供される。
タル伝送装置とアラーム監視装置間に設けられ、アラー
ム監視装置からのアラーム送出要求信号を受けて前記伝
送装置内で発生されるアラーム情報を前記アラーム監視
装置に伝送するアラームインターフェース回路におい
て、前記伝送装置内で発生されるアラーム情報を足し込
みながら保持するＯＲメモリと、このＯＲメモリの出力
を保持するラッチメモリとを備え、前記ＯＲメモリは前
記アラーム監視装置からのアラーム送出要求信号により
リセットされるとともに、前記ラッチメモリは前記アラ
ーム送出要求信号により前記ＯＲメモリの出力を書き込
み保持するように構成されていることを特徴とするアラ
ームインターフェース回路が提供される。
【０００９】前記伝送装置内で発生されるアラーム情報
は、前記アラーム送出要求信号の周期より短い周期を有
している。
は、前記アラーム送出要求信号の周期より短い周期を有
している。
【００１０】前記ＯＲメモリおよび前記ラッチメモリは
前記アラーム送出要求信号を構成するパルスの後縁によ
り動作させられる。
前記アラーム送出要求信号を構成するパルスの後縁によ
り動作させられる。
【００１１】
【実施例】以下に図１、図２により本発明の一実施例を
説明する。
説明する。
【００１２】図１は本発明のアラームインターフェース
回路の構成を示すブロック図で、図２はその動作を説明
するためのタイミング図である。
回路の構成を示すブロック図で、図２はその動作を説明
するためのタイミング図である。
【００１３】ディジタル伝送装置１１内において発生し
たアラーム情報１２は、アラームインターフェース回路
１３内のＯＲメモリ１４に書き込まれる。このＯＲメモ
リ１４は入力される情報を順次足し込み、アラーム監視
装置１５からのアラーム送出要求信号１６によりリセッ
トされるまで書き込まれた情報を消去することなく記憶
している。従って、このＯＲメモリ１４の出力は図２の
１７に示されるようにアラーム情報１２より長いパルス
幅を有している。ＯＲメモリ１４の内容はアラーム監視
装置１５からのアラーム送出要求信号１６により読み出
されるとともに前述のようにリセットされる。
たアラーム情報１２は、アラームインターフェース回路
１３内のＯＲメモリ１４に書き込まれる。このＯＲメモ
リ１４は入力される情報を順次足し込み、アラーム監視
装置１５からのアラーム送出要求信号１６によりリセッ
トされるまで書き込まれた情報を消去することなく記憶
している。従って、このＯＲメモリ１４の出力は図２の
１７に示されるようにアラーム情報１２より長いパルス
幅を有している。ＯＲメモリ１４の内容はアラーム監視
装置１５からのアラーム送出要求信号１６により読み出
されるとともに前述のようにリセットされる。
【００１４】ＯＲメモリ１４の出力信号はラッチメモリ
１８に供給され、アラーム監視装置１５からのアラーム
送出要求信号１６により書き込まれる。ラッチメモリ１
８の出力は図２の１８に示されるように所定期間に亘っ
て一定の出力を保持する。ラッチメモリ１８の内容はバ
ッファ回路１９により増幅・波形整形されて出力信号２
０としてアラーム監視装置１５に供給される。
１８に供給され、アラーム監視装置１５からのアラーム
送出要求信号１６により書き込まれる。ラッチメモリ１
８の出力は図２の１８に示されるように所定期間に亘っ
て一定の出力を保持する。ラッチメモリ１８の内容はバ
ッファ回路１９により増幅・波形整形されて出力信号２
０としてアラーム監視装置１５に供給される。
【００１５】なお、アラーム監視装置１５からのアラー
ム送出要求信号１６は一定の周期Ｔで繰り返し発生され
るパルス信号であり、ＯＲメモリ１４およびラッチメモ
リ１８に対する書き込みおよびリセットはパルスの後縁
のタイミングで行われる。また、伝送装置１１内で発生
されるアラーム情報１２は、アラーム送出要求信号１６
の周期Ｔより短い周期を有している。
ム送出要求信号１６は一定の周期Ｔで繰り返し発生され
るパルス信号であり、ＯＲメモリ１４およびラッチメモ
リ１８に対する書き込みおよびリセットはパルスの後縁
のタイミングで行われる。また、伝送装置１１内で発生
されるアラーム情報１２は、アラーム送出要求信号１６
の周期Ｔより短い周期を有している。
【００１６】
【発明の効果】以上説明した本発明のアラームインター
フェース回路によれば、アラーム送出要求信号の信号間
において発生し解除されるような短時間のアラーム情報
に対しても有効に検出してアラーム監視装置に伝送でき
る。
フェース回路によれば、アラーム送出要求信号の信号間
において発生し解除されるような短時間のアラーム情報
に対しても有効に検出してアラーム監視装置に伝送でき
る。
【図１】本発明のアラームインターフェース回路の構成
を示すブロック図である。
を示すブロック図である。
【図２】図１の回路の動作を説明するためのタイミング
図である。
図である。
【図３】従来のアラームインターフェース回路の構成を
示すブロック図である。
示すブロック図である。
【図４】図３の回路の動作を説明するためのタイミング
図である。
図である。
１１ ディジタル伝送装置 １２ アラーム情報 １３ アラームインターフェース回路 １４ ＯＲメモリ １５ アラーム監視装置 １６ アラーム送出要求信号 １７ ＯＲメモリ出力 １８ ラッチメモリ １９ バッファ回路 ２０ バッファ回路出力信号
Claims (3)
- 【請求項１】 ディジタル伝送装置とアラーム監視装置
間に設けられ、アラーム監視装置からのアラーム送出要
求信号を受けて前記伝送装置内で発生されるアラーム情
報を前記アラーム監視装置に伝送するアラームインター
フェース回路において、前記伝送装置内で発生されるア
ラーム情報を足し込みながら保持するＯＲメモリと、こ
のＯＲメモリの出力を保持するラッチメモリとを備え、
前記ＯＲメモリは前記アラーム監視装置からのアラーム
送出要求信号によりリセットされるとともに、前記ラッ
チメモリは前記アラーム送出要求信号により前記ＯＲメ
モリの出力を書込み保持するように構成されていること
を特徴とするアラームインターフェース回路。 - 【請求項２】 前記伝送装置内で発生されるアラーム情
報は、前記アラーム送出要求信号の周期より短い周期を
有していることを特徴とする請求項１記載のアラームイ
ンターフェース回路。 - 【請求項３】 前記ＯＲメモリおよび前記ラッチメモリ
は前記アラーム送出要求信号を構成するパルスの後縁に
より動作させられることを特徴とする請求項２記載のア
ラームインターフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255482A JPH0595386A (ja) | 1991-10-02 | 1991-10-02 | アラームインターフエース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255482A JPH0595386A (ja) | 1991-10-02 | 1991-10-02 | アラームインターフエース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595386A true JPH0595386A (ja) | 1993-04-16 |
Family
ID=17279376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3255482A Withdrawn JPH0595386A (ja) | 1991-10-02 | 1991-10-02 | アラームインターフエース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595386A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230124622A1 (en) * | 2021-10-14 | 2023-04-20 | Arm Limited | Alarm Systems and Circuits |
-
1991
- 1991-10-02 JP JP3255482A patent/JPH0595386A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230124622A1 (en) * | 2021-10-14 | 2023-04-20 | Arm Limited | Alarm Systems and Circuits |
| US12176904B2 (en) * | 2021-10-14 | 2024-12-24 | Arm Limited | Alarm systems and circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0595386A (ja) | アラームインターフエース回路 | |
| KR920022668A (ko) | 디지탈신호처리장치 | |
| US4351008A (en) | Modulator for use in an interface between a digital signal processing apparatus and an audio tape deck | |
| KR900019014A (ko) | 반도체메모리의 데이터기록방법 및 그 장치 | |
| JPS59180577U (ja) | 時間軸補正装置 | |
| JP2704063B2 (ja) | Ｃｃｄイメージセンサ制御回路 | |
| JPH0312502B2 (ja) | ||
| SU1287236A1 (ru) | Буферное запоминающее устройство | |
| JPS5859651A (ja) | デジタル信号伝送方法 | |
| JP2553072B2 (ja) | 同期回路 | |
| SU562923A1 (ru) | Устройство управлени дл приемно-передающей аппаратуры | |
| JPH0276047A (ja) | アドレス未定義領域呼出し検出回路 | |
| JP3354488B2 (ja) | シリアルデータ転送装置 | |
| JPS62121967A (ja) | 磁気記憶装置 | |
| JPH0216829A (ja) | データ受信制御方式 | |
| JPH02189423A (ja) | ハイブリッドレコーダ | |
| JPH06103892B2 (ja) | データバッファ | |
| JPH01304556A (ja) | メモリ制御回路 | |
| JP2008033538A (ja) | データ転送制御装置および電子機器 | |
| JPH1041804A (ja) | レジスタ・リード・リセット回路 | |
| JPS5813774U (ja) | フアクシミリ装置の画情報密度判定回路 | |
| JPH05108896A (ja) | Ｉｃカードにおけるデータ転送方法 | |
| JPS5850775U (ja) | 受信装置 | |
| JPS596412B2 (ja) | 信号転送装置 | |
| CN1188379A (zh) | 消息接收装置和消息发送接收方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |