JPH06103370A - 画像処理プロセッサのためのラインバッファ - Google Patents
画像処理プロセッサのためのラインバッファInfo
- Publication number
- JPH06103370A JPH06103370A JP24834992A JP24834992A JPH06103370A JP H06103370 A JPH06103370 A JP H06103370A JP 24834992 A JP24834992 A JP 24834992A JP 24834992 A JP24834992 A JP 24834992A JP H06103370 A JPH06103370 A JP H06103370A
- Authority
- JP
- Japan
- Prior art keywords
- image
- input
- line buffer
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 56
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】
【目的】入力データの選択回路を使用しないでコンボリ
ュ―ジョン演算及び画像間演算を行うかあるいは、より
少ないラインバッファでコンボリュ―ジョン演算及び画
像間演算演算を行う。 【構成】コンボリュ―ジョン演算時及び画像間演算時に
各々のラインバッファに与える書き込み信号を変えるこ
とによって、入力データを選択することなしに上記各々
の演算でラインバッファを共有させるかあるいは、入力
データの選択回路を付加することによって、上記各々の
演算でラインバッファを共有可能とする。
ュ―ジョン演算及び画像間演算を行うかあるいは、より
少ないラインバッファでコンボリュ―ジョン演算及び画
像間演算演算を行う。 【構成】コンボリュ―ジョン演算時及び画像間演算時に
各々のラインバッファに与える書き込み信号を変えるこ
とによって、入力データを選択することなしに上記各々
の演算でラインバッファを共有させるかあるいは、入力
データの選択回路を付加することによって、上記各々の
演算でラインバッファを共有可能とする。
Description
【０００１】
【産業上の利用分野】本発明は画像処理プロセッサのた
めのラインバッファに関する。
めのラインバッファに関する。
【０００２】
【従来の技術】従来、画像処理装置で画像のコンボリュ
―ジョン演算を行う場合、その処理回路では、入力した
画像の１水平期間遅れ及び２水平期間遅れのデ―タを同
時に使用して、例えば３×３の演算を行う。この場合、
遅れたデ―タを作成するために図３の回路を使用する。
ここでは画像バス１から入力した画像デ―タをラインバ
ッファ２，３，４，５に入力するとともに、選択回路６
によって、書き込み信号ＷＲ（バー）８を入力画像のラ
イン番号７で４つに分割して順にラインバッファ２，
３，４，５に書き込む。
―ジョン演算を行う場合、その処理回路では、入力した
画像の１水平期間遅れ及び２水平期間遅れのデ―タを同
時に使用して、例えば３×３の演算を行う。この場合、
遅れたデ―タを作成するために図３の回路を使用する。
ここでは画像バス１から入力した画像デ―タをラインバ
ッファ２，３，４，５に入力するとともに、選択回路６
によって、書き込み信号ＷＲ（バー）８を入力画像のラ
イン番号７で４つに分割して順にラインバッファ２，
３，４，５に書き込む。
【０００３】ラインバッファ２，３，４，５からの出力
は選択回路９において選択信号１１によって選択され、
かつ必要な順で出力される。又、上記ラインバッファ
２，３，４，５は単に入力デ―タをバッファリングする
だけでなく、バス上のデ―タ転送速度を下げるためのバ
ッファをも兼ねている。
は選択回路９において選択信号１１によって選択され、
かつ必要な順で出力される。又、上記ラインバッファ
２，３，４，５は単に入力デ―タをバッファリングする
だけでなく、バス上のデ―タ転送速度を下げるためのバ
ッファをも兼ねている。
【０００４】したがって、この場合、１つのラインバッ
ファを書き込み、他を読み出しに限定する必要があるた
め、必ず４つのラインバッファが必要となる。
ファを書き込み、他を読み出しに限定する必要があるた
め、必ず４つのラインバッファが必要となる。
【０００５】又、画像間演算を行う場合においても、同
様に各デ―タ毎に２つのバッファが必要になる。図４に
画像間演算のための回路を示す。同図において、画像バ
ス２１から入力された画像デ―タ０はラインバッファ２
４及び２５に入力され、これらのラインバッファへの書
き込み信号はライン毎に相互に切り替わる。すなわち書
き込み信号２３はライン番号の最下位ビットの値３０を
使用し、切り替え回路３１によって切り替えられる。同
様に画像バス２２から入力された画像データ１はライン
バッファ２６及び２７に入力される。これらのラインバ
ッファにも上記と同じ書き込み信号が入力され、それぞ
れのラインバッファに書き込まれる。
様に各デ―タ毎に２つのバッファが必要になる。図４に
画像間演算のための回路を示す。同図において、画像バ
ス２１から入力された画像デ―タ０はラインバッファ２
４及び２５に入力され、これらのラインバッファへの書
き込み信号はライン毎に相互に切り替わる。すなわち書
き込み信号２３はライン番号の最下位ビットの値３０を
使用し、切り替え回路３１によって切り替えられる。同
様に画像バス２２から入力された画像データ１はライン
バッファ２６及び２７に入力される。これらのラインバ
ッファにも上記と同じ書き込み信号が入力され、それぞ
れのラインバッファに書き込まれる。
【０００６】上記のラインバッファ２４，２５，２６，
２７から出力された値を選択回路２８，２９で選択信号
３２により選択出力することにより必要なデ―タを演算
回路に送出する。
２７から出力された値を選択回路２８，２９で選択信号
３２により選択出力することにより必要なデ―タを演算
回路に送出する。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
たように、同一の画像処理装置内でコンボリュ―ジョン
演算と、画像間演算を行わせようとすると、各ラインバ
ッファに選択的にデ―タを送出するための選択回路が必
要になる。
たように、同一の画像処理装置内でコンボリュ―ジョン
演算と、画像間演算を行わせようとすると、各ラインバ
ッファに選択的にデ―タを送出するための選択回路が必
要になる。
【０００８】又、このようなラインバッファの共有では
各々の演算の時に、使用しないラインバッファが存在し
てしまう。
各々の演算の時に、使用しないラインバッファが存在し
てしまう。
【０００９】本発明の画像処理プロセッサのためのライ
ンバッファはこのような課題に着目してなされたもので
あり、その目的とするところは、入力データの選択回路
を使用しないでコンボリュ―ジョン演算及び画像間演算
を行うかあるいは、より少ないラインバッファでコンボ
リュ―ジョン演算及び画像間演算演算を行うことが可能
な画像処理プロセッサのためのラインバッファを提供す
ることにある。
ンバッファはこのような課題に着目してなされたもので
あり、その目的とするところは、入力データの選択回路
を使用しないでコンボリュ―ジョン演算及び画像間演算
を行うかあるいは、より少ないラインバッファでコンボ
リュ―ジョン演算及び画像間演算演算を行うことが可能
な画像処理プロセッサのためのラインバッファを提供す
ることにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の画像処理プロセッサのためのラインバッ
ファは、コンボリュ―ジョン演算時及び画像間演算時に
各々のラインバッファに与える書き込み信号を変えるこ
とによって、入力データを選択することなしに上記各々
の演算でラインバッファを共有させるかあるいは、入力
データの選択回路を付加することによって、上記各々の
演算でラインバッファを共有可能とする手段を具備す
る。
めに、本発明の画像処理プロセッサのためのラインバッ
ファは、コンボリュ―ジョン演算時及び画像間演算時に
各々のラインバッファに与える書き込み信号を変えるこ
とによって、入力データを選択することなしに上記各々
の演算でラインバッファを共有させるかあるいは、入力
データの選択回路を付加することによって、上記各々の
演算でラインバッファを共有可能とする手段を具備す
る。
【００１１】
【作用】すなわち、本発明においては、コンボリュ―ジ
ョン演算時及び画像間演算時に各々のラインバッファに
与える書き込み信号を変えるかあるいは、入力データの
選択回路を付加することによって上記各々の演算でライ
ンバッファを共有させる。
ョン演算時及び画像間演算時に各々のラインバッファに
与える書き込み信号を変えるかあるいは、入力データの
選択回路を付加することによって上記各々の演算でライ
ンバッファを共有させる。
【００１２】
【実施例】以下に図面を参照して本発明の実施例を説明
する。まず、図１に入力デ―タの選択回路を不要にした
実施例を示す。
する。まず、図１に入力デ―タの選択回路を不要にした
実施例を示す。
【００１３】ここで、コンボリュ―ジョン演算の場合は
デ―タバス４１のみ使用し、画像間演算の場合はデ―タ
バス４１と４８を使用する。
デ―タバス４１のみ使用し、画像間演算の場合はデ―タ
バス４１と４８を使用する。
【００１４】コンボリュ―ジョン演算の場合はデ―タバ
ス４１から入力されたデ―タがラインバッファ４２，４
３，４４，４５に入力される。書き込み信号は書き込み
信号作成回路４６で作成され、各々のラインバッファに
選択入力される。これらの出力は選択回路４７で選択さ
れ必要な順番で出力される。
ス４１から入力されたデ―タがラインバッファ４２，４
３，４４，４５に入力される。書き込み信号は書き込み
信号作成回路４６で作成され、各々のラインバッファに
選択入力される。これらの出力は選択回路４７で選択さ
れ必要な順番で出力される。
【００１５】又、画像間演算の場合にはデータバス４１
からの画像データ０に加えてデータバス４８からの画像
デ―タ１も入力される。これらの画像デ―タは、それぞ
れラインバッファ４２，４３及び４９，５０に入力され
る。ラインバッファ４９，５０に入力される書き込み信
号は書き込み信号作成回路５１で作成される。
からの画像データ０に加えてデータバス４８からの画像
デ―タ１も入力される。これらの画像デ―タは、それぞ
れラインバッファ４２，４３及び４９，５０に入力され
る。ラインバッファ４９，５０に入力される書き込み信
号は書き込み信号作成回路５１で作成される。
【００１６】この場合、ラインバッファ４４，４５には
画像デ―タを入力しないので、書き込み信号作成回路５
１はバス５７に入力される選択信号によってラインバッ
ファ４３，４２のみに書き込み信号を送出する。
画像デ―タを入力しないので、書き込み信号作成回路５
１はバス５７に入力される選択信号によってラインバッ
ファ４３，４２のみに書き込み信号を送出する。
【００１７】この時、出力デ―タはラインバッファ４
９，５０のデ―タを選択する選択回路５２の出力回路４
７の出力を利用する。この時、選択回路４７はラインバ
ッファ４３，４２の出力のみを選択出力しなければなら
ないので、バス５７の信号によってこの動作に切り替わ
る。これらの選択回路４７，５１により、コンボリュ―
ジョン演算の時は、デ―タバス４１から入力された画像
デ―タ０が出力バス５３，５４，５５から出力され、画
像演算の時は画像データ０，１がデ―タバス４１及び４
８から入力され、出力バス５３及び５６から出力される
ようになる。このように入力バスを切り替える事なく、
どちらの演算のためにも使用可能となる。
９，５０のデ―タを選択する選択回路５２の出力回路４
７の出力を利用する。この時、選択回路４７はラインバ
ッファ４３，４２の出力のみを選択出力しなければなら
ないので、バス５７の信号によってこの動作に切り替わ
る。これらの選択回路４７，５１により、コンボリュ―
ジョン演算の時は、デ―タバス４１から入力された画像
デ―タ０が出力バス５３，５４，５５から出力され、画
像演算の時は画像データ０，１がデ―タバス４１及び４
８から入力され、出力バス５３及び５６から出力される
ようになる。このように入力バスを切り替える事なく、
どちらの演算のためにも使用可能となる。
【００１８】図２に入力デ―タ選択回路を付加して、ラ
インバッファの数を少なくした実施例の回路構成を示
す。
インバッファの数を少なくした実施例の回路構成を示
す。
【００１９】コンボリュ―ジョン演算においては画像バ
ス６１から入力した画像デ―タ０をラインバッファ６
３，６４，６５，６６に入力可能とするために入力選択
回路６２をＡ側に選択信号６７を使用して切り変えてお
く。同時にこの選択信号６７は書き込み信号選択回路６
８の出力も切り替えて、Ａ側に変更する。
ス６１から入力した画像デ―タ０をラインバッファ６
３，６４，６５，６６に入力可能とするために入力選択
回路６２をＡ側に選択信号６７を使用して切り変えてお
く。同時にこの選択信号６７は書き込み信号選択回路６
８の出力も切り替えて、Ａ側に変更する。
【００２０】このことにより図２の回路は、図３と全く
同じ動作が可能となる。但し図２では図３の出力選択回
路１１が省略してある。
同じ動作が可能となる。但し図２では図３の出力選択回
路１１が省略してある。
【００２１】画像間演算においては入力バス６１，６９
の双方を使用する。この時、入力選択回路６２は選択信
号６７によってＢ側に切り替えられることにより、入力
バス６１から入力した画像デ―タはラインバッファ６３
と６４に、入力バス６９から入力した値はラインバッフ
ァ６５と６６に入力される。又、書き込み信号選択回路
６８の出力もＢ側に切り替えられる。このことにより、
図４と全く同じ動作をする。但し図２では図４の出力選
択回路２８，２９が省略してある。
の双方を使用する。この時、入力選択回路６２は選択信
号６７によってＢ側に切り替えられることにより、入力
バス６１から入力した画像デ―タはラインバッファ６３
と６４に、入力バス６９から入力した値はラインバッフ
ァ６５と６６に入力される。又、書き込み信号選択回路
６８の出力もＢ側に切り替えられる。このことにより、
図４と全く同じ動作をする。但し図２では図４の出力選
択回路２８，２９が省略してある。
【００２２】この回路ではコンボリュ―ジョン演算の時
も画像間演算の場合においてもすべてのラインバッファ
を無駄なく使用している。また出力においてはコンボリ
ュ―ジョン演算では出力バス７１，７２，７３，７４か
らの出力を選択し使用すれば良く、画像間演算において
は出力バス７１と７２のどちらかと、出力バス７３と７
４のどちらか２つの出力を使用して演算が行える。
も画像間演算の場合においてもすべてのラインバッファ
を無駄なく使用している。また出力においてはコンボリ
ュ―ジョン演算では出力バス７１，７２，７３，７４か
らの出力を選択し使用すれば良く、画像間演算において
は出力バス７１と７２のどちらかと、出力バス７３と７
４のどちらか２つの出力を使用して演算が行える。
【００２３】なお、本実施例では画像処理回路への入力
をコンボリュ―ジョン演算の時に３ライン、画像間演算
の時は２画面としたが、任意のライン数及び任意の画面
数に応用可能である。
をコンボリュ―ジョン演算の時に３ライン、画像間演算
の時は２画面としたが、任意のライン数及び任意の画面
数に応用可能である。
【００２４】
【発明の効果】以上詳述したように、本発明の回路を使
用すれば、コンボリュ―ジョン演算時及び画像間演算時
に、入力選択回路を使用しないで入力のラインバッファ
を共有することが可能となる。又、より少ないラインバ
ッファで上記の演算を行うことができる。
用すれば、コンボリュ―ジョン演算時及び画像間演算時
に、入力選択回路を使用しないで入力のラインバッファ
を共有することが可能となる。又、より少ないラインバ
ッファで上記の演算を行うことができる。
【図１】入力デ―タの選択回路を不要にした実施例の回
路構成を示す図である。
路構成を示す図である。
【図２】入力デ―タ選択回路を付加して、ラインバッフ
ァの数を少なくした実施例の回路構成を示す図である。
ァの数を少なくした実施例の回路構成を示す図である。
【図３】従来のコンボリュ―ジョン演算回路の構成を示
す図である。
す図である。
【図４】従来の画像間演算回路の構成を示す図である。
４１，４８…データバス、４２〜４５，４９，５０…ラ
インバッファ、４６，５１…書き込み信号作成回路、４
７，５２…選択回路、５３〜５６…出力バス。
インバッファ、４６，５１…書き込み信号作成回路、４
７，５２…選択回路、５３〜５６…出力バス。
Claims (1)
- 【請求項１】 コンボリュ―ジョン演算時及び画像間演
算時に各々のラインバッファに与える書き込み信号を変
えることによって、入力データを選択することなしに上
記各々の演算でラインバッファを共有させるかあるい
は、入力データの選択回路を付加することによって、上
記各々の演算でラインバッファを共有可能とする手段を
具備したことを特徴とする画像処理プロセッサのための
ラインバッファ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24834992A JPH06103370A (ja) | 1992-09-17 | 1992-09-17 | 画像処理プロセッサのためのラインバッファ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24834992A JPH06103370A (ja) | 1992-09-17 | 1992-09-17 | 画像処理プロセッサのためのラインバッファ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06103370A true JPH06103370A (ja) | 1994-04-15 |
Family
ID=17176775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24834992A Withdrawn JPH06103370A (ja) | 1992-09-17 | 1992-09-17 | 画像処理プロセッサのためのラインバッファ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103370A (ja) |
-
1992
- 1992-09-17 JP JP24834992A patent/JPH06103370A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08235130A (ja) | 並列プロセッサ | |
| KR100435349B1 (ko) | 병렬처리장치와이를포함하는디지털오디오신호처리장치및방법 | |
| JPH06103370A (ja) | 画像処理プロセッサのためのラインバッファ | |
| JPS60262253A (ja) | メモリデ−タ処理回路 | |
| JPH05150944A (ja) | デイジタル信号プロセツサ | |
| JPH03204753A (ja) | Ｄｍａ制御装置 | |
| JPS62173557A (ja) | マイクロプロセツサ | |
| JPH0721121A (ja) | 通信制御ｌｓｉ | |
| JP2953169B2 (ja) | データ処理装置 | |
| JPS63220349A (ja) | 転送デ−タ出力回路 | |
| JPH03116350A (ja) | データ転送のバス構造 | |
| JPS6386046A (ja) | メモリ・セレクト方式 | |
| JPH03189755A (ja) | メモリ間転送装置 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPS63245568A (ja) | 画像変換装置 | |
| JPH03251945A (ja) | インタフェースレジスタアドレス自動設定方式 | |
| KR19990040389A (ko) | 버스 장치 | |
| JP2000347992A (ja) | データ送受信回路 | |
| JPH04170661A (ja) | マイクロプロセッサシステム | |
| JPH04336359A (ja) | Ｄｍａ制御回路 | |
| JP2005063183A (ja) | 半導体集積回路、半導体集積回路ブロック、データ転送システム | |
| JPH047656A (ja) | ビット選択形出力ポート及び出力装置 | |
| JPH04195895A (ja) | Ｉｃメモリ | |
| JPS63142446A (ja) | アドレス生成方式 | |
| JPH01205324A (ja) | 先入れ先出し記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |