JPH06103372B2 - 薄膜能動素子基板 - Google Patents
薄膜能動素子基板Info
- Publication number
- JPH06103372B2 JPH06103372B2 JP60102649A JP10264985A JPH06103372B2 JP H06103372 B2 JPH06103372 B2 JP H06103372B2 JP 60102649 A JP60102649 A JP 60102649A JP 10264985 A JP10264985 A JP 10264985A JP H06103372 B2 JPH06103372 B2 JP H06103372B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- auxiliary
- display
- thin film
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は多数の薄膜能動素子を行列電極の交差点近傍に
配置した薄膜能動素子基板に関するものである。
配置した薄膜能動素子基板に関するものである。
［従来の技術］ 最近OA機器端末やポータブルテレビ等への要求から薄形
ディスプレイ開発が盛んに行われている。その中でも大
容量グラフィック表示に対応するために行列状に電極を
配置した情報表示装置において、前記電極交差点部に能
動素子を配して駆動を行うアクティブマトリクス方式が
研究されている。第２図に薄膜能動素子として薄膜トラ
ンジスタ（以下TFTと略す）を用いた液晶パネル形ディ
スプレイの概念図を示す。（21）が液晶層であり、（2
2）が前記液晶層を駆動するためのスイッチングトラン
ジスタである。（23）は液晶を駆動するために必要な電
圧を印加するためのデータ線であり、（24）はトランジ
スタ（22）のゲートを制御する選択信号線である。（2
5）及び（26）は、透明電極である。
ディスプレイ開発が盛んに行われている。その中でも大
容量グラフィック表示に対応するために行列状に電極を
配置した情報表示装置において、前記電極交差点部に能
動素子を配して駆動を行うアクティブマトリクス方式が
研究されている。第２図に薄膜能動素子として薄膜トラ
ンジスタ（以下TFTと略す）を用いた液晶パネル形ディ
スプレイの概念図を示す。（21）が液晶層であり、（2
2）が前記液晶層を駆動するためのスイッチングトラン
ジスタである。（23）は液晶を駆動するために必要な電
圧を印加するためのデータ線であり、（24）はトランジ
スタ（22）のゲートを制御する選択信号線である。（2
5）及び（26）は、透明電極である。
第３図はスタガー構造を有するTFTの１種を示す。図中
（１）は石英、ガラス等の透明絶縁性基板であり、この
上にTFTが形成される。（２）は不純物拡散を防止する
パッシベーション膜である。（３）はITO,SnO2等の透明
導電膜からなる表示（ドレイン）電極を、（４）は、同
様の材質からなるソース電極を示す。（５）は、アモル
ファスシリコン（a-Si）、ポリシリコン（P-Si）、マイ
クロクリスタリンシリコン（μc-Si）等からなる半導体
層である。また、電極と半導体層の接触する部分では、
電極（３），（４）と半導体層（５）間に電気的な接触
を良くするために、リンをドープしたn+a-Si層（10）を
入れる。（６）は、ゲート絶縁膜であり、CVD法等の堆
積法により、アモルファス窒化シリコン等で形成され
る。（７）はゲート電極であり、A1等の金属から形成さ
れる。
（１）は石英、ガラス等の透明絶縁性基板であり、この
上にTFTが形成される。（２）は不純物拡散を防止する
パッシベーション膜である。（３）はITO,SnO2等の透明
導電膜からなる表示（ドレイン）電極を、（４）は、同
様の材質からなるソース電極を示す。（５）は、アモル
ファスシリコン（a-Si）、ポリシリコン（P-Si）、マイ
クロクリスタリンシリコン（μc-Si）等からなる半導体
層である。また、電極と半導体層の接触する部分では、
電極（３），（４）と半導体層（５）間に電気的な接触
を良くするために、リンをドープしたn+a-Si層（10）を
入れる。（６）は、ゲート絶縁膜であり、CVD法等の堆
積法により、アモルファス窒化シリコン等で形成され
る。（７）はゲート電極であり、A1等の金属から形成さ
れる。
［発明の解決しようとする問題点］ 第３図に示すようなTFTにおいては、行列状に配した電
極の重なり部分（９）において、電極間相互の短絡が発
生した場合には、該表示電極を含んだ行もしくは列に対
して電圧が印加されてしまうために、線状に欠陥が発生
し、著しく表示品位をおとすばかりではなく、製造歩留
りを低下させる原因となっていた。
極の重なり部分（９）において、電極間相互の短絡が発
生した場合には、該表示電極を含んだ行もしくは列に対
して電圧が印加されてしまうために、線状に欠陥が発生
し、著しく表示品位をおとすばかりではなく、製造歩留
りを低下させる原因となっていた。
さらに第３図に示すような形状のTFTにおいては、発生
した短絡を修復することが工程的に複雑で、修復に要す
るコストを考えると不可能に近いことが知られている。
した短絡を修復することが工程的に複雑で、修復に要す
るコストを考えると不可能に近いことが知られている。
［問題点を解決するための手段］ 本発明は、前述の問題点を解決すべくなされたものであ
り、絶縁性基板上に行列状に行電極と列電極が配置さ
れ、該行列状の電極の交差点に対応して表示電極が設け
られ、該表示電極を駆動する薄膜能動素子が設けられた
薄膜能動素子基板であって、該交差点で列電極は行電極
の下に設けられ、該交差点の近傍に行電極と絶縁され、
かつ行電極を横切って該表示電極に近設されるように第
１の補助電極が配置され、行電極の下部の位置であり、
かつ第１の補助電極と列電極との間に半導体層が設けら
れ、該半導体層と行電極との間に絶縁層が設けられ、該
表示電極と第１の補助電極とが接続された場合に、第１
の補助電極がドレイン、行電極がゲート、列電極がソー
スとして機能せしめられて該表示電極を駆動する補助ト
ランジスタが構成される構造が備えられたことを特徴と
する。
り、絶縁性基板上に行列状に行電極と列電極が配置さ
れ、該行列状の電極の交差点に対応して表示電極が設け
られ、該表示電極を駆動する薄膜能動素子が設けられた
薄膜能動素子基板であって、該交差点で列電極は行電極
の下に設けられ、該交差点の近傍に行電極と絶縁され、
かつ行電極を横切って該表示電極に近設されるように第
１の補助電極が配置され、行電極の下部の位置であり、
かつ第１の補助電極と列電極との間に半導体層が設けら
れ、該半導体層と行電極との間に絶縁層が設けられ、該
表示電極と第１の補助電極とが接続された場合に、第１
の補助電極がドレイン、行電極がゲート、列電極がソー
スとして機能せしめられて該表示電極を駆動する補助ト
ランジスタが構成される構造が備えられたことを特徴と
する。
また、絶縁性基板上に行列状に列電極と行電極が配置さ
れ、該行列状の電極の交差点に対応して表示電極が設け
られ、該表示電極を駆動する薄膜能動素子が設けられた
薄膜能動素子基板であって、該交差点で列電極は行電極
の下に設けられ、補助ドレイン電極が表示電極に近設さ
れ、列電極と接続せしめられた引き出し電極部が設けら
れ、補助ドレイン電極と引き出し電極部との間に半導体
層が設けられ、該交差点の近傍に、列電極と絶縁され、
かつ列電極を横切って第２の補助電極が設けられ、第２
の補助電極の一部は前記半導体層の上部に配置され、第
２の補助電極と前記半導体層との間に絶縁層が設けら
れ、該表示電極と補助ドレイン電極とが接続され、か
つ、第２の補助電極が行電極と接続された場合に、引き
出し電極部がソース、第２の補助電極がゲート、補助ド
レイン電極がドレインとして機能せしめられて該表示電
極を駆動する補助トランジスタが構成され得る構造が備
えられたことを特徴とする。
れ、該行列状の電極の交差点に対応して表示電極が設け
られ、該表示電極を駆動する薄膜能動素子が設けられた
薄膜能動素子基板であって、該交差点で列電極は行電極
の下に設けられ、補助ドレイン電極が表示電極に近設さ
れ、列電極と接続せしめられた引き出し電極部が設けら
れ、補助ドレイン電極と引き出し電極部との間に半導体
層が設けられ、該交差点の近傍に、列電極と絶縁され、
かつ列電極を横切って第２の補助電極が設けられ、第２
の補助電極の一部は前記半導体層の上部に配置され、第
２の補助電極と前記半導体層との間に絶縁層が設けら
れ、該表示電極と補助ドレイン電極とが接続され、か
つ、第２の補助電極が行電極と接続された場合に、引き
出し電極部がソース、第２の補助電極がゲート、補助ド
レイン電極がドレインとして機能せしめられて該表示電
極を駆動する補助トランジスタが構成され得る構造が備
えられたことを特徴とする。
本発明では、補助電極（第１の補助電極または第２の補
助電極）は行電極と列電極の交差点近傍に形成され、行
電極又は列電極を横切って配置され、かつ他の電極と絶
縁されて形成されればよく、他の電極が断線、短絡又は
薄膜能動素子が不良を生じた場合、この補助電極をバイ
パスラインとして用いて容易に修復することができる。
助電極）は行電極と列電極の交差点近傍に形成され、行
電極又は列電極を横切って配置され、かつ他の電極と絶
縁されて形成されればよく、他の電極が断線、短絡又は
薄膜能動素子が不良を生じた場合、この補助電極をバイ
パスラインとして用いて容易に修復することができる。
この補助電極は、ITO,SnO2のような透明電極であって
も、Al,Crのような金属電極であってもよい。この補助
電極はどのような方法で形成されてもよいが、行電極又
は列電極の形成と同時に形成するようにすることにより
工程が複雑化しなく好ましい。
も、Al,Crのような金属電極であってもよい。この補助
電極はどのような方法で形成されてもよいが、行電極又
は列電極の形成と同時に形成するようにすることにより
工程が複雑化しなく好ましい。
又、この補助電極は行電極又は列電極の一方を横切って
おり、かつ他方に併行するように行電極と列電極との交
差点近傍に形成することにより、表示画素電極の面積の
減少を少なくすることもできる。
おり、かつ他方に併行するように行電極と列電極との交
差点近傍に形成することにより、表示画素電極の面積の
減少を少なくすることもできる。
この補助電極は、行電極と列電極との交差点における短
絡時にこの行電極又は列電極の一方を交差点部分の両側
で切断し、この補助電極に接続してバイパスすることに
より短絡による線欠陥を修復することができる。又、薄
膜能動素子の不良時には隣接画素の表示電極と不良薄膜
能動素子の表示画素とを接続することにより、隣接画素
と同じ表示とすることができ点欠陥を目立たなくするこ
とができる。このようにすることにより、正確な表示で
はないが、常時点灯又は常時消灯というような現象を生
じなく、隣接画素と同じ表示となるため欠陥が目立たな
くなるものである。さらにこの場合、補助電極を列電
極、行電極と組み合せて薄膜能動素子の電極として使用
できるように形成しておくことにより、薄膜能動素子を
形成して表示するようにでき、点欠陥をなくすこともで
きる。
絡時にこの行電極又は列電極の一方を交差点部分の両側
で切断し、この補助電極に接続してバイパスすることに
より短絡による線欠陥を修復することができる。又、薄
膜能動素子の不良時には隣接画素の表示電極と不良薄膜
能動素子の表示画素とを接続することにより、隣接画素
と同じ表示とすることができ点欠陥を目立たなくするこ
とができる。このようにすることにより、正確な表示で
はないが、常時点灯又は常時消灯というような現象を生
じなく、隣接画素と同じ表示となるため欠陥が目立たな
くなるものである。さらにこの場合、補助電極を列電
極、行電極と組み合せて薄膜能動素子の電極として使用
できるように形成しておくことにより、薄膜能動素子を
形成して表示するようにでき、点欠陥をなくすこともで
きる。
本発明の薄膜能動素子は、薄膜トランジスタ、薄膜ダイ
オード、金属絶縁材金属（MIM）素子等が使用でき、１
画素に２以上の素子が組み合せて形成されていてもよい
し、コンデンサ、他の抵抗等が併せて形成されていても
よい。
オード、金属絶縁材金属（MIM）素子等が使用でき、１
画素に２以上の素子が組み合せて形成されていてもよい
し、コンデンサ、他の抵抗等が併せて形成されていても
よい。
本発明は薄膜トランジスタに最適であり、以下の説明は
薄膜トランジスタを例にとって説明する。
薄膜トランジスタを例にとって説明する。
以下図面を参照しつつ説明する。
第１図は、本発明のTFTの代表的構造を示す斜視図であ
る。（１）は、ガラス、石英等の絶縁性基板、（２）は
酸化シリコン、窒化シリコン等のパッシベーション膜で
ある。（３）は、ITO,SnO2等の透明導電膜かなる表示
（ドレイン）電極、（４）は同様の材質からなるソース
電極を示す。（５）は、非晶質シリコン、多結晶シリコ
ン、微結晶シリコン等からなる半導体層、（６）は、パ
ッシベーション膜と同様に、窒化シリコン、酸化シリコ
ンからなるゲート絶縁膜、（７）は、A1等の金属からな
るゲート電極である。（10）は、ソース電極、ドレイン
電極と半導体層の抵抗性接触を良くするためのn+a-Si層
である。（８）が、表示電極（３）、ソース電極（４）
と同様に、ITO,SnO2等からなる補助電極である。
る。（１）は、ガラス、石英等の絶縁性基板、（２）は
酸化シリコン、窒化シリコン等のパッシベーション膜で
ある。（３）は、ITO,SnO2等の透明導電膜かなる表示
（ドレイン）電極、（４）は同様の材質からなるソース
電極を示す。（５）は、非晶質シリコン、多結晶シリコ
ン、微結晶シリコン等からなる半導体層、（６）は、パ
ッシベーション膜と同様に、窒化シリコン、酸化シリコ
ンからなるゲート絶縁膜、（７）は、A1等の金属からな
るゲート電極である。（10）は、ソース電極、ドレイン
電極と半導体層の抵抗性接触を良くするためのn+a-Si層
である。（８）が、表示電極（３）、ソース電極（４）
と同様に、ITO,SnO2等からなる補助電極である。
この例においては、補助電極（前述した第１の補助電極
に相当する）は、ソース電極の形成と同時に形成されて
おり、ソース電極に併行し、かつゲート電極を横切るよ
うに形成されている。
に相当する）は、ソース電極の形成と同時に形成されて
おり、ソース電極に併行し、かつゲート電極を横切るよ
うに形成されている。
このためソース電極（４）とゲート電極（７）がその交
差点で短絡を生じた場合、ソース電極を交差点の前後で
レーザートリマーまたは超音波カッター等によって切断
し、切断されたソース電極を両側で補助電極と導電持続
してやることにより、ソース電極を短絡なしで接続する
ことができ、線欠陥を防止できる。
差点で短絡を生じた場合、ソース電極を交差点の前後で
レーザートリマーまたは超音波カッター等によって切断
し、切断されたソース電極を両側で補助電極と導電持続
してやることにより、ソース電極を短絡なしで接続する
ことができ、線欠陥を防止できる。
この離れた電極同士を接続する方法としては、マイクロ
プローバーで電極をこすり電極材料を移着させる又は導
電材料製の針状物でこすり針状物の導電材料を移着させ
る摩擦法をはじめ、銀ペーストを針状物で付着させる方
法、銀ペーストが分散されているヒートシールを加熱圧
着させる方法、金属コートをした透明基板を対向させレ
ーザー照射をし、金属を移着するレーザーコート法等が
使用できる。
プローバーで電極をこすり電極材料を移着させる又は導
電材料製の針状物でこすり針状物の導電材料を移着させ
る摩擦法をはじめ、銀ペーストを針状物で付着させる方
法、銀ペーストが分散されているヒートシールを加熱圧
着させる方法、金属コートをした透明基板を対向させレ
ーザー照射をし、金属を移着するレーザーコート法等が
使用できる。
特に後述するように導電接続予定部分の電極をインター
デジタルな構造とすることにより、摩擦法により容易に
かつ確実に導電接続しうるため好ましい。
デジタルな構造とすることにより、摩擦法により容易に
かつ確実に導電接続しうるため好ましい。
又、この例においては、補助電極は、ゲート電極（７）
を横切る部分の近傍で巾を広げ、補助電極とソース電極
（４）との間隙をその右方にある薄膜トランジスタのソ
ース電極とドレイン電極（３）との間隙とほぼ同程度と
しておき、この補助電極をドレイン電極としても使用し
うるようにすることもできる。
を横切る部分の近傍で巾を広げ、補助電極とソース電極
（４）との間隙をその右方にある薄膜トランジスタのソ
ース電極とドレイン電極（３）との間隙とほぼ同程度と
しておき、この補助電極をドレイン電極としても使用し
うるようにすることもできる。
これにより、左下の表示画素の薄膜トランジスタが不良
であっても、この左下の表示電極（３）を補助電極と接
続することにより表示を行うことができる。又補助電極
をゲート電極と充分離しておくことにより左上の表示電
極と左下の表示電極とを補助電極を介して接続するよう
にしてもよい。
であっても、この左下の表示電極（３）を補助電極と接
続することにより表示を行うことができる。又補助電極
をゲート電極と充分離しておくことにより左上の表示電
極と左下の表示電極とを補助電極を介して接続するよう
にしてもよい。
第４図は、補助電極及び周辺の隣接する電極部分をイン
ターデジタルな形状にした例の平面図である。
ターデジタルな形状にした例の平面図である。
この図において、補助電極（８）はその４隅部分（11
A），（11B），（11C），（11D）がインターデジタルな
構造とされている。もっとも隣接画素との接続をする必
要がなければ（11C）の部分はこのような構造としてお
かなくてもよい。又、単にソース電極とゲート電極の短
絡修復の目的のみであれば（11A）と（11B）のみこのよ
うな構造にしてもよい。
A），（11B），（11C），（11D）がインターデジタルな
構造とされている。もっとも隣接画素との接続をする必
要がなければ（11C）の部分はこのような構造としてお
かなくてもよい。又、単にソース電極とゲート電極の短
絡修復の目的のみであれば（11A）と（11B）のみこのよ
うな構造にしてもよい。
ここでいう、インターデジタルな電極構造は、隣接する
電極が相互にくしの歯状に組み合わさった構造であり、
第４図に示すように少なくとも一方の電極はくしの歯が
２本以上ある形状をしており、他方のくしの歯がそのＵ
字状の電極の間に挿入されたような形状である。もっと
も両方の電極ともくしの歯が２本以上となるようにし、
相互に相手型の電極のくしの歯が他方の電極のくしの歯
と組み合わさるように配置されていてもよい。
電極が相互にくしの歯状に組み合わさった構造であり、
第４図に示すように少なくとも一方の電極はくしの歯が
２本以上ある形状をしており、他方のくしの歯がそのＵ
字状の電極の間に挿入されたような形状である。もっと
も両方の電極ともくしの歯が２本以上となるようにし、
相互に相手型の電極のくしの歯が他方の電極のくしの歯
と組み合わさるように配置されていてもよい。
このくしの歯の長さは、摩擦法その他の方法により導電
接続可能な程度以上あればよく、通常10μｍ〜100μｍ
程度、電極幅は２〜50μｍ、絶縁幅は２〜50μｍ程度と
すればよい。
接続可能な程度以上あればよく、通常10μｍ〜100μｍ
程度、電極幅は２〜50μｍ、絶縁幅は２〜50μｍ程度と
すればよい。
第５図は、補助電極（前述した第２の補助電極に相当す
る）（12）をソース電極（４）を横切るようにゲート電
極（７）にほぼ併行するように形成した例であり、必要
に応じてゲート電極とソース電極との交差点の両側でゲ
ート電極を切断し、補助電極と接続する又は表示電極同
志を補助電極を介して接続する又は補助電極とゲート電
極とを接続し、補助トランジスタの補助ドレイン電極
（13）と右上の表示電極とを接続し、右上の表示電極
（３）の本来の駆動用トランジスタ（図の上側にあって
図示されていない）のドレイン電極と表示電極を切断し
て分離する等して使用される。第５図において、ソース
電極（４）からＨ字状に接続されているのが引き出し電
極部である。
る）（12）をソース電極（４）を横切るようにゲート電
極（７）にほぼ併行するように形成した例であり、必要
に応じてゲート電極とソース電極との交差点の両側でゲ
ート電極を切断し、補助電極と接続する又は表示電極同
志を補助電極を介して接続する又は補助電極とゲート電
極とを接続し、補助トランジスタの補助ドレイン電極
（13）と右上の表示電極とを接続し、右上の表示電極
（３）の本来の駆動用トランジスタ（図の上側にあって
図示されていない）のドレイン電極と表示電極を切断し
て分離する等して使用される。第５図において、ソース
電極（４）からＨ字状に接続されているのが引き出し電
極部である。
この引き出し電極部と、補助ドレイン電極（13）との間
には半導体層があり、補助電極（12）がトランジスタの
ゲートとして機能して、薄膜能動素子型の補助トランジ
スタを構成する。引き出し電極部は第５図のように、複
雑な形状を設けてもよいが列電極（４）と実質的に導電
接続されていれば補助トランジスタのソース電極として
機能する。
には半導体層があり、補助電極（12）がトランジスタの
ゲートとして機能して、薄膜能動素子型の補助トランジ
スタを構成する。引き出し電極部は第５図のように、複
雑な形状を設けてもよいが列電極（４）と実質的に導電
接続されていれば補助トランジスタのソース電極として
機能する。
もっとも第４図の例の方が、画素の表示面積の減少が少
なく好ましい。
なく好ましい。
以上の説明は順スタッガー型薄膜トランジスタの形成に
ついて説明した。又、Eurodisplay'84 Proceedings p25
2（ユーロディスプレー'84プロシーディングズ252頁）
に示されているような簡素化プロセスの薄膜トランジス
タにも応用できる。又、他の薄膜トランジスタ構造（コ
ープレーナー型、逆スタッガー型、ダブルゲート型）に
も応用できる。
ついて説明した。又、Eurodisplay'84 Proceedings p25
2（ユーロディスプレー'84プロシーディングズ252頁）
に示されているような簡素化プロセスの薄膜トランジス
タにも応用できる。又、他の薄膜トランジスタ構造（コ
ープレーナー型、逆スタッガー型、ダブルゲート型）に
も応用できる。
又近年の研究では半導体としてa-Siを用いる場合が多い
が、CdSe,Te等の半導体にも適用可能で半導体の種類に
制限されるものではない。
が、CdSe,Te等の半導体にも適用可能で半導体の種類に
制限されるものではない。
さらに、この外、遮光膜、液晶配向膜、カラーフィルタ
ー、偏光膜等を形成したり、トランジスタを１画素当り
２個以上形成したり、トランジスタ以外のダイオード、
非線型抵抗素子を形成したりしてもよく、種々の応用が
可能なものである。
ー、偏光膜等を形成したり、トランジスタを１画素当り
２個以上形成したり、トランジスタ以外のダイオード、
非線型抵抗素子を形成したりしてもよく、種々の応用が
可能なものである。
［作用］ 本発明のTFTによれば、第３図のような例と比較して、
プロセス的には、まったく変えることなく、電極間相互
の短絡による欠陥を容易に修復し、無欠陥表示を行うこ
とが可能になる。この方法によれば製造歩留りを容易に
100％に近づけられるので、TFTマトリクスパネルを情報
表示装置として用いる際に、従来から用いられているド
ットマトリクス等と比べた時の製造コストが高いといっ
た欠点を充分補うことができる。
プロセス的には、まったく変えることなく、電極間相互
の短絡による欠陥を容易に修復し、無欠陥表示を行うこ
とが可能になる。この方法によれば製造歩留りを容易に
100％に近づけられるので、TFTマトリクスパネルを情報
表示装置として用いる際に、従来から用いられているド
ットマトリクス等と比べた時の製造コストが高いといっ
た欠点を充分補うことができる。
［実施例］ 以下に本発明による補助電極を用いたTFTの実施例を示
す。TFTの構造は、前出の第１図に示したものと同一で
ある。ガラス基板（１）上に、プラズマCVDにより2000
Åの非晶質酸化シリコンをシランガスと笑気ガスの混合
ガスにより形成した。その後、表示電極（３）、ソース
電極（４）及び補助電極（８）に用いる1000ÅのITO膜
をEB蒸着によりまた、n+a-Si層（10）1000Åを水素希釈
したPH3＋SiH4ガスによりプラズマCVD法により形成し
た。
す。TFTの構造は、前出の第１図に示したものと同一で
ある。ガラス基板（１）上に、プラズマCVDにより2000
Åの非晶質酸化シリコンをシランガスと笑気ガスの混合
ガスにより形成した。その後、表示電極（３）、ソース
電極（４）及び補助電極（８）に用いる1000ÅのITO膜
をEB蒸着によりまた、n+a-Si層（10）1000Åを水素希釈
したPH3＋SiH4ガスによりプラズマCVD法により形成し
た。
この後、上記n+a-Si層、ITO膜を選択的にエッチング
し、表示電極（３）、ソース電極（４）及び補助電極
（８）を形成する。その上に非晶質シリコン層（５）及
びゲート絶縁膜（６）をプラズマCVD法により連続的に
蒸着した。非晶質シリコン層（５）は、100％シランガ
スにより、またゲート絶縁膜は、アンモニアガスとシラ
ンガスの混合ガスにより製膜した。その後ゲート電極
（７）として3000ÅのAlをEB蒸着した。ゲート電極
（７）、ゲート絶縁膜（６）、非晶質シリコン層及びn+
a-Si層（10）を、一回のパターニングで連続的にエッチ
ングしてTFTを形成した。
し、表示電極（３）、ソース電極（４）及び補助電極
（８）を形成する。その上に非晶質シリコン層（５）及
びゲート絶縁膜（６）をプラズマCVD法により連続的に
蒸着した。非晶質シリコン層（５）は、100％シランガ
スにより、またゲート絶縁膜は、アンモニアガスとシラ
ンガスの混合ガスにより製膜した。その後ゲート電極
（７）として3000ÅのAlをEB蒸着した。ゲート電極
（７）、ゲート絶縁膜（６）、非晶質シリコン層及びn+
a-Si層（10）を、一回のパターニングで連続的にエッチ
ングしてTFTを形成した。
上記のような手法を用いて、800μｍピッチ50本×50本
のマトリクスパネルを８枚制作し、補助電極を持たない
TFTと比較した。
のマトリクスパネルを８枚制作し、補助電極を持たない
TFTと比較した。
本発明の補助電極を形成したことによる開口率の減少
は、１〜２％程度であり、表示品位の点でまったく問題
はなかった。また従来のTFTと比較しても、補助電極の
形成に伴う欠陥の増加、トランジスタ特性の劣化等は、
まったく見られなかった。この基板について短絡検査を
行った結果は、従来と同レベルの０〜２個／枚であっ
た。この短絡点について、本来のソースラインをレーザ
ートリミング法により切断し、補助電極と接続させるこ
とによって修復した。これにより欠陥がなくなった基板
をセル化して表示品位を確認したが、修復部分での表示
は他の部分と比べて、何ら遜色のないものであり、通電
による信頼性試験でも特性の劣化も修復しなかった部位
と差はなかった。
は、１〜２％程度であり、表示品位の点でまったく問題
はなかった。また従来のTFTと比較しても、補助電極の
形成に伴う欠陥の増加、トランジスタ特性の劣化等は、
まったく見られなかった。この基板について短絡検査を
行った結果は、従来と同レベルの０〜２個／枚であっ
た。この短絡点について、本来のソースラインをレーザ
ートリミング法により切断し、補助電極と接続させるこ
とによって修復した。これにより欠陥がなくなった基板
をセル化して表示品位を確認したが、修復部分での表示
は他の部分と比べて、何ら遜色のないものであり、通電
による信頼性試験でも特性の劣化も修復しなかった部位
と差はなかった。
［発明の効果］ 以上のように本発明は補助電極を設けることのみで、TF
T等薄膜能動素子を用いた表示欠陥を完全に、かつ容易
に修復できるようになる。これにより製品の不良品率を
著しく低減することができ、従来から用いられているド
ットマトリクスタイプとして比べ、アクティブマトリク
スタイプの問題点であった製造歩留りを上げ、製造コス
トを低く押えることができる。本発明はアクティブマト
リクスパネルの実用化に大きく貢献できるものである。
T等薄膜能動素子を用いた表示欠陥を完全に、かつ容易
に修復できるようになる。これにより製品の不良品率を
著しく低減することができ、従来から用いられているド
ットマトリクスタイプとして比べ、アクティブマトリク
スタイプの問題点であった製造歩留りを上げ、製造コス
トを低く押えることができる。本発明はアクティブマト
リクスパネルの実用化に大きく貢献できるものである。
第１図は、本発明のTFTの代表例を示す斜視図。 第２図は、アクティブマトリクスパネルの代表例の概念
図。 第３図は、従来のTFTの例を示す斜視図。 第４図及び第５図は、本発明のTFTの補助電極の形状に
関する応用例を示した平面図。 3:表示（ドレイン）電極 4:ソース電極 7:ゲート電極 8:補助電極（第１の補助電極） 12:補助電極（第２の補助電極） 13:補助ドレイン電極
図。 第３図は、従来のTFTの例を示す斜視図。 第４図及び第５図は、本発明のTFTの補助電極の形状に
関する応用例を示した平面図。 3:表示（ドレイン）電極 4:ソース電極 7:ゲート電極 8:補助電極（第１の補助電極） 12:補助電極（第２の補助電極） 13:補助ドレイン電極
Claims (6)
- 【請求項１】絶縁性基板上に行列状に行電極と列電極が
配置され、 該行列状の電極の交差点に対応して表示電極が設けら
れ、 該表示電極を駆動する薄膜能動素子が設けられた薄膜能
動素子基板であって、 該交差点で列電極は行電極の下に設けられ、 該交差点の近傍に行電極と絶縁され、かつ行電極を横切
って該表示電極に近設されるように第１の補助電極が配
置され、 行電極の下部の位置であり、かつ第１の補助電極と列電
極との間に半導体層が設けられ、該半導体層と行電極と
の間に絶縁層が設けられ、 該表示電極と第１の補助電極とが接続された場合に、 第１の補助電極がドレイン、行電極がゲート、列電極が
ソースとして機能せしめられて該表示電極を駆動する補
助トランジスタが構成される構造が備えられたことを特
徴とする薄膜能動素子基板。 - 【請求項２】絶縁性基板上に行列状に列電極と行電極が
配置され、 該行列状の電極の交差点に対応して表示電極が設けら
れ、 該表示電極を駆動する薄膜能動素子が設けられた薄膜能
動素子基板であって、 該交差点で列電極は行電極の下に設けられ、 補助ドレイン電極が表示電極に近設され、 列電極と接続せしめられた引き出し電極部が設けられ、
補助ドレイン電極と引き出し電極部との間に半導体層が
設けられ、 該交差点の近傍に、列電極と絶縁され、かつ列電極を横
切って第２の補助電極が設けられ、 第２の補助電極の一部は前記半導体層の上部に配置さ
れ、第２の補助電極と前記半導体層との間に絶縁層が設
けられ、 該表示電極と補助ドレイン電極とが接続され、かつ、第
２の補助電極が行電極と接続された場合に、 引き出し電極部がソース、第２の補助電極がゲート、補
助ドレイン電極がドレインとして機能せしめられて該表
示電極を駆動する補助トランジスタが構成され得る構造
が備えられたことを特徴とする薄膜能動素子基板。 - 【請求項３】第２の補助電極が補助ドレイン電極の一部
の上を覆うことを特徴とする特許請求の範囲第２項記載
の薄膜能動素子基板。 - 【請求項４】少なくとも一つの交差点に対応する表示電
極が補助トランジスタで駆動されてなる特許請求の範囲
第１項または第２項記載の薄膜能動素子基板。 - 【請求項５】少なくとも一つの交差点に対応する表示電
極が第１の補助電極によって他の表示電極とバイパスさ
れてなる特許請求の範囲第１項記載の薄膜能動素子基
板。 - 【請求項６】少なくとも一つの交差点に対応する表示電
極が第２の補助電極によって他の表示電極とバイパスさ
れてなる特許請求の範囲第２項記載の薄膜能動素子基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60102649A JPH06103372B2 (ja) | 1985-05-16 | 1985-05-16 | 薄膜能動素子基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60102649A JPH06103372B2 (ja) | 1985-05-16 | 1985-05-16 | 薄膜能動素子基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4262094A Division JP2500666B2 (ja) | 1994-03-14 | 1994-03-14 | 薄膜能動素子基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61261774A JPS61261774A (ja) | 1986-11-19 |
| JPH06103372B2 true JPH06103372B2 (ja) | 1994-12-14 |
Family
ID=14333089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60102649A Expired - Lifetime JPH06103372B2 (ja) | 1985-05-16 | 1985-05-16 | 薄膜能動素子基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103372B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2593630B1 (fr) * | 1986-01-27 | 1988-03-18 | Maurice Francois | Ecran d'affichage a matrice active a resistance de drain et procedes de fabrication de cet ecran |
| FR2593631B1 (fr) * | 1986-01-27 | 1989-02-17 | Maurice Francois | Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran |
| FR2593632B1 (fr) * | 1986-01-27 | 1988-03-18 | Maurice Francois | Ecran d'affichage a matrice active et procedes de realisation de cet ecran |
| FR2601801B1 (fr) * | 1986-07-16 | 1988-09-16 | Morin Francois | Ecran d'affichage a matrice active utilisant du carbure de silicium amorphe hydrogene et procede de fabrication de cet ecran |
| JPH07111520B2 (ja) * | 1987-05-27 | 1995-11-29 | ホシデン株式会社 | 液晶表示素子 |
| JPH01267617A (ja) * | 1988-04-20 | 1989-10-25 | Seiko Epson Corp | 薄膜トランジスタ |
| JP2850332B2 (ja) * | 1988-09-14 | 1999-01-27 | セイコーエプソン株式会社 | 薄膜トランジスタ |
| JP2619011B2 (ja) * | 1988-09-16 | 1997-06-11 | 株式会社東芝 | 液晶表示素子 |
| JP2834756B2 (ja) * | 1989-01-18 | 1998-12-14 | シャープ株式会社 | 表示電極基板 |
| KR920008675Y1 (ko) * | 1989-12-30 | 1992-12-12 | 삼성전자 주식회사 | 평판 디스플레이용 박막 트랜지스터 |
| JP2542964B2 (ja) * | 1990-10-19 | 1996-10-09 | 三洋電機株式会社 | 液晶表示パネル |
| US5777703A (en) * | 1994-09-30 | 1998-07-07 | Sanyo Electric Co., Ltd. | Active matrix type liquid crystal display apparatus with a projection part in the drain line |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59101693A (ja) * | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | アクティブマトリクス液晶表示装置の画像欠陥救済方法 |
| JPS61235816A (ja) * | 1985-04-11 | 1986-10-21 | Asahi Glass Co Ltd | 薄膜能動素子 |
-
1985
- 1985-05-16 JP JP60102649A patent/JPH06103372B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61261774A (ja) | 1986-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5028122A (en) | Liquid crystal active-matrix display device | |
| US5162901A (en) | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto | |
| US4759610A (en) | Active matrix display with capacitive light shield | |
| USRE39798E1 (en) | Active matrix LCD device with image signal lines having a multilayered structure | |
| KR100628680B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| JPH06103372B2 (ja) | 薄膜能動素子基板 | |
| US5953085A (en) | Liquid crystal display device having a storage capacitor | |
| JPH10339888A (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP2655638B2 (ja) | 薄膜能動素子基板 | |
| JPH0435050B2 (ja) | ||
| JPS61235816A (ja) | 薄膜能動素子 | |
| JP2500666B2 (ja) | 薄膜能動素子基板 | |
| JPH11326948A (ja) | アクティブマトリクス基板及びこれを備えた電気光学パネル | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH09146112A (ja) | 液晶表示素子 | |
| JP2002090775A (ja) | マトリクスアレイ基板 | |
| JPS58184758A (ja) | マトリツクスアレ−の欠陥修正方法 | |
| JPH07263698A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH10253982A (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| KR20020012795A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| EP0335724A2 (en) | Thin film transistor array for an electro-optical device and method of manufacturing the same | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2589867B2 (ja) | アクティブマトリクス表示装置 | |
| JPH07117821B2 (ja) | マトリクス型表示装置の製造方法 | |
| JP3213067B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 |