JPH06105801B2 - 厚膜半導体デバイス - Google Patents
厚膜半導体デバイスInfo
- Publication number
- JPH06105801B2 JPH06105801B2 JP59052824A JP5282484A JPH06105801B2 JP H06105801 B2 JPH06105801 B2 JP H06105801B2 JP 59052824 A JP59052824 A JP 59052824A JP 5282484 A JP5282484 A JP 5282484A JP H06105801 B2 JPH06105801 B2 JP H06105801B2
- Authority
- JP
- Japan
- Prior art keywords
- powder
- semiconductor
- thick film
- hall
- mixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 239000000843 powder Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 238000002156 mixing Methods 0.000 claims description 5
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 4
- 239000010408 film Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- 239000011230 binding agent Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000013329 compounding Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 239000011812 mixed powder Substances 0.000 description 4
- 239000004570 mortar (masonry) Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- WUOACPNHFRMFPN-SECBINFHSA-N (S)-(-)-alpha-terpineol Chemical compound CC1=CC[C@@H](C(C)(C)O)CC1 WUOACPNHFRMFPN-SECBINFHSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- OVKDFILSBMEKLT-UHFFFAOYSA-N alpha-Terpineol Natural products CC(=C)C1(O)CCC(C)=CC1 OVKDFILSBMEKLT-UHFFFAOYSA-N 0.000 description 1
- 229940088601 alpha-terpineol Drugs 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
Landscapes
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】 本発明は、ホール素子などの磁電変換素子として利用し
得る、InSbを用いた厚膜半導体デバイスに関する。
得る、InSbを用いた厚膜半導体デバイスに関する。
一般に、ホール素子などの磁電変換素子は、InSb,GaAs
などのIII−Ｖ族化合物半導体、あるいはSi,Geなどの元
素半導体を用いて構成されているが、電子移動度μが大
きいという理由で、III−Ｖ族化合物半導体が多く用い
られている。このIII−Ｖ族化合物半導体の中では、InS
bが、磁電変換素子としての感度がGaAsなどに比較して
大きいため、最も広く利用されている。このInSbを用い
た磁電変換素子は、通常、次のいずれかの方法で作製さ
れている。
などのIII−Ｖ族化合物半導体、あるいはSi,Geなどの元
素半導体を用いて構成されているが、電子移動度μが大
きいという理由で、III−Ｖ族化合物半導体が多く用い
られている。このIII−Ｖ族化合物半導体の中では、InS
bが、磁電変換素子としての感度がGaAsなどに比較して
大きいため、最も広く利用されている。このInSbを用い
た磁電変換素子は、通常、次のいずれかの方法で作製さ
れている。
単結晶半導体を数ミクロン程度の厚さにまで研磨し、
フオトリソグラフイ技術などを用いてパターニングして
素子化する。
フオトリソグラフイ技術などを用いてパターニングして
素子化する。
真空蒸着などによつて絶縁基板上に半導体薄膜を形成
し、さらに熱処理を施し、電子移動度の比較的大きな多
結晶膜にして素子化する。
し、さらに熱処理を施し、電子移動度の比較的大きな多
結晶膜にして素子化する。
ところが、の方法では、半導体素材の大部分が切断あ
るいは研磨などで失なわれ、素材利用効率が極端に低
く、また、基板への半導体素子の接着など自動化が困難
である工程が含まれている。さらに、数ミクロン程度の
薄層の素子に対して機械的な加工を加えているため、破
損が生じやすく、良品率が極端に低いという欠点もあ
る。
るいは研磨などで失なわれ、素材利用効率が極端に低
く、また、基板への半導体素子の接着など自動化が困難
である工程が含まれている。さらに、数ミクロン程度の
薄層の素子に対して機械的な加工を加えているため、破
損が生じやすく、良品率が極端に低いという欠点もあ
る。
の方法では、蒸着過程およびその後に続く熱処理時
に、蒸気圧の高いＶ族元素のSbが抜けて組成変動が生じ
やすく、感度の高い素子を特性のバラツキなしに得るの
が極めて困難である。
に、蒸気圧の高いＶ族元素のSbが抜けて組成変動が生じ
やすく、感度の高い素子を特性のバラツキなしに得るの
が極めて困難である。
上述した欠点を除去し、製法の簡単化とコストダウンを
実現する一手段として、印刷厚膜技術によるホール素子
形成法も提案されているが、基板と半導体素子層の間に
補助層を介在させなければ鳴らないなど実用上の問題が
あり、いまだ実用化されていない。
実現する一手段として、印刷厚膜技術によるホール素子
形成法も提案されているが、基板と半導体素子層の間に
補助層を介在させなければ鳴らないなど実用上の問題が
あり、いまだ実用化されていない。
そこで本発明は、製造が容易で、しかも、ホール素子な
どの磁電変換素子として用いた場合、感度ならびに他の
諸特性がすぐれた厚膜半導体デバイスを提供することを
目的とし、その要旨は、InとSbからなる化合物半導体ま
たはIn Sbを主成分とする化合物半導体の粉末に、III族
金属の粉末を混合して形成される半導体ペーストを、基
板上に所定形状で直接印刷したことにある。
どの磁電変換素子として用いた場合、感度ならびに他の
諸特性がすぐれた厚膜半導体デバイスを提供することを
目的とし、その要旨は、InとSbからなる化合物半導体ま
たはIn Sbを主成分とする化合物半導体の粉末に、III族
金属の粉末を混合して形成される半導体ペーストを、基
板上に所定形状で直接印刷したことにある。
以下、本発明の実施例をホール素子を例にとつて詳述す
る。
る。
高純度のIn Sb片をメノウ乳鉢に入れ、ライカイ機で粒
径５μｍ以下に粉砕し、さらに、後述する所定比率でも
つてIn粉末を加えて粉砕、混合した。この混合粉末に有
機バインダ（プロピレングリコール，α−テルピネオー
ルなど）を混合、混練してペースト状にした。これを印
刷ペーストとしてアルミナ基板上にホール素子の形状で
直接印刷した。素子寸法は、長さ（電流端子間距離）15
mm、幅（ホール電圧端子間距離）3mmとした。この後、
還元雰囲気（窒素ガス80％と水素ガス20％の混合気）中
で乾燥後、同一雰囲気中で昇温し、490〜510℃で10分間
〜１時間焼結を行ない、室温まで冷却した。この後、In
を蒸着して電極を形成し、厚膜ホール素子を得た。
径５μｍ以下に粉砕し、さらに、後述する所定比率でも
つてIn粉末を加えて粉砕、混合した。この混合粉末に有
機バインダ（プロピレングリコール，α−テルピネオー
ルなど）を混合、混練してペースト状にした。これを印
刷ペーストとしてアルミナ基板上にホール素子の形状で
直接印刷した。素子寸法は、長さ（電流端子間距離）15
mm、幅（ホール電圧端子間距離）3mmとした。この後、
還元雰囲気（窒素ガス80％と水素ガス20％の混合気）中
で乾燥後、同一雰囲気中で昇温し、490〜510℃で10分間
〜１時間焼結を行ない、室温まで冷却した。この後、In
を蒸着して電極を形成し、厚膜ホール素子を得た。
In Sb粉末とIn粉末の配合比を種々変えてホール素子の
諸特性を測定したところ、第１表のような結果が得られ
た。ホール電圧の測定は、磁束密度1KG、制御電流10mA
の定電流法で行なつた。なお、焼結後の半導体層の厚さ
はいずれも20μｍで均一になるように設定した。
諸特性を測定したところ、第１表のような結果が得られ
た。ホール電圧の測定は、磁束密度1KG、制御電流10mA
の定電流法で行なつた。なお、焼結後の半導体層の厚さ
はいずれも20μｍで均一になるように設定した。
なお、Inの添加量を0.5重量％未満にすると、半導体焼
結膜の基板に対する付着強度が極端に弱くなり、実用的
な強度が得られなかつた。また、Inを20重量％を越えて
多量に添加すると、ホール係数RH,電子移動度μＨとも
に極端に小さくなり、実用的なホール電圧VHが得られな
かつた。
結膜の基板に対する付着強度が極端に弱くなり、実用的
な強度が得られなかつた。また、Inを20重量％を越えて
多量に添加すると、ホール係数RH,電子移動度μＨとも
に極端に小さくなり、実用的なホール電圧VHが得られな
かつた。
したがつて、In SbとInの好ましい配合比率はIn Sbが8
0.0〜99.5重量％、Inが0.5〜20.0重量％である。
0.0〜99.5重量％、Inが0.5〜20.0重量％である。
〔実施例２〕 高純度のIn Sb片をメノウ乳鉢に入れ、ライカイ機で粒
径５μｍ以下に粉砕し、さらに、後述する所定比率でも
つてGa粉末を加えて粉砕、混合した。この混合粉末に有
機バインダを混合、混練してペースト状にし、これを印
刷ペーストとして実施例１と同様の方法でホール素子を
得た。
径５μｍ以下に粉砕し、さらに、後述する所定比率でも
つてGa粉末を加えて粉砕、混合した。この混合粉末に有
機バインダを混合、混練してペースト状にし、これを印
刷ペーストとして実施例１と同様の方法でホール素子を
得た。
In Sb粉末とGa粉末の配合比を種々変え、実施例１と同
様の測定方法でホール素子の諸特性を測定したところ第
２表のような結果が得られた。
様の測定方法でホール素子の諸特性を測定したところ第
２表のような結果が得られた。
なお、Gaの添加量を0.5重量％未満にすると、半導体焼
結膜の基板に対する付着強度が極端に弱くなり、実用的
な強度が得られなかつた。また、Gaを15重量％を越えて
多量に添加すると、ホール係数RH、電子移動度μＨとも
に極端に小さくなり、実用的なホール電圧が得られなか
つた。
結膜の基板に対する付着強度が極端に弱くなり、実用的
な強度が得られなかつた。また、Gaを15重量％を越えて
多量に添加すると、ホール係数RH、電子移動度μＨとも
に極端に小さくなり、実用的なホール電圧が得られなか
つた。
したがつて、In SbとGaの好ましい配合比率は、In Sbが
85.0〜99.5重量％、Gaが0.5〜15.0重量％である。
85.0〜99.5重量％、Gaが0.5〜15.0重量％である。
〔実施例３〕 高純度のInxGa1-xSb片をメノウ乳鉢に入れ、ライカイ機
で粒径５μｍ以下に粉砕し、さらに、InxGa1-xSbが95.0
重量％、Inが5.0重量％の配合比率でもつてIn粉末を加
えて粉砕、混合した。この混合粉末に有機バインダを混
合、混練してペースト状にし、これを印刷ペーストとし
て実施例１と同様の方法でホール素子を得た。
で粒径５μｍ以下に粉砕し、さらに、InxGa1-xSbが95.0
重量％、Inが5.0重量％の配合比率でもつてIn粉末を加
えて粉砕、混合した。この混合粉末に有機バインダを混
合、混練してペースト状にし、これを印刷ペーストとし
て実施例１と同様の方法でホール素子を得た。
InxGa1-xSbにおけるｘの値を種々変え、実施例１と同様
の測定方法でホール素子の諸特性を測定したところ第３
表のような結果が得られた。
の測定方法でホール素子の諸特性を測定したところ第３
表のような結果が得られた。
〔実施例４〕 高純度のInxGa1-xSb片をメノウ乳鉢に入れ、ライカイ機
で粒径５μｍ以下に粉砕し、さらに、InxGa1-xSbが95.0
重量％、Gaが5.0重量％の配合比率でもつてGa粉末を加
えて粉砕、混合した。この混合粉末に有機バインダを混
合、混練してペースト状にし、これを印刷ペーストとし
て実施例１と同様の方法でホール素子を得た。
で粒径５μｍ以下に粉砕し、さらに、InxGa1-xSbが95.0
重量％、Gaが5.0重量％の配合比率でもつてGa粉末を加
えて粉砕、混合した。この混合粉末に有機バインダを混
合、混練してペースト状にし、これを印刷ペーストとし
て実施例１と同様の方法でホール素子を得た。
InxGa1-xSbにおけるｘの値を種々変え、実施例１と同様
の測定方法でホール素子の諸特定を測定したところ第４
表のような結果が得られた。
の測定方法でホール素子の諸特定を測定したところ第４
表のような結果が得られた。
本発明は、以上説明したように、In Sb化合物半導体ま
たはIn Sbを主成分とする化合物半導体の粉末に、In,Ga
などのIII族金属の粉末を混合して形成される半導体ペ
ーストを、基板上に所定形状で印刷してなるので、次の
ような効果が同時に得られる。
たはIn Sbを主成分とする化合物半導体の粉末に、In,Ga
などのIII族金属の粉末を混合して形成される半導体ペ
ーストを、基板上に所定形状で印刷してなるので、次の
ような効果が同時に得られる。
スクリーン印刷法を用いて半導体ペーストを直接基板
に印刷することができるので、従来のホール素子製造法
に比べて工程が簡単となり、生産性が向上し、コストダ
ウンが実現できる。
に印刷することができるので、従来のホール素子製造法
に比べて工程が簡単となり、生産性が向上し、コストダ
ウンが実現できる。
従来提案されていたスクリーン印刷法による厚膜のホ
ール素子製造法では焼成温度をIn Sbの融点（525℃）あ
るいはそれ以上の温度に設定しなければならなかつたた
め、焼成時に半導体厚膜層が溶けてしまい、基板に対す
る濡れ不良、表面張力による凝集、凝固時の粒状結晶の
発生などが不可避的に起こり、平坦で均一な膜を得るこ
とが極めて困難であつた。これに対し本発明によれば、
混入したIn,Gaなどのバインダ効果により融点下の低温
で焼結が行なえるので、膜の平坦性、均一性を維持した
まま強度の大きい膜を得ることができる。すなわち、II
I族金属の融点は、例えば、Gaの場合、29.8℃、Inの場
合156.4℃と、焼成温度より十分に低いため、混合（添
加）されたIII族金属の粉末が焼成工程で溶融してバイ
ンダ（焼結助剤）として機能する。したがって、膜の平
坦性や均一性を損うことなく、基板に対する付着強度の
大きい、実用性に優れた半導体焼結膜を得ることができ
る。
ール素子製造法では焼成温度をIn Sbの融点（525℃）あ
るいはそれ以上の温度に設定しなければならなかつたた
め、焼成時に半導体厚膜層が溶けてしまい、基板に対す
る濡れ不良、表面張力による凝集、凝固時の粒状結晶の
発生などが不可避的に起こり、平坦で均一な膜を得るこ
とが極めて困難であつた。これに対し本発明によれば、
混入したIn,Gaなどのバインダ効果により融点下の低温
で焼結が行なえるので、膜の平坦性、均一性を維持した
まま強度の大きい膜を得ることができる。すなわち、II
I族金属の融点は、例えば、Gaの場合、29.8℃、Inの場
合156.4℃と、焼成温度より十分に低いため、混合（添
加）されたIII族金属の粉末が焼成工程で溶融してバイ
ンダ（焼結助剤）として機能する。したがって、膜の平
坦性や均一性を損うことなく、基板に対する付着強度の
大きい、実用性に優れた半導体焼結膜を得ることができ
る。
In,GaなどのIII族金属を混入した本発明によれば、従
来実用化されている単結晶In Sbのホール係数（約78,00
0）と比較しうる大きさのホール係数が得られており、
積感度の高い素子が形成できる。また、蒸着法による従
来素子と比較した場合には、著しく高感度化できる。
来実用化されている単結晶In Sbのホール係数（約78,00
0）と比較しうる大きさのホール係数が得られており、
積感度の高い素子が形成できる。また、蒸着法による従
来素子と比較した場合には、著しく高感度化できる。
In Sb単結晶の電気抵抗率ρは約0.003Ωcmとかなり低
いため、従来法による単結晶In Sbホール素子では、実
用素子として具備すべき入力抵抗の値（数（100〜1.5K
Ω程度）を得るために電流端子間の素子寸法を極端に長
くして高抵抗化をはかる必要があつた。これに対し本発
明によれば、第１〜４表に示されるように、電気抵抗率
が単結晶の場合に比べて２桁程大きくできるため、高抵
抗化が容易に実現でき、素子の小形化が可能になる。
いため、従来法による単結晶In Sbホール素子では、実
用素子として具備すべき入力抵抗の値（数（100〜1.5K
Ω程度）を得るために電流端子間の素子寸法を極端に長
くして高抵抗化をはかる必要があつた。これに対し本発
明によれば、第１〜４表に示されるように、電気抵抗率
が単結晶の場合に比べて２桁程大きくできるため、高抵
抗化が容易に実現でき、素子の小形化が可能になる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福田 進 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内 (72)発明者 谷 広次 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内 (72)発明者 増田 昇 東京都大田区西六郷３丁目26番11号 電気 音響株式会社内 (72)発明者 戸蒔 健治 東京都大田区西六郷３丁目26番11号 電気 音響株式会社内 (72)発明者 大沢 哲夫 東京都大田区西六郷３丁目26番11号 電気 音響株式会社内 (56)参考文献 特開 昭57−152175（ＪＰ，Ａ) 特開 昭56−58291（ＪＰ，Ａ) 特開 昭48−77776（ＪＰ，Ａ)
Claims (1)
- 【請求項１】InとSbからなる化合物半導体または、InSb
を主成分とする化合物半導体の粉末に、III族金属の粉
末を混合して形成される半導体ペーストを、基板上に所
定形状で直接印刷してなることを特徴とする厚膜半導体
デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59052824A JPH06105801B2 (ja) | 1984-03-19 | 1984-03-19 | 厚膜半導体デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59052824A JPH06105801B2 (ja) | 1984-03-19 | 1984-03-19 | 厚膜半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60196984A JPS60196984A (ja) | 1985-10-05 |
| JPH06105801B2 true JPH06105801B2 (ja) | 1994-12-21 |
Family
ID=12925597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59052824A Expired - Lifetime JPH06105801B2 (ja) | 1984-03-19 | 1984-03-19 | 厚膜半導体デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105801B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4877776A (ja) * | 1972-01-19 | 1973-10-19 | ||
| JPS57152175A (en) * | 1981-03-16 | 1982-09-20 | Yoshio Sakai | Semiconductor magneto-electric effect device |
-
1984
- 1984-03-19 JP JP59052824A patent/JPH06105801B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60196984A (ja) | 1985-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2530110A (en) | Nonlinear circuit device utilizing germanium | |
| US4863529A (en) | Thin film single crystal diamond substrate | |
| JP2017514292A (ja) | Ｎｔｃデバイスおよびその製造のための方法 | |
| US4568905A (en) | Magnetoelectric transducer | |
| CA1103013A (en) | Silver compositions | |
| JP3933213B2 (ja) | Ｃｒ基合金薄膜およびその製造法ならびにストレインゲージ | |
| WO1999034450A1 (fr) | Element thermoelectrique | |
| US2754456A (en) | Madelung | |
| JPH1032354A (ja) | 熱電材料 | |
| JPWO2004077585A1 (ja) | 半導体センサ及びその製造方法 | |
| JPH06105801B2 (ja) | 厚膜半導体デバイス | |
| US5187560A (en) | Ohmic electrode for n-type cubic boron nitride and the process for manufacturing the same | |
| JP2010225725A (ja) | 薄膜バリスタおよびその製造方法 | |
| EP3696827B1 (en) | Thermistor sintered body and temperature sensor element | |
| EP0424857B1 (en) | Process for producing ohmic electrode for p-type cubic system boron nitride | |
| JPS5831755B2 (ja) | 電気絶縁用基体 | |
| TW569246B (en) | Semiconductive ceramic, positive temperature coefficient thermistor for degaussing, degaussing circuit, and method for manufacturing semiconductive ceramic | |
| US3562188A (en) | Critical temperature resistor devices containing vanadium oxide as a principal constituent and method for preparing the same | |
| US4659406A (en) | Method of bonding to ceramic and glass | |
| JPH09116199A (ja) | 熱電変換素子の製造方法 | |
| JPH09121063A (ja) | 熱電半導体材料の製造方法 | |
| JPH02275770A (ja) | 窒化アルミニウム焼結体の製造方法 | |
| JPH11121599A (ja) | 静電チャック基盤とその製造方法 | |
| JPH08153901A (ja) | 熱電変換モジュール及びその製造方法 | |
| JP3093925B2 (ja) | ホール素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |