JPH06127034A

JPH06127034A - 圧電体の駆動装置

Info

Publication number: JPH06127034A
Application number: JP4277296A
Authority: JP
Inventors: Yoshikiyo Futagawa; 良清二川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1992-10-15
Filing date: 1992-10-15
Publication date: 1994-05-10

Abstract

(57)【要約】【目的】簡単構成の駆動回路で多数の圧電体を時分割
駆動して印字品質の劣化をともなうことなく瞬時電流と
瞬時電力の低減を図ること。【構成】圧電体群11(11a、11b、11c、11d)をグル−プ
分けして、それぞれのグループを駆動する所定の位相差
を持った任意波形を発生する任意波形発生手段10（10
a、10b）に接続する。そして各圧電体群11を時分割駆動
をすることで、瞬時電流及び瞬時電力を小さく抑えるこ
とを可能とた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はインクジエット又はワイ
ヤドットプリンタ等のアクチュエ−タに使用される電歪
効果を有する圧電体の駆動装置に関する。

【０００２】

【従来の技術】近年、圧電体(PZTの様な電歪効果を有す
るもの）はインクジエットやワイヤドットプリンタ等の
印字ヘッドのアクチュエ−タに盛んに応用されるように
なって来た。例えば、圧電体を駆動する技術をインクジ
エットプリンタに応用した例として特開平2−274554,特
開平3−36036,特開平3−133647を開示した。これを図９
と図１０を用いて説明する。

【０００３】図９において、１は低インピダンスで所定
の走査電圧Vsを周期的に発生する走査電圧発生手段であ
る。２は圧電体で、３は圧電体２に走査電圧発生手段１
の走査電圧Vsを印加する両方向に通電するゲ−トであ
る。４は走査電圧発生手段１に同期して印字デ−タによ
ってゲ−ト３に制御信号を与える駆動信号発生手段であ
る。

【０００４】図１０は、図９の回路動作を説明する動作
波形図である。(a)は走査電圧発生手段１が発生する走
査電圧Vsの波形で、走査電圧Vsの上昇過程でインク室を
ゆるやかに拡大させインクを引き込み、走査電圧Vsの下
降過程でインク室を急激に圧縮してインクを突出させる
ために所定の波形を印字周期に合わせて発生させてい
る。(c)はゲ−ト３に(b)に示すタイミングの導通信号を
入力した時の圧電体２に印加される電圧を示すものであ
る。(d)は圧電体２の寄生容量による充放電電流を示
し、印加電圧の変化率によって流れる電流と電流方向、
時間の相違を示している。尚、詳細は省略するが走査電
圧Vsの極性又は波形形状は圧電体の特性により決定され
るものである。

【０００５】

【発明が解決しようとする課題】この様な圧電体をを用
いてインク吐出を行うインクジエットプリンタでは、単
層で構成した圧電体の場合、必要な変位を得るには走査
電圧が100V以上、寄生容量が500pF程度となり、積層で
構成した圧電体の場合は、走査電圧が20V以上、寄生容
量が数十nFとなる。圧電体一個に流入する電流をi、圧
電体の寄生容量をC、走査電圧の時間変化率をdV/dtとす
ると、 i=C×dV/dt であるから、充放電による電力損失PLは、走査電圧の繰
り返し周波吸数をfとすると、 PL=C×V²×f となる。つまり繰り返し周波数fを上げるにつれて電力
損出PLが大きくなる。

【０００６】ところで昨今、より活字に近い印字、グラ
フィックにおいてはより原画に近い記録ができるプリン
タが求められており、そのために形成するドット密度を
高くすることが必要となる。ドット密度を上げるとアク
チュエ−タの応答周波数を上げないと文字・画像の形成
速度が落ちてしまう訳で、一度に形成するドット数nを
増加させると共に応答周波数fも向上させねばならな
い。従って、全体として益々瞬時電流と電力損失が増加
することになる。具体的に言及すると、同時に圧電体を
駆動すると瞬時電流が数十アンペア、瞬時電力が数百ワ
ットになる程になる。但し、平均電力は数十分の一の数
ワットないしは数十ワットに過ぎない。

【０００７】従来技術では圧電体の数の増加又は駆動周
波数の上昇した場合、瞬時電流又は電力が増加して電源
装置の過大な負担と、容量の大きなスイッチ素子が必要
なること、ラインドロップを考慮して配線容量の増加さ
せる必要があること等の問題点を有していた。又、これ
らの問題点により印字条件にバラツキが生じ、印字品質
が損なわれる問題点も発生していた。

【０００８】本発明はこの様な問題を解決するために鑑
みられたもので、その目的とするところは、調整手段を
簡単にした複数の任意波形発生装置を設けて、多数の圧
電体を複数のブロックに分け、各圧電体ブロックへ所定
の波形電圧を印加する電源を各圧電体ブロックごとに複
数設け、かつ各圧電体ブロックの駆動を時分割で実行す
ることで、瞬時電力、又は電流を低減した簡単構成の圧
電体の駆動装置を提供することにある。

【０００９】

【課題を解決するための手段】この様な課題を解決する
ために本発明の圧電体の駆動装置は、N×M個の圧電体を
駆動する圧電体の駆動装置に於て、互いに位相の異なる
駆動波形を発生するM個又はM個の整数分の一の任意波形
発生手段と、これらの任意波形発生手段に対応して、前
記N×M個の圧電体をN個を単位とするMグル−プに分割し
て、前記M個、又はM個の整数分の一の任意波形発生手段
の駆動波形を前記N×M個の圧電体に選択的に印加するN
×M個のスイッチ手段と、前記M個又はM個の整数分の一
の任意波形発生手段に発生タイミングを与えるタイミン
グ信号とこのタイミング信号に同期して前記N×Mのスイ
ッチ手段に印字デ−タによる制御信号を与える制御手段
と、を有することを特徴とする。

【００１０】

【実施例】図１は本発明の実施例に於ける具体的なブロ
ック構成を示す図である。図は簡単にする為に、圧電体
11を４グル−プに分割して、２個の走査電圧（又は共通
駆動電圧）を発生する２個の波形発生器10で駆動する場
合を図示した。

【００１１】波形発生器10aと10bは図２(a)と(b)に示す
ように1印字サイクルで２個の谷と山を有して互いに位
相の異なる走査電圧VsaとVsbを発生する。グル−プ分割
した圧電体11a,11b,11c,11dに対応して両方向通電可能
な一方をGNDに接続したスイッチ12a,12b,12c,12dを設け
る。制御部13はライン又はタイミング信号を表すA1とA2
で波形発生器10aと10bに所定のタイミングで走査信号を
発生させ、印字データ線13a,13b,13c,13dに乗せられた
印字デ−タによってスイッチ12a,12b,12c,12dに制御信
号を与える。これによりインクが吐出する。４グル−プ
で吐出タイミングが異なるので、図示していないが印字
ヘッドのインク吐出口は基準となる吐出口に対し印字ヘ
ッド走査方向に印字間隔の１／４ずつずらして配置して
ある。

【００１２】図１の各部の動作又は状態を示すのが図２
である。図２(c),(d),(e),(f) は互いに位相の異なるタ
イミングでスイッチ12a,12b,12c,12dを制御するタイミ
ングを示す。図２(g),(h),(i),(j)は圧電体11a,11b,11
c,11dに流入する電流を表し、位相が異なるので瞬時電
流及び瞬時電力が低減する。但し、消費電力は変わらな
い。

【００１３】図２(k),(l)は系全体として、圧電体11に
流れ込む電流と流れ出る電流をそれぞれ示したものであ
る。

【００１４】それにより、波形発生器10に電力を供給す
る電源は、従来要求された電源よりはるかに小さい瞬時
電流・瞬時電力を供給出来ればよいから従来よりはるか
に安価に構成出来る特徴がある。

【００１５】尚、図１は２個の波形発生器で４時分割駆
動を説明したが、１印字サイクルが例えば10kHzから20k
Hzになった場合は、圧電体駆動時間は10kHzに対し１／
２になり駆動時間が不足するので４個の波形発生器を使
用して位相をずらして、４個の走査電圧を発生させて４
時分割駆動を実行する。

【００１６】尚、図１ではスイッチ12の共通端子をGND
に接続しているが、スイッチ12と圧電体11を入れ替えて
スイッチ12の共通端子を波形発生器12に接続してもかま
わない。両方向性のスイッチ12の構成は相補性のトラ
ンジスタ対の主極を並列接続したものか、又はトランジ
スタの主極にダイオドを併設したものが利用できる。こ
れが所謂トランスファゲ−トである。

【００１７】次に、図３で波形発生器10の具体的回路構
成を説明する。図３で、両方向の定電流源20によりコン
デンサ−21を充電・放電させ、コンテ゛ンサ21に生じる電圧を
所定の走査電圧波形にし、相補性のトランジスタ対より
なるエミッタフォロアの増幅器22にて電力増幅する構成
にしてあるのが１個の波形発生器である。同様に両方向
の定電流源23、コンテ゛ンサ24、相補性のトランジスタ対より
なるエミッタフォロアの増幅器25とで構成されたのが他
方の波形発生器である。OT1とOT2が走査電圧VsaとVsbの
出力端子であり、A1とA2は図１と同じくコンデンサ21、
22への充電・放電方向を切り換える信号端子である。

【００１８】コンデンサ−21を充電する定電流源回路
は、抵抗31a、PNP型のトランジスタ30a、参照電圧と抵
抗31aよりの帰還電圧と比較して誤差を増幅して抵抗33a
を介してトランジスタ30aのべ−スに与えるオペアンプ3
4aとにより構成されている。コンデンサ−21を放電する
定電流源回路は、抵抗31b、NPN型のトランジスタ30b、
参照電圧と抵抗31bよりの帰還電圧と比較して誤差を増
幅して抵抗33bを介してトランジスタ30bのべ−スに与え
るオペアンプ34bにより構成されている。定電流値は参
照電圧と抵抗31aと41aの値で決定できる。他方の波形発
生器の停電流回路は、全く同様なものであるので説明は
省略する。

【００１９】この様に定電流源を構成すれば、抵抗31a,
41aと31b,41bに発生する電圧は参照電圧と同じになり、
トランジスタ30a,40aと30b,40bに流れる電流は一定とな
る。両方向の定電流源20、23の方向切替はタイミング信
号A1,A2に入力する信号論理を変えることで行う。

【００２０】参照電圧は電源VP-GND間に直列接続した可
変抵抗器50a、抵抗51、可変抵抗器50bによりつくり、信
号線52aと52bで各定電流源のオペアンプに配る。本発明
では定電流源の数を増加させても、参照電圧電源は１組
でよく、各定電流源の電流精度は抵抗31a、41aと31b、4
1bの精度により決まり、各定電流源間のバラツキはな
い。又、コンデンサ−21と24の精度も数％以下に揃え
られるので走査電圧VsaとVsbの傾斜角も数％以下に出
来、全ての圧電体がほぼ同じように駆動されることにな
る。これが所定以上のバラツキがあると、インク吐出の
スピ−ドとタイミングが変化して印字品質が劣化してし
まうことになる。

【００２１】図３の各部の動作波形又は状態を示すのが
図４である。図４(a)〜(e)が波形発生器10aについての
図であり、図４(f)〜(j)が波形発生器10bについての図
である。図４で、１印字サイクル＝(t1+t2)×2としてあ
る。(a)と(f)はコンデンサ−21と24の充放電電圧又は走
査電圧VsaとVsbを示しいる。(b)と(g)はタイミング信号
A1とA2で、(c)と(h)は時間幅τ2でコンデンサ−21と24
を放電させる放電電流を示している。(d)と(i)は信号A1
とA2の逆相タイミング信号で、(e)と(j)は時間幅τ1で
コンデンサ−21と24を充電する充電電流を示している。

【００２２】次に、図５に定電流源の構成をIC化(集積
回路)容易な別の実施例を説明する。図５も図３と同じ
く２個の両方向の定電流源を構成する場合で説明する。
図５は所謂カレントミラによる構成である。P型のFET
(電界効果型トランジスタ)62、65a、70aの特性をほぼ同
じものにすれば、ドレインとゲ−トとを直結したFET62
のドレイン電圧をFET65aと70aのゲ−トに接続するとFET
65a、70aのドレイン電流は数％以下のバラツキで可変抵
抗器63とFET62で決まる電流で規制されて定電流源とな
る。同様に、N型のFET64、65b、70bの特性をほぼ同じも
のにすれば、可変抵抗器61とFET61で決まる電流でFET65
bと70bのドレイン電流は定電流となる。信号A1、A2は、
レベル変換器67、72でレベル変換してインバタ68、73を
介してトランスファゲ−ト66a、71aの制御電極と、直接
トランスファゲ−ト66b、71bの制御極に与えられ、信号
A1、A2の論理により充電または放電用定電流源を能動状
態とさせる。図５において、ＩＣ化容易な点線枠60以後
は図３と同じであるが、増幅器22と24をシンボルで表し
てある。尚、トランジスタ特性を揃えることは同一シリ
コンウエハ上では容易なことである。

【００２３】次に、図３と図５の定電流源による波形発
生器は少ないとはいえ、調整箇所があるので、これを除
去するディジタルで波形発生器を構成する実施例を図６
〜８で説明する。

【００２４】図６は波形発生器の基本ユニット90を表
し、91はクロック,93はクロック91を分周する分周器で
ある。94は分周器93よりの出力をカウントする加減算の
カウンタである。データ線92に分周器93の分周比の変
更、カウンタ94のカウント開始と休止を制御するデータ
をのせ、分周器3、カウンタ94にデータをラッチさせ
る。

【００２５】95はカウンタ94の各ビットデ−タを電源電
圧Vpにレベル変換するレベル変換器である。96はレベル
変換された各ビットデ−タをＤ／Ａ(ディジタルーアナ
ログ)変換するＤ／Ａ変換器である。OTはアナログに変
換された出力又は出力端子である。この出力OTの波形を
示すのが図７である。時間幅τ1 が加算カウントで時間
幅τ2が減算カウントであり、これらの時間幅の変更は
分周器93の分周比を変えて実行する。カウント休止区間
はカウンタ94の最高値と最低値であり、休止区間は図示
してないが別の手段で決める。

【００２６】尚、カウンタ94の容量は3ビット以上程度
あればよく、出力OTの階段状は電力増幅する前でコンデ
ンサ−で平滑にすればよい。

【００２７】図８が図６の基本ユニット90を２個用いて
波形形成部100となし、波形発生器を構成した例を示
す。コンデンサ−101aと101bは平滑用コンデンサ−であ
る。制御部102は図１の制御部13とクロック91の発生、
データ線92の制御信号の発生以外は同じである。波形形
成部100はIC化容易であるばかりでなく、当然ディジタ
ル制御だから基本ユニット間にバラツキはないという効
果を有している。

【００２８】

【発明の効果】以上述べた本発明の構成によれば、簡単
構成の複数の波形発生器の位相のずれた走査電圧に同期
して多数の圧電体をグル−プ分けして駆動することにな
るから、瞬時電流と瞬時電力が低減出来ること、又、駆
動条件のバラツキが僅少で多数ノズルでも印字品質の劣
化をもたらせない、同時に大容量素子が不要になるから
コスト低減にもなる等その効果は絶大である。

【図面の簡単な説明】

【図１】本発明の実施例に於ける具体的なブロック構成
を示す図。

【図２】図１の各部の動作タイミングと動作波形を示す
図。

【図３】本発明に用いる波形発生器の具体的な回路構成
を示す図。

【図４】図３の動作波形を示す図。

【図５】本発明に用いる波形発生器の他の具体的な回路
構成を示す図。

【図６】本発明に用いる波形発生器の構成をデジタルで
実行した基本ユニットの構成を示す図。

【図７】図６の基本ユニットの出力波形を示す図。

【図８】図６の基本ユニットを用いて波形発生器を構成
した例を示す図。

【図９】従来技術による実施例を示す図。

【図１０】図９の動作波形を示す図。

【符号の説明】

1…走査電圧発生手段 4…駆動信号発生手段 2、11a、11b、11c、11d…圧電体 10a、10b…波形発生器 20、23、60…定電流源 90…基本ユニット 100…波形形成部 34a、34b、44a、44b…オペアンプ 66a、66b、71a、71b…トランスファゲ−ト 12a、12b、12c、12d…両方向のスイッチ 13、102…制御部 22、25…増幅器 67、72、95…レベル変換器 93…分周器 94…カウンタ 96…D/A変換器 21、24…コンデンサ− Vp…電源電圧 GND…接地 Vs、Vsa、Vsb…走査電圧 OT、OT1、OT2…出力端子 A1、A2…タイミング信号

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｂ４１Ｊ 2/30 Ｈ０１Ｌ 41/09 9211−2ＣＢ４１Ｊ 3/10 １１４Ｄ 9274−4ＭＨ０１Ｌ 41/08 Ｋ

Claims

【特許請求の範囲】

【請求項１】 N×M個の圧電体を駆動する圧電体の駆動
装置に於て、互いに位相の異なる駆動波形を発生するM個又はM個の整
数分の一の任意波形発生手段と、これらの任意波形発生手段に対応して前記N×M個の圧電
体をN個を単位とするMグル−プに分割して、前記M個又
はM個の整数分の一の任意波形発生手段の駆動波形を前
記N×M個の圧電体に選択的に印加するN×M個のスイッチ
手段と、前記M個又はM個の整数分の一の任意波形発生手段に発生
タイミングを与えるタイミング信号とこのタイミング信
号に同期して前記N×Mのスイッチ手段に印字デ−タによ
る制御信号を与える制御手段と、よりなることを特徴と
する圧電体の駆動装置。
【請求項２】前記M個又はM個の整数分の一の任意波形
発生手段が、両方向の定電流源対と、該両方向の定電流源よりの電流で充放電するコンデンサ
−と、該コンデンサ−の充放電電圧を電力増幅する電力増幅手
段とより構成されることを特徴とする請求項１記載の圧
電体の駆動装置。
【請求項３】前記M個又はM個の整数分の一の任意波形
発生手段が、カウンタと、該カウンタの入力クロックを変調する変調手段と、前記カウンタの出力デ−タをディジタル−アナログ変換
するD/A変換器と、該Ｄ／Ａ変換器のアナログ量を電力増幅する電力増幅手
段とより構成されることを特徴とする請求項１記載の圧
電体の駆動装置。