JPH06140932A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH06140932A JPH06140932A JP30942792A JP30942792A JPH06140932A JP H06140932 A JPH06140932 A JP H06140932A JP 30942792 A JP30942792 A JP 30942792A JP 30942792 A JP30942792 A JP 30942792A JP H06140932 A JPH06140932 A JP H06140932A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- conversion
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims abstract description 72
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体集積回路に関し、
特に入力されるアナログ信号を一旦デジタル信号に変換
して処理を行い、その後に再びアナログ信号として出力
する機能を有する半導体集積回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit,
In particular, the present invention relates to a semiconductor integrated circuit having a function of converting an input analog signal into a digital signal once, performing processing, and then outputting the analog signal again.
【0002】[0002]
【従来の技術】従来、この種の半導体集積回路では、図
2にブロック回路図を示すように、入力端子54に入力
されるアナログ信号112をnビットのデジタル信号1
13に変換するA/D変換回路10と、変換されたデジ
タル信号を任意の演算例えば加減乗除、平均化等の演算
処理を行う演算回路11と、演算された信号114をア
ナログ信号115に変換して出力端子55に出力するD
/A変換回路12とを備え、これらを1つの半導体集積
回路に一体に形成している。2. Description of the Related Art Conventionally, in a semiconductor integrated circuit of this type, as shown in a block circuit diagram of FIG. 2, an analog signal 112 input to an input terminal 54 is converted into an n-bit digital signal 1.
A / D conversion circuit 10 for converting into 13; an arithmetic circuit 11 for performing an arithmetic operation of the converted digital signal such as addition, subtraction, multiplication, division, averaging, etc .; Output to the output terminal 55
/ A conversion circuit 12 and these are integrally formed in one semiconductor integrated circuit.
【0003】この回路の動作を、例えば具体的に値を入
れて説明する。このとき、デジタル値と、アナログ値は
デジタル値に換算した16進数で表現する。例えば4ビ
ットのデジタル信号で構成され、演算回路3が2倍の乗
算器とした場合、入力信号112としてアナログ信号の
「4」の値が入力されると、A/D変換回路10でデジ
タル信号の「4」の値に変換され変換信号113として
演算回路11に出力される。演算回路11では2倍の演
算を行った結果、出力は「8」の値となり、演算信号1
14としてD/A変換回路12に入力される。D/A変
換回路12はデジタル信号の「8」の値をアナログ信号
の「8」の値に変換され出力信号115として外部に出
力する。The operation of this circuit will be described with specific values, for example. At this time, the digital value and the analog value are represented by hexadecimal numbers converted into digital values. For example, when the arithmetic circuit 3 is composed of a 4-bit digital signal and the arithmetic circuit 3 is a double multiplier, when the analog signal “4” is input as the input signal 112, the A / D conversion circuit 10 outputs the digital signal. Is converted into a value of “4” and output as a converted signal 113 to the arithmetic circuit 11. As a result of performing twice the calculation in the calculation circuit 11, the output becomes the value of "8", and the calculation signal 1
14 is input to the D / A conversion circuit 12. The D / A conversion circuit 12 converts the value of “8” of the digital signal into the value of “8” of the analog signal and outputs it as the output signal 115 to the outside.
【0004】[0004]
【発明が解決しようとする課題】上述した半導体集積回
路においては、A/D変換回路10とD/A変換回路1
2に変換誤差がある場合には、演算回路の演算結果が大
きく変化されるという問題がある。例えば、前述の例に
おいて、A/D変換回路10の変換誤差が−2、D/A
変換回路12の変換誤差が+1とした場合についてみる
と、入力信号112の値が「4」のときには、A/D変
換回路10の変換誤差によって変換信号113が「2」
の値となり、かつ演算回路11の出力は「4」の値とな
り、更にD/A変換回路12の変換誤差によって出力信
号115は「5」の値となり、結果として正確な値が得
られなくなる。In the semiconductor integrated circuit described above, the A / D conversion circuit 10 and the D / A conversion circuit 1 are provided.
When there is a conversion error in 2, there is a problem that the calculation result of the calculation circuit is significantly changed. For example, in the above example, the conversion error of the A / D conversion circuit 10 is −2, D / A
Regarding the case where the conversion error of the conversion circuit 12 is +1, when the value of the input signal 112 is “4”, the conversion signal 113 is “2” due to the conversion error of the A / D conversion circuit 10.
And the output of the arithmetic circuit 11 has a value of "4", and the output signal 115 has a value of "5" due to a conversion error of the D / A conversion circuit 12, and as a result, an accurate value cannot be obtained.
【0005】このため、従来ではA/D変換回路やD/
A変換回路の変換誤差を低減させるためにそれぞれ独立
に調整用の外付け回路が必要となり、そのための部品の
コスト、調整工数がかかるという問題が生じている。本
発明の目的は、外付け回路を用いることなく半導体集積
回路の内部回路構成によってA/D変換回路やD/A変
換回路の変換誤差による演算結果の変化を抑制した半導
体集積回路を提供することにある。Therefore, in the past, A / D conversion circuits and D / D converters have been used.
In order to reduce the conversion error of the A conversion circuit, an external circuit for adjustment is required independently, which causes a problem of cost of parts and adjustment man-hours. An object of the present invention is to provide a semiconductor integrated circuit in which the internal circuit configuration of the semiconductor integrated circuit is used without using an external circuit and the change in the operation result due to the conversion error of the A / D conversion circuit or the D / A conversion circuit is suppressed. It is in.
【0006】[0006]
【課題を解決するための手段】本発明は、アナログ信号
を入力しnビットのデジタル信号に変換するA/D変換
回路と、任意の値をnビットのデジタル信号にて発生す
る基準発生回路と、この基準発生回路のデジタル出力と
前記A/D変換回路のデジタル出力を取込んでその差を
算出する差出力回路と、この差出力回路の出力を保持す
る保持回路と、前記A/D変換回路のデジタル出力に前
記保持回路の出力を加算しnビットのデジタル信号を出
力する加算回路と、この加算回路の出力信号を取込み任
意の演算を行う演算回路と、この演算回路の出力と前記
基準発生回路の出力とを選択する切替え回路と、この切
替え回路のnビットデジタル出力をアナログ信号に変換
して出力信号として出力するD/A変換回路と、この出
力信号と回路に入力される入力信号のいずれか一方を選
択して前記A/D変換回路に入力させる切替えスイッチ
とを備え、切替えスイッチ、差出力回路、保持回路、切
替え回路を制御信号により同期して動作させる構成とす
る。The present invention provides an A / D conversion circuit for inputting an analog signal and converting it into an n-bit digital signal, and a reference generation circuit for generating an arbitrary value as an n-bit digital signal. A difference output circuit that takes in the digital output of the reference generation circuit and the digital output of the A / D conversion circuit to calculate the difference, a holding circuit that holds the output of the difference output circuit, and the A / D conversion An adder circuit for adding the output of the holding circuit to the digital output of the circuit to output an n-bit digital signal, an arithmetic circuit for taking an output signal of the adder circuit and performing an arbitrary arithmetic operation, an output of the arithmetic circuit and the reference A switching circuit that selects the output of the generation circuit, a D / A conversion circuit that converts the n-bit digital output of this switching circuit into an analog signal and outputs it as an output signal, and this output signal and the circuit A changeover switch for selecting any one of the input signals to be input to the A / D conversion circuit, and operating the changeover switch, the difference output circuit, the holding circuit, and the changeover circuit in synchronization with the control signal. To do.
【0007】[0007]
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例の半導体集積回路のブロッ
ク回路図である。同図において、アナログ信号111を
入力しnビットのデジタル信号に変換するA/D変換回
路1と、入力される信号105を取り込んで任意の演算
を行う演算回路3と、nビットデジタル出力107をア
ナログ信号102に変換するD/A変換回路5を主体に
構成されているが、これらの回路に次の回路を付設して
いる。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a block circuit diagram of a semiconductor integrated circuit according to an embodiment of the present invention. In the figure, an A / D conversion circuit 1 for inputting an analog signal 111 and converting it into an n-bit digital signal, an operation circuit 3 for taking an input signal 105 and performing an arbitrary operation, and an n-bit digital output 107 are shown. The D / A conversion circuit 5 for converting into the analog signal 102 is mainly configured, and the following circuits are attached to these circuits.
【0008】即ち、任意の値をnビットのデジタル信号
109にて発生する基準発生回路7と、この基準発生回
路7のデジタル出力109と前記A/D変換回路1のデ
ジタル出力を取込み差を算出する差出力回路6と、差出
力回路6を制御信号103により保持する保持回路9
と、前記A/D変換回路1のデジタル出力104に保持
回路9の出力を加算しnビットのデジタル信号を出力す
る加算回路2と、前記演算回路3の出力と基準発生回路
7の出力を取込み制御信号103にて選択する切替え回
路4と、入力信号101と前記D/A変換回路5の出力
信号102を制御信号103により選択して前記A/D
変換器1に入力させる切替えスイッチ8とを備えてい
る。なお、51は入力端子、52は出力端子、53は制
御端子である。That is, a reference generating circuit 7 for generating an arbitrary value by an n-bit digital signal 109, a digital output 109 of the reference generating circuit 7 and a digital output of the A / D conversion circuit 1 are calculated and a difference is calculated. Difference output circuit 6 and a holding circuit 9 that holds the difference output circuit 6 by the control signal 103.
And an adder circuit 2 for adding the output of the holding circuit 9 to the digital output 104 of the A / D conversion circuit 1 to output an n-bit digital signal, an output of the arithmetic circuit 3 and an output of the reference generation circuit 7. The switching circuit 4 selected by the control signal 103, the input signal 101 and the output signal 102 of the D / A conversion circuit 5 are selected by the control signal 103, and the A / D is selected.
A changeover switch 8 for inputting to the converter 1 is provided. In addition, 51 is an input terminal, 52 is an output terminal, and 53 is a control terminal.
【0009】次に本実施例の動作について説明する。通
常の動作においては、制御信号103はノンアクティブ
であり入力信号101を切替えスイッチ8を介しA/D
変換回路1に入力する。A/D変換回路1はアナログ信
号である入力信号101をnビットのデジタル信号に変
換し、加算回路2と差出力回路6に出力する。加算回路
2はA/D変換回路1の出力信号104に保持回路9の
出力信号110を加えて演算回路3に出力する。このと
きの保持回路9は制御信号103により出力信号110
のデータを保持状態にしている。演算回路3は入力され
たデータの任意の演算例えば加減乗除、平均化等行い切
替え回路4に出力する。切替え回路4は制御信号103
により演算回路3の出力信号106を選択して出力す
る。D/A変換回路5は切替え回路4のnビットのデジ
タル信号107を入力しアナログ信号に変換され出力信
号102が得られる。Next, the operation of this embodiment will be described. In normal operation, the control signal 103 is non-active, and the input signal 101 is switched to A / D via the changeover switch 8.
Input to the conversion circuit 1. The A / D conversion circuit 1 converts the input signal 101, which is an analog signal, into an n-bit digital signal and outputs it to the addition circuit 2 and the difference output circuit 6. The adder circuit 2 adds the output signal 110 of the holding circuit 9 to the output signal 104 of the A / D conversion circuit 1 and outputs it to the arithmetic circuit 3. The holding circuit 9 at this time outputs the output signal 110 according to the control signal 103.
Is being held. The arithmetic circuit 3 performs arbitrary arithmetic operations on the input data, such as addition, subtraction, multiplication, division, averaging, etc., and outputs the data to the switching circuit 4. The switching circuit 4 uses the control signal 103
Then, the output signal 106 of the arithmetic circuit 3 is selected and output. The D / A conversion circuit 5 inputs the n-bit digital signal 107 of the switching circuit 4 and converts it into an analog signal to obtain an output signal 102.
【0010】ここで、前記保持回路9の値は制御信号1
03をアクティブにすることで得られ、その動作は次の
ようになる。制御信号103により切替え回路4は基準
発生回路7から発生するnビットのデジタル信号109
を入力し、D/A変換回路5へ出力する。D/A変換回
路5はデジタル信号109をアナログ信号102に変換
し外部に出力すると同時に切替えスイッチ8に入力され
る。制御信号103で切替えスイッチ8は出力信号10
2を選択しA/D変換回路1に入力する。A/D変換回
路1はアナログ信号である出力信号102をnビットの
デジタル信号に変換し、加算回路2と差出力回路6に出
力する。差出力回路6はA/D変換回路1の出力信号1
04と基準発生回路7のnビットのデジタル信号109
の差をとり保持回路9に出力する。保持回路9は差出力
回路6の出力信号108を入力し、制御信号103がア
クティブになることにより保持されたデータを出力す
る。Here, the value of the holding circuit 9 is the control signal 1
It is obtained by activating 03, and the operation is as follows. The control circuit 103 causes the switching circuit 4 to generate an n-bit digital signal 109 generated from the reference generation circuit 7.
Is input and output to the D / A conversion circuit 5. The D / A conversion circuit 5 converts the digital signal 109 into an analog signal 102 and outputs it to the outside, and at the same time, is input to the changeover switch 8. With the control signal 103, the changeover switch 8 outputs the output signal 10
2 is selected and input to the A / D conversion circuit 1. The A / D conversion circuit 1 converts the output signal 102, which is an analog signal, into an n-bit digital signal and outputs it to the addition circuit 2 and the difference output circuit 6. The difference output circuit 6 is the output signal 1 of the A / D conversion circuit 1.
04 and the n-bit digital signal 109 of the reference generation circuit 7.
And the difference is output to the holding circuit 9. The holding circuit 9 inputs the output signal 108 of the difference output circuit 6 and outputs the held data when the control signal 103 becomes active.
【0011】この回路において、例えば具体的な値を入
れた動作を従来と比較して説明する。なお、図2の場合
と同様にデジタル値とアナログ値はデジタル値に換算し
た16進数で表現する。また、4ビットのデジタル信号
で構成されており、A/D変換回路1の変換誤差が−
2、D/A変換回路5の変換誤差が+1、演算回路3が
2倍の乗算器とする。In this circuit, the operation of inputting a specific value will be described in comparison with the conventional one. As in the case of FIG. 2, the digital value and the analog value are represented by hexadecimal numbers converted into digital values. Further, the conversion error of the A / D conversion circuit 1 is −
2, the conversion error of the D / A conversion circuit 5 is +1 and the arithmetic circuit 3 is a double multiplier.
【0012】この場合、制御信号103をアクティブと
したとき、基準発生回路7では「0」から「15」まで
のいずれかの値、ここでは「7」を出力信号109に出
力し、切替え回路4はその値を出力信号107に出力す
る。D/A変換回路5はデジタル信号107をアナログ
信号102に変換するときに変換誤差+1されて「8」
の値で切替えスイッチ8に入力される。切替えスイッチ
8を介してA/D変換回路1に入力されたアナログ信号
102はデジタル信号に変換される際に変換誤差−2に
より「6」の値となって出力される。A/D変換回路1
の変換出力104は差出力回路6に入力され基準発生回
路7の出力信号109との差をとると「+1」となり、
その出力信号108を保持回路9に出力する。In this case, when the control signal 103 is activated, the reference generation circuit 7 outputs any value from "0" to "15", here "7", to the output signal 109, and the switching circuit 4 Outputs the value to the output signal 107. The D / A conversion circuit 5 adds “1” to the conversion error when converting the digital signal 107 into the analog signal 102, and is “8”.
Is input to the changeover switch 8. The analog signal 102 input to the A / D conversion circuit 1 via the changeover switch 8 is output as a value of “6” due to conversion error −2 when converted to a digital signal. A / D conversion circuit 1
The converted output 104 is input to the difference output circuit 6 and becomes “+1” when the difference from the output signal 109 of the reference generation circuit 7 is taken,
The output signal 108 is output to the holding circuit 9.
【0013】次に制御信号103をノンアクティブとし
保持回路9を保持状態にする。保持回路9の出力信号1
10は加算回路2に「+1」を入力する。制御信号10
3をノンアクティブとなったことで通常状態になった切
替えスイッチ8を介して例えば入力信号101として
「4」の値が入力されたとすると、A/D変換回路1の
出力は変換誤差−2により「2」の値が出力される。変
換出力104は加算回路2で保持回路9の出力信号11
0の+1と加算されて「3」となり、演算回路3に入力
され、2倍の演算より「6」の値が出力され、切替え回
路4を介してD/A変換回路5に入力される。D/A変
換回路5は変換誤差+1により「7」の値が出力信号1
02として出力される。したがって、A/D変換回路と
D/A変換回路で同じ変換誤差を含んでいる従来例と比
較すると、同じ入力信号の場合、本来の出力値「8」に
対してこの実施例では「7」の値が出力されることにな
り、図2に示した従来の出力値「5」に比較して演算結
果の誤差が低減されたことが判る。Next, the control signal 103 is made non-active to bring the holding circuit 9 into the holding state. Output signal 1 of holding circuit 9
10 inputs “+1” to the adder circuit 2. Control signal 10
Assuming that a value of "4" is input as the input signal 101 through the changeover switch 8 which is in the normal state by making 3 inactive, the output of the A / D conversion circuit 1 is converted by the conversion error -2. The value "2" is output. The conversion output 104 is the output signal 11 of the holding circuit 9 in the adder circuit 2.
It is added with +1 of 0 to become “3”, which is input to the arithmetic circuit 3, and the value of “6” is output by the doubling operation and is input to the D / A conversion circuit 5 via the switching circuit 4. The D / A conversion circuit 5 outputs the value "7" as the output signal 1 due to the conversion error +1.
It is output as 02. Therefore, in comparison with the conventional example in which the A / D conversion circuit and the D / A conversion circuit include the same conversion error, in the case of the same input signal, the original output value is "8", but "7" in this embodiment. Therefore, it is understood that the error of the calculation result is reduced as compared with the conventional output value "5" shown in FIG.
【0014】[0014]
【発明の効果】以上説明したように本発明は、基準発生
回路、差出力回路、保持回路、加算回路、切替え回路を
備えることにより、A/D変換回路やD/A変換回路に
変換誤差を含んでいる場合でも、その変換誤差の影響を
抑制することが可能となる。そして、これらの回路は半
導体集積回路の内部回路として構成しているため、外部
からは制御信号を供給するのみでよく、外付け回路が不
要となり、コスト低減を図り、かつ調整工数も不要にな
るという効果がある。また、電源オン時に制御信号をア
クティブにすることで毎回使用時に誤差の補正がかかる
ことになり信頼性の向上となる効果がある。更に、D/
A変換回路のみの調整を行うことにより、より高精度の
結果を得ることができる。As described above, the present invention is provided with the reference generation circuit, the difference output circuit, the holding circuit, the addition circuit, and the switching circuit, so that the A / D conversion circuit and the D / A conversion circuit are free from conversion errors. Even if it contains, it is possible to suppress the influence of the conversion error. Since these circuits are configured as internal circuits of the semiconductor integrated circuit, it is only necessary to supply a control signal from the outside, an external circuit is not required, cost is reduced, and adjustment man-hours are not required. There is an effect. Further, by activating the control signal when the power is turned on, the error is corrected each time the device is used, and the reliability is improved. Furthermore, D /
By adjusting only the A conversion circuit, more accurate results can be obtained.
【図1】本発明の半導体集積回路の一実施例のブロック
回路図である。FIG. 1 is a block circuit diagram of an embodiment of a semiconductor integrated circuit of the present invention.
【図2】従来の半導体集積回路の一例のブロック回路図
である。FIG. 2 is a block circuit diagram of an example of a conventional semiconductor integrated circuit.
1 A/D変換回路 2 加算回路 3 演算回路 4 切替え回路 5 D/A変換回路 6 差出力回路 7 基準発生回路 8 切替えスイッチ 9 保持回路 1 A / D conversion circuit 2 Addition circuit 3 Operation circuit 4 Switching circuit 5 D / A conversion circuit 6 Difference output circuit 7 Reference generation circuit 8 Changeover switch 9 Holding circuit
Claims (1)
ル信号に変換するA/D変換回路と、任意の値をnビッ
トのデジタル信号にて発生する基準発生回路と、この基
準発生回路のデジタル出力と前記A/D変換回路のデジ
タル出力を取込んでその差を算出する差出力回路と、こ
の差出力回路の出力を保持する保持回路と、前記A/D
変換回路のデジタル出力に前記保持回路の出力を加算し
nビットのデジタル信号を出力する加算回路と、この加
算回路の出力信号を取込み任意の演算を行う演算回路
と、この演算回路の出力と前記基準発生回路の出力とを
選択する切替え回路と、この切替え回路のnビットデジ
タル出力をアナログ信号に変換して出力信号として出力
するD/A変換回路と、この出力信号と回路に入力され
る入力信号のいずれか一方を選択して前記A/D変換回
路に入力させる切替えスイッチとを備え、前記切替えス
イッチ、差出力回路、保持回路、切替え回路を制御信号
により同期して動作させることを特徴とする半導体集積
回路。1. An A / D conversion circuit for inputting an analog signal and converting it into an n-bit digital signal, a reference generation circuit for generating an arbitrary value as an n-bit digital signal, and a digital output of this reference generation circuit. And a difference output circuit that takes in the digital output of the A / D conversion circuit and calculates the difference, a holding circuit that holds the output of the difference output circuit, and the A / D
An adding circuit for adding the output of the holding circuit to the digital output of the converting circuit to output an n-bit digital signal, an arithmetic circuit for taking an output signal of the adding circuit and performing an arbitrary arithmetic operation, an output of the arithmetic circuit and the above A switching circuit that selects the output of the reference generation circuit, a D / A conversion circuit that converts the n-bit digital output of this switching circuit into an analog signal and outputs it as an output signal, and this output signal and the input that is input to the circuit. A selector switch for selecting one of the signals and inputting it to the A / D conversion circuit, and operating the selector switch, the difference output circuit, the holding circuit, and the selector circuit in synchronization with a control signal. Integrated semiconductor circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30942792A JPH06140932A (en) | 1992-10-24 | 1992-10-24 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30942792A JPH06140932A (en) | 1992-10-24 | 1992-10-24 | Semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140932A true JPH06140932A (en) | 1994-05-20 |
Family
ID=17992880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30942792A Pending JPH06140932A (en) | 1992-10-24 | 1992-10-24 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140932A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009017359A (en) * | 2007-07-06 | 2009-01-22 | Denso Corp | Semiconductor integrated circuit |
| JP2012120229A (en) * | 2012-01-30 | 2012-06-21 | Denso Corp | Semiconductor integrated circuit |
-
1992
- 1992-10-24 JP JP30942792A patent/JPH06140932A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009017359A (en) * | 2007-07-06 | 2009-01-22 | Denso Corp | Semiconductor integrated circuit |
| JP2012120229A (en) * | 2012-01-30 | 2012-06-21 | Denso Corp | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3041564B2 (en) | Sampling rate converter | |
| JPH06140932A (en) | Semiconductor integrated circuit | |
| JPS6083423A (en) | D/a converter | |
| JP3083254B2 (en) | A / D converter | |
| JPH0710411Y2 (en) | Signal generator | |
| KR20030017512A (en) | Digital clock generator | |
| JP3230227B2 (en) | A / D converter | |
| JPH0446016B2 (en) | ||
| JPH0379128A (en) | A/d converter | |
| JP3001325B2 (en) | Microcomputer | |
| JP2000174622A (en) | A/d conversion circuit | |
| JPH0432822Y2 (en) | ||
| JP2592443B2 (en) | Filter device | |
| JPH0568912B2 (en) | ||
| JP3093800B2 (en) | Digital-to-analog converter | |
| KR960013427B1 (en) | Motor rotation servo control apparatus | |
| JPH02202737A (en) | Clock selecting circuit | |
| JPH03267808A (en) | Digital signal processing circuit | |
| SU1358103A1 (en) | Digital device for phase synchronization | |
| JP3354739B2 (en) | DA converter | |
| JPH03215764A (en) | Semiconductor integrated circuit | |
| JPS6179308A (en) | Circuit for generating composite signal of sine wave | |
| JPH01259627A (en) | Analog/digital converter | |
| JPH02288418A (en) | Analog/digital converter | |
| JPH11284504A (en) | Parallel data counter circuit |