JPH06164274A - 自動利得制御増幅装置 - Google Patents
自動利得制御増幅装置Info
- Publication number
- JPH06164274A JPH06164274A JP22231492A JP22231492A JPH06164274A JP H06164274 A JPH06164274 A JP H06164274A JP 22231492 A JP22231492 A JP 22231492A JP 22231492 A JP22231492 A JP 22231492A JP H06164274 A JPH06164274 A JP H06164274A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- output
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 バースト信号と,周期的にレベルが変化する
信号を含むデジタル信号を入力し,信号の幅を一定レベ
ルに揃えて出力する自動利得制御増幅装置に関し,信号
レベルの急激な変化に対して安定して追従することを目
的とする。 【構成】 0レベルの信号入力において,反転信号出力
と非反転信号出力の動作点を一致させるため,両出力の
差に基づく電圧を入力側の直流電圧レベル制御端子に帰
還するAGCフィードバック回路(3) と,Hレベルの入
力信号に対する非反転出力もしくは反転出力のいずれか
一方と,他方の出力をレベルシフトさせた電圧の差に基
づく電圧を入力側の信号入力端子に帰還するDCフィー
ドバック回路(4) とを備え,入力の0レベルの信号に対
しては非反転出力と反転出力の出力レベルを一致させ,
Hレベルの信号に対しては,出力電圧が一定になるよう
に利得を可変にする構成を持つ。
信号を含むデジタル信号を入力し,信号の幅を一定レベ
ルに揃えて出力する自動利得制御増幅装置に関し,信号
レベルの急激な変化に対して安定して追従することを目
的とする。 【構成】 0レベルの信号入力において,反転信号出力
と非反転信号出力の動作点を一致させるため,両出力の
差に基づく電圧を入力側の直流電圧レベル制御端子に帰
還するAGCフィードバック回路(3) と,Hレベルの入
力信号に対する非反転出力もしくは反転出力のいずれか
一方と,他方の出力をレベルシフトさせた電圧の差に基
づく電圧を入力側の信号入力端子に帰還するDCフィー
ドバック回路(4) とを備え,入力の0レベルの信号に対
しては非反転出力と反転出力の出力レベルを一致させ,
Hレベルの信号に対しては,出力電圧が一定になるよう
に利得を可変にする構成を持つ。
Description
【0001】
【産業上の利用分野】本発明は,同符号が連続するバー
スト信号と,周期的にレベルが変化する信号を含むデジ
タル信号を入力し,信号の幅を一定レベルに揃えて出力
する自動利得制御増幅装置に関する。
スト信号と,周期的にレベルが変化する信号を含むデジ
タル信号を入力し,信号の幅を一定レベルに揃えて出力
する自動利得制御増幅装置に関する。
【0002】光通信等におけるデジタル信号は伝送路の
条件(伝送距離等)により,受信される信号レベルが異
なり,入力信号の大きさは1mVから1V程度まで変動
する。そのため,受信側では入力信号を一定レベルに揃
え,信号処理するようにしている。
条件(伝送距離等)により,受信される信号レベルが異
なり,入力信号の大きさは1mVから1V程度まで変動
する。そのため,受信側では入力信号を一定レベルに揃
え,信号処理するようにしている。
【0003】そのため,入力信号を自動利得制御増幅装
置に入力し,入力信号のレベルに応じて利得を制御し,
出力電圧が一定になるようにしている。図5は従来の自
動利得制御増幅装置の構成を示す。
置に入力し,入力信号のレベルに応じて利得を制御し,
出力電圧が一定になるようにしている。図5は従来の自
動利得制御増幅装置の構成を示す。
【0004】図において,100は自動利得制御増幅器
であって,信号入力端子に信号入力し,入力信号の非反
転信号を非反転出力端子に出力し,入力信号の反転信号
を反転出力端子に出力するものである。101はAGC
フィードバック回路であって,自動利得制御増幅器10
0の非反転出力(Q)と反転出力(Qバー(Qの反転論
理を表す))の差に基づく信号を信号入力端子に帰還す
るものである。そして自動利得制御増幅器100は,両
出力の差が大きい時は利得を下げ,差が小さい時は利得
を上げることにより出力Qの電圧レベルを制御するもの
である。
であって,信号入力端子に信号入力し,入力信号の非反
転信号を非反転出力端子に出力し,入力信号の反転信号
を反転出力端子に出力するものである。101はAGC
フィードバック回路であって,自動利得制御増幅器10
0の非反転出力(Q)と反転出力(Qバー(Qの反転論
理を表す))の差に基づく信号を信号入力端子に帰還す
るものである。そして自動利得制御増幅器100は,両
出力の差が大きい時は利得を下げ,差が小さい時は利得
を上げることにより出力Qの電圧レベルを制御するもの
である。
【0005】102はDCフィードバック回路であっ
て,自動利得制御増幅器100の非反転出力(Q)と反
転出力(Qバー)の差に基づく電圧を自動利得制御増幅
器100の直流電圧レベル制御入力端子に帰還し,両出
力のレベルを制御するものである。AGCフィードバッ
ク回路101において,103は比較器1であって,非
反転出力(Q)をE1ボルトレベルシフトした電圧と反
転出力(Qバー)を入力し,差に基づく電圧を出力する
ものである。104はピークホールド回路であって,比
較器1の出力のピーク値をホールドするものである。1
05は比較器2であって,ピークホールド回路104の
ホールド値を参照電圧と比較して差に応じた電圧を出力
し,自動利得制御増幅器100の利得を制御するもので
ある。比較器2が,比較器1の出力より大きい時は利得
を下げ,比較器1の出力が小さい時は,利得を上げるよ
うに動作するものである。E1はレベルシフト電圧源,
D1は整流ダイオード,C1はピーク値を保持するコン
デンサである。
て,自動利得制御増幅器100の非反転出力(Q)と反
転出力(Qバー)の差に基づく電圧を自動利得制御増幅
器100の直流電圧レベル制御入力端子に帰還し,両出
力のレベルを制御するものである。AGCフィードバッ
ク回路101において,103は比較器1であって,非
反転出力(Q)をE1ボルトレベルシフトした電圧と反
転出力(Qバー)を入力し,差に基づく電圧を出力する
ものである。104はピークホールド回路であって,比
較器1の出力のピーク値をホールドするものである。1
05は比較器2であって,ピークホールド回路104の
ホールド値を参照電圧と比較して差に応じた電圧を出力
し,自動利得制御増幅器100の利得を制御するもので
ある。比較器2が,比較器1の出力より大きい時は利得
を下げ,比較器1の出力が小さい時は,利得を上げるよ
うに動作するものである。E1はレベルシフト電圧源,
D1は整流ダイオード,C1はピーク値を保持するコン
デンサである。
【0006】102はDCフィードバック回路であっ
て,非反転出力(Q)と反転出力(Qバー)をレベルシ
フトした電圧の差を入力し,自動利得制御増幅器100
の直流電圧レベル制御端子に入力することにより出力の
DCレベルを制御するものである。106は比較器3で
あって,反転出力(Qバー)をE2ボルトレベルシフト
した電圧と非反転出力(Q)を入力して差に応じた電圧
を出力するものである。107はピークホールド回路で
あって,比較器3の出力のピーク値をホールドするもの
である。108は比較器4であって,ピークホールド回
路107のホールド値に基づいて,出力のDCレベルが
一定になるように自動利得制御増幅器100を制御する
ものである(但し,E2=E1である)。
て,非反転出力(Q)と反転出力(Qバー)をレベルシ
フトした電圧の差を入力し,自動利得制御増幅器100
の直流電圧レベル制御端子に入力することにより出力の
DCレベルを制御するものである。106は比較器3で
あって,反転出力(Qバー)をE2ボルトレベルシフト
した電圧と非反転出力(Q)を入力して差に応じた電圧
を出力するものである。107はピークホールド回路で
あって,比較器3の出力のピーク値をホールドするもの
である。108は比較器4であって,ピークホールド回
路107のホールド値に基づいて,出力のDCレベルが
一定になるように自動利得制御増幅器100を制御する
ものである(但し,E2=E1である)。
【0007】D2は整流ダイオード,C2はコンデンサ
であって,ピーク値をホールドするものである。図5の
構成の動作を図6,7,8により説明する。
であって,ピーク値をホールドするものである。図5の
構成の動作を図6,7,8により説明する。
【0008】図6は従来の動作説明図(1) である。図に
おいて,VsはQのレベル0におけるQバーとQの差で
ある。VmはQのレベル1におけるQとQバーの差であ
る。Vrは出力の一定値(QとQバーの差)である。
おいて,VsはQのレベル0におけるQバーとQの差で
ある。VmはQのレベル1におけるQとQバーの差であ
る。Vrは出力の一定値(QとQバーの差)である。
【0009】(a)はQとQバーのDCレベルが一致し,
Vm=Vs=Vrである正しい出力の状態を表す。(b)
はQバーのDCレベルとQのDCレベルが一致しない場
合で,Vs>Vr>Vmの場合である。
Vm=Vs=Vrである正しい出力の状態を表す。(b)
はQバーのDCレベルとQのDCレベルが一致しない場
合で,Vs>Vr>Vmの場合である。
【0010】(c)は,QとQバーのDCレベルが一致し
ている状態において,Vs=Vm>Vrの場合を表す。
図7は,従来の自動利得制御増幅装置の動作説明図(2)
である。
ている状態において,Vs=Vm>Vrの場合を表す。
図7は,従来の自動利得制御増幅装置の動作説明図(2)
である。
【0011】(a)は図6 (b), (c)の状態を検出する方
法を示す。 (a)においてQaは信号Qを入力するトラン
ジスタである。Qbは信号Qバーを入力するトランジス
タである。R1,R2はそれぞれレベルシフト用の抵抗
である。
法を示す。 (a)においてQaは信号Qを入力するトラン
ジスタである。Qbは信号Qバーを入力するトランジス
タである。R1,R2はそれぞれレベルシフト用の抵抗
である。
【0012】(b)は,QとQバーの信号を (a)の回路に
入力した場合のA,B,C,D点(図において丸で囲ん
だ参照符号)の波型を表す。(c)はDCレベルは一致し
ているが,Vm<Vrの場合で,VmとVrの差をΔV
mとした時,C点とB点の電位の差がΔVm=Vm−V
rであることを表す(図(6) (c)の状態のようにVm>
Vrの場合も同様である)。
入力した場合のA,B,C,D点(図において丸で囲ん
だ参照符号)の波型を表す。(c)はDCレベルは一致し
ているが,Vm<Vrの場合で,VmとVrの差をΔV
mとした時,C点とB点の電位の差がΔVm=Vm−V
rであることを表す(図(6) (c)の状態のようにVm>
Vrの場合も同様である)。
【0013】(d)はDCレベルの,不一致の場合を表
し,QとQバーのDCレベルの差をΔVsとすると,A
点とD点の電位の差によりΔVsが求まることを表わ
す。そして,図5の構成は,ΔVm,ΔVsの差を検出
し,それぞれが0になるように,AGCフィードバッ
ク,DCフィードバックにより制御したものである。
し,QとQバーのDCレベルの差をΔVsとすると,A
点とD点の電位の差によりΔVsが求まることを表わ
す。そして,図5の構成は,ΔVm,ΔVsの差を検出
し,それぞれが0になるように,AGCフィードバッ
ク,DCフィードバックにより制御したものである。
【0014】図8は従来の自動利得制御増幅装置の動作
説明図(3) である。図において, (a)は入力信号であ
り,e0は正常なレベル,e1は正常レベルより小さい
信号のレベル,e2は正常レベルより大きい信号のレベ
ルである。
説明図(3) である。図において, (a)は入力信号であ
り,e0は正常なレベル,e1は正常レベルより小さい
信号のレベル,e2は正常レベルより大きい信号のレベ
ルである。
【0015】(b)は,入力信号 (a)をに対する,制御前
の非反転出力Qと反転出力Qバーを表す。例えば,Q=
1(H),Qバー=0(L)で出力電圧の差がe0より
小さい信号の場合,比較器1にはQをE1ボルトシフ
トした電圧とQバーの電圧が入力される。比較器1は電
圧差ΔVmを検出し,その大きさに応じた電圧を出力す
る。ピークホールド回路104はピーク値を保持し,比
較器2はピークホールド回路の出力値に基づいて,ΔV
mが0になるまで制御信号を出力する。
の非反転出力Qと反転出力Qバーを表す。例えば,Q=
1(H),Qバー=0(L)で出力電圧の差がe0より
小さい信号の場合,比較器1にはQをE1ボルトシフ
トした電圧とQバーの電圧が入力される。比較器1は電
圧差ΔVmを検出し,その大きさに応じた電圧を出力す
る。ピークホールド回路104はピーク値を保持し,比
較器2はピークホールド回路の出力値に基づいて,ΔV
mが0になるまで制御信号を出力する。
【0016】入力レベルが小さい信号に対しては,自
動利得制御増幅器100の利得を上げるように制御し,
入力レベルが大きすぎる信号のような場合には,自動
利得制御増幅器100の利得を下げるように制御し,比
較器2はΔVmが0になるようにする。
動利得制御増幅器100の利得を上げるように制御し,
入力レベルが大きすぎる信号のような場合には,自動
利得制御増幅器100の利得を下げるように制御し,比
較器2はΔVmが0になるようにする。
【0017】一方,DCフィードバック回路102の比
較器3は,非反転出力Qと反転出力QバーをE2(=E
1)ボルトシフトした電圧の差を検出し,ΔVsに基づ
く電圧を出力する。ピークホールド回路107は,比較
器3の出力のピーク値をホールドする。そして,比較器
4はそのホールド値を参照電圧と比較し,ホールド値に
応じた制御信号を出力し,ΔVsが0になるようにDC
レベルを制御する。
較器3は,非反転出力Qと反転出力QバーをE2(=E
1)ボルトシフトした電圧の差を検出し,ΔVsに基づ
く電圧を出力する。ピークホールド回路107は,比較
器3の出力のピーク値をホールドする。そして,比較器
4はそのホールド値を参照電圧と比較し,ホールド値に
応じた制御信号を出力し,ΔVsが0になるようにDC
レベルを制御する。
【0018】(c) は制御後の出力を示す。
【0019】
【発明が解決しようとする課題】従来の,自動利得制御
増幅装置は,AGCフィードバック回路,DCフィード
バック回路ともに入力信号レベルの変化に対して高速に
追従する必要があった。そして,自動利得制御増幅器の
利得の制御は,ピークホールド回路のコンデンサの充電
電圧により行っていた。そのため,入力信号のレベルが
急激に落ちたような場合(例えば,光通信システムにお
いて,近距離からの高い電圧レベルの信号を受信した
後,遠距離からの低い電圧レベルの信号を受信したよう
な場合)には,コンデンサが高いレベルに充電されたま
まの状態であるので,AGCフィードバック回路101
およびDCフィードバック回路102は共に入力信号の
変化に追従することができなかった。
増幅装置は,AGCフィードバック回路,DCフィード
バック回路ともに入力信号レベルの変化に対して高速に
追従する必要があった。そして,自動利得制御増幅器の
利得の制御は,ピークホールド回路のコンデンサの充電
電圧により行っていた。そのため,入力信号のレベルが
急激に落ちたような場合(例えば,光通信システムにお
いて,近距離からの高い電圧レベルの信号を受信した
後,遠距離からの低い電圧レベルの信号を受信したよう
な場合)には,コンデンサが高いレベルに充電されたま
まの状態であるので,AGCフィードバック回路101
およびDCフィードバック回路102は共に入力信号の
変化に追従することができなかった。
【0020】本発明は,信号レベルの急激な変化に対し
て安定して追従する自動利得制御増幅器を提供すること
を目的とする。
て安定して追従する自動利得制御増幅器を提供すること
を目的とする。
【0021】
【課題を解決するための手段】本発明は,AGCフィー
ドバック回路とDCフィードバック回路が独立して動作
するようにした。そして,AGCフィードバック回路の
ピークホールド回路のコンデンサに対しては,周期的に
リセットパルスを印加し,放電させて,入力信号レベル
の変化に対して高速に追従できるようにした。また,0
レベルの応答速度は遅く設定するようにし,入力信号の
Hレベルには応答しないようにした。
ドバック回路とDCフィードバック回路が独立して動作
するようにした。そして,AGCフィードバック回路の
ピークホールド回路のコンデンサに対しては,周期的に
リセットパルスを印加し,放電させて,入力信号レベル
の変化に対して高速に追従できるようにした。また,0
レベルの応答速度は遅く設定するようにし,入力信号の
Hレベルには応答しないようにした。
【0022】図1は,本発明の基本構成を示す。図にお
いて,1は自動利得制御増幅装置,2は自動利得制御増
幅器,3はAGCフィードバック回路,4はDCフィー
ドバック回路,10は比較器1であって,出力信号の差
の一方をE1だけレベルシフトした電圧差ΔVmを検出
するものである。11はピークホールド回路,12は比
較器2,13は比較器3であって,非反転出力Qと反転
出力Qバーの差を入力し,差に応じた電圧を出力するも
のである。14はピークホールド回路,15は比較器4
であって,比較器3の出力電圧を参照電圧と比較し,出
力電圧の差(QとQバー)の差が0になるまで自動利得
制御増幅器2のDCレベルの制御を行うものである。1
6は、ローパスフィルタであって,DCフィードバック
の出力変動に対する応答を遅くし,出力の1レベル(H
レベル)の信号変化にDCフィードバックが応答しない
ようにしたものである。
いて,1は自動利得制御増幅装置,2は自動利得制御増
幅器,3はAGCフィードバック回路,4はDCフィー
ドバック回路,10は比較器1であって,出力信号の差
の一方をE1だけレベルシフトした電圧差ΔVmを検出
するものである。11はピークホールド回路,12は比
較器2,13は比較器3であって,非反転出力Qと反転
出力Qバーの差を入力し,差に応じた電圧を出力するも
のである。14はピークホールド回路,15は比較器4
であって,比較器3の出力電圧を参照電圧と比較し,出
力電圧の差(QとQバー)の差が0になるまで自動利得
制御増幅器2のDCレベルの制御を行うものである。1
6は、ローパスフィルタであって,DCフィードバック
の出力変動に対する応答を遅くし,出力の1レベル(H
レベル)の信号変化にDCフィードバックが応答しない
ようにしたものである。
【0023】E1はレベルシフト用電圧源,D1はダイ
オード,C1はキャパシタであって,ピークホールド値
を保持するものである。D2はダイオード,C2はキャ
パシタであって,ピークホールド値を保持するものであ
る。
オード,C1はキャパシタであって,ピークホールド値
を保持するものである。D2はダイオード,C2はキャ
パシタであって,ピークホールド値を保持するものであ
る。
【0024】
【作用】図2は,本発明の原理説明図である。図におい
て,(a) は制御前の非反転出力信号Qと反転出力信号Q
バーを表わす。
て,(a) は制御前の非反転出力信号Qと反転出力信号Q
バーを表わす。
【0025】(b) は,入力信号のレベル1(H)の信号
に対する出力Qをレベルシフトした波形と,出力Qの反
転出力Qバーを表わす。図示のように,ΔVm=Vm−
Vrを検出することにより,出力された信号の1レベル
の大きさを検出し,ΔVmが0になるようにAGCフィ
ードバック回路により可変増幅器の利得を制御する。
に対する出力Qをレベルシフトした波形と,出力Qの反
転出力Qバーを表わす。図示のように,ΔVm=Vm−
Vrを検出することにより,出力された信号の1レベル
の大きさを検出し,ΔVmが0になるようにAGCフィ
ードバック回路により可変増幅器の利得を制御する。
【0026】(c) は,DCレベル(0レベル)の検出を
表し,図示のように,非反転出力Qと反転出力Qバーの
差を検出し,その差が0になるようにDCフィードバッ
ク回路は自動利得制御増幅器のDCレベルの制御を行
う。
表し,図示のように,非反転出力Qと反転出力Qバーの
差を検出し,その差が0になるようにDCフィードバッ
ク回路は自動利得制御増幅器のDCレベルの制御を行
う。
【0027】図3により,図1の本発明の基本構成の動
作を説明する。図において, (a)は入力信号, (b)は制
御前のレベルシフトしたQとQバー,AGCフィードバ
ック回路のピーク整流波型c(図では丸つきの参照符
号)を示す。
作を説明する。図において, (a)は入力信号, (b)は制
御前のレベルシフトしたQとQバー,AGCフィードバ
ック回路のピーク整流波型c(図では丸つきの参照符
号)を示す。
【0028】AGCフィードバック回路のピークホール
ド回路11は,周期的なリセットパルスにより,キャパ
シタC1の電荷を放電する。そのため,信号レベルが急
激に低下した場合でも,キャパシタの電荷が放電されて
いるので,入力信号レベルに応じたピークホールド電圧
値が常に保持される。
ド回路11は,周期的なリセットパルスにより,キャパ
シタC1の電荷を放電する。そのため,信号レベルが急
激に低下した場合でも,キャパシタの電荷が放電されて
いるので,入力信号レベルに応じたピークホールド電圧
値が常に保持される。
【0029】比較器1には非反転出力QをE1ボルトレ
ベルシフトした電圧と,Qバーが入力される。そして,
比較器1はΔVmを検出し,その差に応じた電圧を出力
する。
ベルシフトした電圧と,Qバーが入力される。そして,
比較器1はΔVmを検出し,その差に応じた電圧を出力
する。
【0030】一方,比較器2はピークホールド回路11
の出力値に応じて,自動利得制御増幅器2の利得制御を
行う。そして,信号のように入力レベルの低い信号入
力に対しては自動利得制御増幅器の利得を上げ,信号
のように入力レベルの高い信号入力に対しては,利得を
小さくするように制御する。
の出力値に応じて,自動利得制御増幅器2の利得制御を
行う。そして,信号のように入力レベルの低い信号入
力に対しては自動利得制御増幅器の利得を上げ,信号
のように入力レベルの高い信号入力に対しては,利得を
小さくするように制御する。
【0031】また,DCフィードバック回路4では,比
較器3がΔVs’(QとQバーの差(図2(c) 参照))
を検出し,その差に応じた電圧を出力する。そして,ピ
ークホールド回路はそのピーク値をホールドする。比較
器4はホールド値を参照値と比較し,ΔVs’が0にな
るまで自動利得制御増幅器2のDCレベルを制御する制
御信号を出力する。
較器3がΔVs’(QとQバーの差(図2(c) 参照))
を検出し,その差に応じた電圧を出力する。そして,ピ
ークホールド回路はそのピーク値をホールドする。比較
器4はホールド値を参照値と比較し,ΔVs’が0にな
るまで自動利得制御増幅器2のDCレベルを制御する制
御信号を出力する。
【0032】(c)は,このように,DCフィードバック
制御回路により制御された状態を表す。DCフィードバ
ック回路4においては,出力信号に対する応答は遅くな
るようにし,信号の1レベル(Hレベル)には応答しな
いようにする。
制御回路により制御された状態を表す。DCフィードバ
ック回路4においては,出力信号に対する応答は遅くな
るようにし,信号の1レベル(Hレベル)には応答しな
いようにする。
【0033】(d)は以上の動作の結果得られる制御後出
力を示す。なお,本発明におけるリセットパルスは,例
えば,光通信においては,発振局毎の信号の区切りを表
すバースト信号があるので,そのバースト信号の周期を
利用して発生することができる。
力を示す。なお,本発明におけるリセットパルスは,例
えば,光通信においては,発振局毎の信号の区切りを表
すバースト信号があるので,そのバースト信号の周期を
利用して発生することができる。
【0034】
【実施例】図4は本発明の実施例を示す。図において,
30はエミッタホロワ回路により構成された入力バッフ
ァ回路である。31は自動利得制御増幅装置,32はA
GCフィードバック回路,33は比較器1であって,オ
ペアンプにより構成されるものである。34はピークホ
ールド回路,35は比較器2であって,オペアンプによ
り構成されるものである。36はエミッタホロワ回路に
より構成される出力バッファ回路である。36’はレベ
ルシフト部であって,レベルシフト電圧を発生するもの
である。37はDCフィードバック回路,38は比較器
3であって,オペアンプにより構成されるものである。
39はピークホールド回路,40は比較器4であって,
オペアンプにより構成されるものである。41はローパ
スフィルタである。
30はエミッタホロワ回路により構成された入力バッフ
ァ回路である。31は自動利得制御増幅装置,32はA
GCフィードバック回路,33は比較器1であって,オ
ペアンプにより構成されるものである。34はピークホ
ールド回路,35は比較器2であって,オペアンプによ
り構成されるものである。36はエミッタホロワ回路に
より構成される出力バッファ回路である。36’はレベ
ルシフト部であって,レベルシフト電圧を発生するもの
である。37はDCフィードバック回路,38は比較器
3であって,オペアンプにより構成されるものである。
39はピークホールド回路,40は比較器4であって,
オペアンプにより構成されるものである。41はローパ
スフィルタである。
【0035】Q1,Q2はエミッタホロワ回路を構成す
るトランジスタ,Q3,Q4およびQ5,Q6,Q7,
Q8はそれぞれ可変増幅器の差動増幅器を構成するトラ
ンジスタ,Q10,Q11はエミッタホロワにより出力
バッファを構成するトランジスタである。R1,R2,
R3,R4は抵抗である。R5は比較器1に入力する電
圧Qをレベルシフト電圧で発生するものである。R6は
ローパスフィルタの抵抗である。C1,C2はそれぞれ
ピークホールド電圧を保持するコンデンサである。C3
はループフィルタのコンデンサである。D1,D2はピ
ークホールド回路の整流ダイオードである。Eは比較器
2の基準電圧,E’は比較器4の基準電圧である。Es
はQ6の基準電圧である。
るトランジスタ,Q3,Q4およびQ5,Q6,Q7,
Q8はそれぞれ可変増幅器の差動増幅器を構成するトラ
ンジスタ,Q10,Q11はエミッタホロワにより出力
バッファを構成するトランジスタである。R1,R2,
R3,R4は抵抗である。R5は比較器1に入力する電
圧Qをレベルシフト電圧で発生するものである。R6は
ローパスフィルタの抵抗である。C1,C2はそれぞれ
ピークホールド電圧を保持するコンデンサである。C3
はループフィルタのコンデンサである。D1,D2はピ
ークホールド回路の整流ダイオードである。Eは比較器
2の基準電圧,E’は比較器4の基準電圧である。Es
はQ6の基準電圧である。
【0036】図の構成において,入力信号は入力バッフ
ァ回路30のトランジスタQ2のベースに入力される。
出力Qは出力トランジスタQ10より出力される。出力
Qバーは出力トランジスタQ11より出力される。
ァ回路30のトランジスタQ2のベースに入力される。
出力Qは出力トランジスタQ10より出力される。出力
Qバーは出力トランジスタQ11より出力される。
【0037】AGCフィードバック回路32では,比較
器1が出力Qバーと出力Qを抵抗R5でレベルシフトし
た電圧を比較し,ΔVmを検出する。比較器1の出力は
ピークホールド回路34で整流され,ピーク値がホール
ドされる。比較器2はピークホールド値を基準電圧Eと
比較し,出力は自動利得制御増幅装置31のトランジス
タQ5のベースに入力される。
器1が出力Qバーと出力Qを抵抗R5でレベルシフトし
た電圧を比較し,ΔVmを検出する。比較器1の出力は
ピークホールド回路34で整流され,ピーク値がホール
ドされる。比較器2はピークホールド値を基準電圧Eと
比較し,出力は自動利得制御増幅装置31のトランジス
タQ5のベースに入力される。
【0038】入力信号が小さい場合には,自動利得制御
増幅装置31のトランジスタQ5はオフとなり,Q6が
オンとなる。トランジスタQ6の側の差動増幅器Q7,
Q8はエミッタ抵抗を持たないので,トランジスタQ
3,Q4により構成される差動増幅器より利得が大き
い。そのため,出力Q,Qバーの差が小さい場合には,
自動利得制御増幅装置の利得は大きくなる。
増幅装置31のトランジスタQ5はオフとなり,Q6が
オンとなる。トランジスタQ6の側の差動増幅器Q7,
Q8はエミッタ抵抗を持たないので,トランジスタQ
3,Q4により構成される差動増幅器より利得が大き
い。そのため,出力Q,Qバーの差が小さい場合には,
自動利得制御増幅装置の利得は大きくなる。
【0039】逆に,入力信号が大きい場合には,比較器
2の出力が大きくなり,トランジスタQ5がオンするこ
とによりトランジスタQ6とQ4の差動増幅器の側が動
作する。トランジスタQ3,Q4の側はエミッタ抵抗を
持つので利得が小さい。そのため,出力QとQバーの差
が大きい場合には,自動利得制御増幅装置31の利得は
小さくなる。そして,リセットパルスは周期的にキャパ
シタC1を放電するので,比較器1の出力が急激に低下
した場合にも正確にピーク値をホールドする。
2の出力が大きくなり,トランジスタQ5がオンするこ
とによりトランジスタQ6とQ4の差動増幅器の側が動
作する。トランジスタQ3,Q4の側はエミッタ抵抗を
持つので利得が小さい。そのため,出力QとQバーの差
が大きい場合には,自動利得制御増幅装置31の利得は
小さくなる。そして,リセットパルスは周期的にキャパ
シタC1を放電するので,比較器1の出力が急激に低下
した場合にも正確にピーク値をホールドする。
【0040】一方,DCフィードバック回路37におい
ては,比較器3が出力QとQバーを入力してその差ΔV
s’を検出する。そして,ピークホールド回路39はそ
のピーク値をホールドする。比較器4は参照電圧E’と
ホールドされたピーク値を比較し,入力バッファ回路の
トランジスタQ1の制御電圧を出力する。トランジスタ
Q1は制御電圧を入力し,ΔVs’が0になるようにD
Cレベルを制御する。
ては,比較器3が出力QとQバーを入力してその差ΔV
s’を検出する。そして,ピークホールド回路39はそ
のピーク値をホールドする。比較器4は参照電圧E’と
ホールドされたピーク値を比較し,入力バッファ回路の
トランジスタQ1の制御電圧を出力する。トランジスタ
Q1は制御電圧を入力し,ΔVs’が0になるようにD
Cレベルを制御する。
【0041】ローパスフィルタ41は,DCフィードバ
ック回路37がレベル1の信号変化に影響されないよう
にする。
ック回路37がレベル1の信号変化に影響されないよう
にする。
【0042】
【発明の効果】本発明の自動利得制御増幅装置によれ
ば,入力信号のレベルが急激に変化したような場合にも
確実に応答して動作し,安定した信号出力を得ることが
できる。
ば,入力信号のレベルが急激に変化したような場合にも
確実に応答して動作し,安定した信号出力を得ることが
できる。
【図1】本発明の基本構成を示す図である。
【図2】本発明の原理説明図である。
【図3】本発明の基本構成の動作説明図である。
【図4】本発明の実施例を示す図である。
【図5】従来の自動利得制御増幅装置の構成を示す図で
ある。
ある。
【図6】従来の自動利得制御増幅装置の動作説明図(1)
である。
である。
【図7】従来の自動利得制御増幅装置の動作説明図(2)
である。
である。
【図8】従来の自動利得制御増幅装置の動作説明図(3)
である。
である。
1 :自動利得制御増幅装置 2 :自動利得制御増幅器 3 :AGCフィードバック回路 4 :DCフィードバック回路 10:比較器1 11:ピークホールド回路 12:比較器2 13:比較器3 14:ピークホールド回路 15:比較器4 16:ローパスフィルタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 賢治 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内
Claims (3)
- 【請求項1】 電圧レベルの一定しないデジタル信号を
入力し,一定レベルの非反転信号と反転信号を出力する
自動利得制御増幅装置(1) において, 0レベルの信号入力において,反転信号出力と非反転信
号出力の動作点を一致させるため,両出力の差に基づく
電圧を入力側の直流電圧レベル制御端子に帰還するDC
フィードバック回路(4) と, Hレベルの入力信号に対する非反転出力もしくは反転出
力のいずれか一方と,他方の出力をレベルシフトさせた
電圧の差に基づく電圧を入力側の信号入力端子に帰還す
るAGCフィードバック回路(3) とを備え, 入力の0レベルの信号に対しては非反転信号出力と反転
信号出力の出力レベルを一致させ,Hレベルの信号に対
しては,出力電圧が一定になるように利得を可変にする
ことを特徴とする自動利得制御増幅装置。 - 【請求項2】 請求項1において,Hレベルの信号入力
に対する出力を帰還するAGCフィードバック回路(3)
は入力信号のHレベルのピークホールド回路(11)を持
ち,一定周期のリセットパルスによりピークホールド電
圧をクリアし,自動利得制御増幅装置(1) を初期状態と
することを特徴とする自動利得制御増幅装置。 - 【請求項3】 請求項1もしくは2において,0レベル
の入力信号に対する出力を帰還するDCフィードバック
回路(4) は,ピークホールド回路(14)と,ピークホー
ルド回路(14)の出力側と自動利得制御増幅器(2) の直
流電圧レベル制御端子との間にローパスフィルタ(16)
を備え,Hレベルの信号入力に対して応動しないことを
特徴とする自動利得制御増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22231492A JPH06164274A (ja) | 1992-08-21 | 1992-08-21 | 自動利得制御増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22231492A JPH06164274A (ja) | 1992-08-21 | 1992-08-21 | 自動利得制御増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164274A true JPH06164274A (ja) | 1994-06-10 |
Family
ID=16780421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22231492A Withdrawn JPH06164274A (ja) | 1992-08-21 | 1992-08-21 | 自動利得制御増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06164274A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400224B1 (ko) * | 2001-06-27 | 2003-10-01 | 삼성전자주식회사 | 오프셋 보상 기능을 갖는 버스트 모드 수신 장치 및 그의데이타 복원 방법 |
-
1992
- 1992-08-21 JP JP22231492A patent/JPH06164274A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400224B1 (ko) * | 2001-06-27 | 2003-10-01 | 삼성전자주식회사 | 오프셋 보상 기능을 갖는 버스트 모드 수신 장치 및 그의데이타 복원 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0611059B1 (en) | A system for DC restoration of serially transmitted binary signals | |
| EP0844736B1 (en) | Waveform-Shaping circuit and a data-transmitting apparatus using such a circuit | |
| US5307196A (en) | Optical receiver | |
| US5391950A (en) | Circuit to eliminate signal chatter in the output of a fiber-optic receiver | |
| JPH06232917A (ja) | デジタルデータ受信機 | |
| US4375037A (en) | Receiving circuit | |
| JPH06232916A (ja) | デジタルデータ受信機 | |
| US6329881B1 (en) | Preamplifier | |
| KR950028327A (ko) | 등화증폭기 및 이것을 사용한 수신기 및 프리앰프 | |
| EP0563776B1 (en) | Signal detecting circuit apparatus | |
| US6480311B1 (en) | Peak-hold circuit and an infrared communication device provided with such a circuit | |
| JPH06164274A (ja) | 自動利得制御増幅装置 | |
| JPH0356486B2 (ja) | ||
| US6445246B1 (en) | Signal compensator circuit and demodulator circuit | |
| US4142110A (en) | Circuit to eliminate DC bias | |
| JPH0722924A (ja) | ピーク検出回路 | |
| US5712475A (en) | Light receiving circuit with variable threshold circuit | |
| JPH1065473A (ja) | 増幅回路 | |
| EP0551858A2 (en) | Duobinary to binary decoder | |
| US5587679A (en) | Pulse generator including slew rate controller without complementary transistors | |
| US6229371B1 (en) | Clamp circuit | |
| EP0589164A1 (en) | Data slicer with hold | |
| US5703504A (en) | Feedforward adaptive threshold processing method | |
| US4254346A (en) | Monostable multivibrator | |
| JP3442915B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |