JPH06196572A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06196572A
JPH06196572A JP5191396A JP19139693A JPH06196572A JP H06196572 A JPH06196572 A JP H06196572A JP 5191396 A JP5191396 A JP 5191396A JP 19139693 A JP19139693 A JP 19139693A JP H06196572 A JPH06196572 A JP H06196572A
Authority
JP
Japan
Prior art keywords
diffusion barrier
semiconductor device
forming
manufacturing
barrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5191396A
Other languages
English (en)
Other versions
JP3245269B2 (ja
Inventor
Chang-Soo Park
昌洙 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH06196572A publication Critical patent/JPH06196572A/ja
Application granted granted Critical
Publication of JP3245269B2 publication Critical patent/JP3245269B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/052—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
    • H10W20/0526—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein by thermal treatment thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 半導体装置の接触口における配線層を形成す
る方法を提供する。 【構成】 不純物ドーピング領域の形成された半導体基
板上に絶縁膜を形成し、前記絶縁膜に半導体基板の不純
物拡散領域を露出する接触口を形成する。次いで、前記
接触口の内面及び前記接触口により露出された半導体基
板の表面上に拡散防止膜を形成し、真空中で４５０℃か
ら６５０℃の温度で２分から１時間の間前記拡散防止膜
を熱処理する。次に、拡散防止膜上に半導体装置の金属
配線層を形成する。 【効果】 これにより、接触抵抗値が拡散層の種類に問
わず大幅に低くなり接触抵抗の均一性も著しく改善され
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に半導体装置の層間接触用接触口における配線
層を形成する方法に関する。
【０００２】
【従来の技術】半導体装置の配線方法は装置の性能（例
えば動作速度）、収率及び信頼性を決定する要因となる
ので、半導体装置製造技術のうち一番大事な位置を占め
ている。集積度の低い従来の技術の半導体装置におい
て、例えば低いアスペクト比（aspect ratio；深さ対幅
の比）と低い段差のように装置の形状が大きいという本
質的な特性のため金属の段差塗布性は大きな問題となら
なかった。
【０００３】しかし、最近は半導体装置の高集積化によ
り接触口の直径は（ハーフミクロン以下に）極めて小さ
くなり、半導体基板の表面部位に形成された不純物注入
領域は遥かに浅くなった。最近は半導体装置の高集積化
により、コンタクトホールの高いアスペクト比とさらに
大きい段差により、従来のアルミニウムを用いて配線を
形成する方法は半導体装置の高速性能、高収率及び高信
頼性という標準設計目標を達成するために改善する必要
があった。そして、従来の方法では１μｍ以下のコンタ
クトホールを埋め立てることが困難であり、よって半導
体装置の接触口でボイドを形成させる。
【０００４】かかる不良なアルミニウム金属の段差塗布
性を解決するため、特開昭６２−１３２８４８、６３−
９９５４５及び６２−１０９３４１号公報などにはアル
ミニウムを熔融して接触口を埋め立てる方法が開示され
ている。また、アメリカ特許第４，９０７，１７６号に
は低温で第１金属層を形成させた後、温度を上昇して行
きながら他の金属を蒸着して第２金属層を形成して段差
塗布性を向上させる方法が開示されている。
【０００５】また、本発明者は低温でアルミニウム層を
蒸着形成した後、熔融点以下の高温で熱処理して金属層
粒子をリフローさせる方法を発明し、これを１９９０年
９月１９日付けにてアメリカ特許出願番号０７／５８
５，２１８号の”半導体装置の金属層形成方法”に出願
し、この出願は現在放置の状態であるが、そのＣＩＰ出
願の０７／８７９，２９４号が現在アメリカ特許庁に係
属中である。また、半導体製造の初期段階においては純
粋アルミニウムを用いて金属配線層を形成したが、アル
ミニウム層は燒結段階で温度が上がることによりシリコ
ン基板からシリコン原子を吸収するので、従来の方法は
接合スパイキングを発生させる。このため、アルミニウ
ムをシリコンに過飽和させたＡｌ−１％Ｓｉが金属配線
層の材料として広く使われてきた。
【０００６】しかし、かかるＡｌ−１％Ｓｉを用いて半
導体装置の表面に配線を形成する場合、約４５０℃以上
の温度で熱処理する時Ａｌ膜中のシリコンが析出されＡ
ｌ膜と付近の層間にＳｉ析出を形成し、接触口ではシリ
コン粒子固相エピタキシアルが成長してＳｉ−ノジュー
ルが形成され配線の抵抗やその接触抵抗を増加させる。
【０００７】金属配線層とシリコン基板間の前述のよう
な反応によるＡｌスパイキングを防止したり、Ｓｉ析出
やＳｉ−ノジュールの形成を防止するために、配線層と
シリコン基板または絶縁層との間に拡散防止膜を形成す
ることが提案されてきた。例えば、アメリカ特許４，８
９７，７０９号（横山など）には拡散防止膜として窒化
チタン膜を接触口の内壁に形成する方法が記載されてい
る。また、特開昭６１−１８３９４２号公報には障壁層
で耐火金属膜と窒化チタン膜とから構成された二重膜を
形成して熱処理する方法が開示されている。半導体基板
と接触する接触口の底部において、窒化チタン層は、半
導体基板と反応して熱的に安定した化合物より構成され
た耐火金属シリサイド層を形成することにより障壁効果
を向上させる。
【０００８】半導体装置が１ミクロン以下の大きさを有
することにより、前述したような拡散防止膜を形成する
のは必須である。かかる拡散防止膜は通常その拡散防止
特性を向上するために熱処理される。拡散防止膜を熱処
理する工程は通常窒素雰囲気下で拡散防止膜をアニリン
グして行われる。拡散防止膜をアニリングしない場合、
４５０℃以上の温度でアルミニウムやアルミニウム合金
をスパッタリングしたり、それとも以後燒結する間接合
スパイキング現象が生じて不向きである。
【０００９】図１から図４は従来の拡散防止膜を用いて
半導体装置の配線層を形成する方法の一実施例を示す断
面図である。図１は半導体基板内にイオン注入を行う段
階を示す。具体的には、半導体基板１上に半導体基板を
２部分、即ち活性領域と分離領域に限定するためのフィ
ールド酸化膜３を形成した後、熱酸化法によりパッド酸
化膜５を３００Åの厚さに形成する。次いで、Ａｓを５
×１０15原子／ｃｍ2 の面密度で注入してｎ+ 不純物ド
ーピング領域を形成し、ＢＦ2 を５×１０15分子／ｃｍ
2 面密度で注入してｐ + 不純物ドーピング領域を形成す
る。
【００１０】図２は酸化段階を示す。前記図１の段階
後、乾燥したＯ2 雰囲気下の９５０℃で酸化工程を行
う。この際、前記図１に示したドーピングされた不純物
が活性化され、ｎ+ ドーピング領域７及びｐ+ の不純物
ドーピング領域８を形成する。図３は接触口の形成段階
を示す。前記で収得した結果物の全面に層間絶縁膜９を
形成した後、通常の写真食刻工程により前記層間絶縁膜
９に接触口１０を形成する。
【００１１】図４は拡散防止膜と金属配線層を形成する
段階を示す。図３の段階後、結果物の全面にチタン及び
チタンナイトライドを蒸着して、チタン層１１とチタン
ナイトライド層１３より構成された拡散防止膜を形成し
た後、６００℃で窒素雰囲気下でウェーハをアニリング
する。次いで、前記拡散防止膜上にＡｌ−Ｓｉ−Ｃｕ合
金を蒸着して金属層を形成し、４５０℃で１５分間燒結
を行う。その後、写真食刻工程によりパタニングを行っ
て半導体装置の配線層１５を収得する。
【００１２】
【発明が解決しようとする課題】しかしながら、前記従
来の方法により拡散防止膜上に金属配線層を形成すれ
ば、アスペクト比の大きい接触口（例えばアスペクト比
が１．２以上）の場合はチタンＴｉ及びチタンナイトラ
イドＴｉＮは段差塗布性が不良であり、炉でアニリング
工程を行う場合酸化しやすくて接触抵抗が高くなる。こ
れはミクロン以下の大きさを有する接触口でさらに著し
い。
【００１３】前述した問題点を解決するために（例え
ば、ｐ+ 接触領域で接触抵抗を低めるため）、吉川など
は接触口を形成しＢＦ2 を１×１０15個／ｃｍ2 のドズ
で半導体基板内にイオン注入した後、８００℃以上の温
度で数十秒の間ＲＴＡ（RapidThermal Annealing ）方
法で活性化する工程をさらに施してｐ+ 接触領域で接触
抵抗を減少する方法を提示した（参照；月刊 Semicondu
ctor World 1989、11、pp36 〜38）。しかし、この方法
はイオン注入と活性化段階の２段階工程が追加されるの
で、金属配線工程が複雑になって半導体装置製造の収率
を減少させ不向きである。
【００１４】本発明はこのような問題点を解決するため
になされたもので、アスペクト比の大きい接触口で拡散
防止膜の形成された半導体基板と拡散防止膜上に形成さ
れた金属配線層との接触抵抗を減少させるとともに半導
体ウェーハ全般にかけて接触抵抗の均一性を改善するこ
とにより、半導体装置の動作速度を向上しうる金属配線
層の形成方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】前記課題を解決するため
の本発明の半導体装置の製造方法は、半導体基板上に拡
散防止膜を形成する段階と、前記拡散防止膜を一定時間
の間真空中で熱処理する段階と、前記拡散防止膜上に金
属配線層を形成する段階とから構成される。前記熱処理
は４５０℃から６５０℃の温度で２分から１時間行う。
好適には５５０℃の温度で５分から１時間前記熱処理を
行ったり、６２５℃の温度では２分から５分間前記熱処
理を行う。
【００１６】前記拡散防止膜を真空中で熱処理してから
は拡散防止特性を向上するために従来の方法のように窒
素雰囲気下でアニリングすることもできる。このような
アニリングを施しても低い接触抵抗が保たれる。前記拡
散防止膜は通常的に使われる方法により形成された拡散
防止膜ならいずれも可能である。かかる通常的な拡散防
止膜は遷移金属、遷移金属合金及び遷移金属化合物より
構成された群から選択されたいずれか一つ以上よりなり
得る。前記拡散防止膜は遷移金属で構成された第１拡散
防止膜と前記第１拡散防止膜上に形成された遷移金属化
合物または遷移金属合金より構成された第２拡散防止膜
から構成されるのが好適である。前記拡散防止膜の熱処
理段階は、前記第１拡散防止膜を形成した後、前記第２
拡散防止膜を形成する前に行う。また、前記遷移金属の
例としてＴｉが挙げられ、前記遷移金属化合物の例とし
てはＴｉＮが挙げられ、前記遷移金属合金の例としては
ＴｉＷが挙げられる。
【００１７】前記熱処理段階は４ｍＴｏｒｒ以下の不活
性ガス雰囲気下で保たれる真空中で行い、該不活性ガス
としてはアルゴン、窒素及びヘリウムなどが挙げられ
る。前記拡散防止膜を形成した後、半導体ウェーハを大
気に露出せず連続的に熱処理工程を行う。また、本発明
の半導体装置の製造方法は、不純物拡散領域の形成され
た半導体基板上に絶縁膜を形成する段階と、前記絶縁膜
に半導体基板の不純物拡散領域を露出する接触口を形成
する段階と、前記接触口の内面及び前記接触口により露
出された半導体基板の表面上に第１拡散防止膜を形成す
る段階と、真空中で４５０℃から６５０℃の温度で一定
時間の間前記第１拡散防止膜を熱処理する段階と、前記
第１拡散防止膜上に金属層を形成する段階と、前記金属
層及び第１拡散防止膜を各セル単位にパタニングして金
属配線層を形成する段階とから構成される。
【００１８】前記第１拡散防止膜はチタンより構成され
る。拡散防止膜の障壁特性を向上するために、前記第１
拡散防止膜上に第２拡散防止膜を形成した後、前記第２
拡散防止膜を窒素雰囲気下で熱処理することができる。
前記第２拡散防止膜の熱処理段階は４００から５００℃
の温度で３０分から１時間行う。
【００１９】
【作用および発明の効果】本発明によれば、拡散防止膜
を形成して真空中で一定時間の間熱処理した後、金属配
線層を形成する。接触口における金属配線の接触抵抗値
は全体接触口を通じて均一であり、熱処理しない従来の
方法に比べて遥かに低い。
【００２０】
【実施例】以下、添付した図面に基づき本発明をさらに
詳しく説明する。 実施例１ 図５及び図６は本発明の方法による半導体装置の配線層
形成方法の一実施例を示す断面図である。
【００２１】図５は接触口及び拡散防止膜形成段階を示
す。半導体基板３１上に素子活性領域と素子分離領域を
限定するためのフィールド酸化膜３３を形成した後、熱
酸化法により熱酸化膜３５を５００Åの厚さに形成させ
る。次いで、通常の方法に従ってイオン注入工程を行っ
てＮ +及びＰ+ 不純物を注入した後、結果物の全面にア
ニリング工程を行ってイオン注入された不純物を活性化
してＮ+ 及びＰ+ 不純物ドーピング領域３７及び３７’
を形成する。
【００２２】次に、収得した結果物の全面にＢＰＳＧを
用いて１０，５００Å厚さの層間絶縁膜３９を形成した
後、前記層間絶縁膜３９の上に接触口の形成のためのフ
ォトレジストパターン（図示せず）を形成した後、ＢＯ
Ｅ（Buffered Oxide Etchant）を用いた湿式食刻方法に
より約３，０００Åの深さに食刻した後、ＲＩＥエッチ
ング方法を以て半導体基板３１が露出されるまで前記層
間絶縁膜３９及び前記熱酸化膜３５を食刻して大きさ
（横／縦）が０．４５／０．５５μｍ、０．５／０．６
μｍ、０．６／０．７μｍ及び１．０／１．０μｍの接
触口４１を形成する。その後、前記フォトレジストパタ
ーンをストリッピングし除去してから硫酸ボイルと希釈
されたフッ化水素酸を用いて自然酸化膜を除去する。
【００２３】次いで、結果物の全面すなわち接触口４１
の内面、半導体基板３１の露出された表面及び層間絶縁
膜３９上に通常のスパッタリング方法によりチタンから
構成された拡散防止膜４３を３００Åの厚さに形成す
る。図６は前記拡散防止膜４３を熱処理し、金属層４５
を完成する段階を示す。図５で収得した半導体ウェーハ
を大気に露出した後、１０-7Ｔｏｒｒの高真空が保たれ
たチャンバに入れた後、不活性気体としてアルゴン４ｍ
Ｔｏｒｒを前記高真空チャンバに注入した後、５５０℃
の温度で５分間熱処理する。
【００２４】次いで、前記結果物の全面にＡｌ−Ｓｉ−
Ｃｕ合金を蒸着して前記拡散防止膜上に金属層４５を形
成し、通常の方法で半導体装置の配線層を収得する。前
記で収得した配線層の接触口における接触抵抗を測定し
て結果を表１に示す。ここで抵抗値はコンタクトチェー
ン構造の両端の二点間で測定され、コンタクトチェーン
は金属配線、半導体基板の不純物ドーピング領域及びオ
ーム接触（ohmic contact ）を含む。本発明のすべての
実施例においてはコンタクトホールの抵抗を測定するた
めに１、２００個のコンタクトホールが直列連結された
コンタクトチェーン構造を用いた。
【００２５】実施例２ 熱処理工程を１５分間行うことを除けば実施例１と同様
の方法で行い半導体装置の配線層を収得する。前記で収
得した配線層の接触口における接触抵抗を測定してその
結果を表１に示す。
【００２６】実施例３ 熱処理工程を３０分間行うことを除けば実施例１と同様
の方法で行い半導体装置の配線層を収得する。前記で収
得した配線層の接触口における接触抵抗を測定してその
結果を表１に示す。
【００２７】実施例４ 拡散防止膜４３としてチタンＴｉより構成された３００
Å厚さの第１拡散防止膜及びチタンナイトライドＴｉＮ
より構成された９００Å厚さの第２拡散防止膜より構成
された二重膜を形成し、さらに前記拡散防止膜４３を形
成した後、大気に露出せず連続的に熱処理工程を１５分
間行うことを除けば実施例１と同様の方法で行い半導体
装置の配線層を収得する。
【００２８】前記で収得した配線層の接触口における接
触抵抗を測定してその結果を表１に示す。 比較例１ 図１〜図４に示す従来の方法のとおり拡散防止膜を形成
した後、窒素雰囲気下の炉で４５０℃の温度で３０分間
熱処理工程を行うことを除けば、実施例１と同様の方法
で行い半導体装置の配線層を収得する。
【００２９】前記で収得した配線層の接触口における接
触抵抗を測定してその結果を表１に示す。
【００３０】
【表１】
【００３１】表１の結果から判るように、従来の方法に
よれば接触口における接触抵抗値が高く不均一である。
アスペクト比が大きく接触口の大きさが小さいほど、接
触抵抗値が増加し不均一になる。しかし、本発明の方法
により配線層を形成する場合、不純物ドーピング領域の
不純物の種類に問わず接触抵抗値が著しく低くなり、接
触抵抗の均一性も改善される。また、前記実施例４のよ
うに、拡散防止膜を形成し半導体ウェーハを大気に露出
せず連続的に熱処理工程を行う場合は拡散防止膜を大気
に露出する場合よりさらに低い接触抵抗値が得られる。
【００３２】実施例５ 図７から図１０は本発明の方法による半導体装置の配線
層形成方法の他の実施例を示すための図面である。図７
は接触口６１の形成段階を示す。実施例１の図５で説明
した通りの方法で半導体基板５１上にフィールド酸化膜
５３及び熱酸化膜５５を形成した後、イオン注入工程を
行いフィールド酸化膜５１を通じて半導体基板の活性領
域の表面部内にＮ+ 及びＰ+ 不純物を注入してからアニ
リング工程を行い、イオン注入された不純物を活性化し
てＮ+ 及びＰ+ 不純物ドーピング領域５７及び５７’を
形成する。
【００３３】次いで、前記で収得した結果物の全面にＢ
ＰＳＧを用いて４，０００Å厚さの層間絶縁膜５９を形
成した後、前記層間絶縁膜５９上に接触口形成のための
フォトレジストパターン（図示せず）を形成し、フォト
レジストパターンをエッチングマスクとしてＲＩＥエッ
チング方法を用いて層間絶縁膜５９に接触口を形成した
後、フォトレジストパターンをストリップして除去す
る。表１に示した通り、大きさ（横／縦）が０．４５／
０．５５μｍ、０．５／０．６μｍ、０．６／０．７μ
ｍ及び１．０／１．０μｍの四つの接触口６１を形成す
る。
【００３４】図８は前記接触口６１の側壁にスペーサ６
３を形成する段階を示す。図７の段階後、結果物の全面
に段差被覆性の良好な酸化物、例えばＨＴＯを塗布して
１、５００Å厚さの層間絶縁膜を形成した後、前記層間
絶縁膜をＲＩＥ方法で異方性エッチングして前記接触口
６１の側壁に酸化膜スペーサ６３を形成する。したがっ
て、前記接触口６１の大きさは０．３μｍつず減少さ
れ、それぞれ０．１５／０．２５μｍ、０．２／０．３
μｍ、０．３／０．４μｍ及び０．７／０．７μｍ大き
さの接触口を収得する。
【００３５】図９は第１拡散防止膜６５を形成した後熱
処理する段階を示す。実施例１と同様の方法で結果物の
全面、即ち半導体基板５１の露出された表面、スペーサ
６３及び層間絶縁膜５９上にスパッタリング方法でチタ
ンを蒸着して第１拡散防止膜６５を２００〜３００Åの
厚さに形成される。次いで、収得した半導体ウェーハを
大気に露出した後、ウェーハを１０-7Ｔｏｒｒの高真空
が保たれたチャンバに入れた後、不活性気体として例え
ばアルゴンをチャンバの圧力が４ｍＴｏｒｒに達するま
で前記高真空チャンバに注入した後、６００℃の温度で
２分間熱処理する。
【００３６】図１０は第２拡散防止膜６７を形成し熱処
理した後、半導体装置上に金属配線層６９を形成する段
階を示す。図９の段階後、前記第１拡散防止膜６５上に
チタンナイトライドを蒸着して２００〜３００Åの厚さ
に第２拡散防止膜６７を形成した後、前記比較例１と同
様な方法で、４５０℃の温度で３０分間窒素雰囲気下で
熱処理する。次いで実施例１と同様に、Ａｌ−Ｓｉ−Ｃ
ｕ合金を蒸着して金属配線層６９を形成し、通常の方法
で半導体装置の配線層を収得する。
【００３７】前記で収得した配線層の接触口における接
触抵抗を測定してその結果を表２に示す。 実施例６ 前記第１拡散防止膜６５の熱処理工程を６２５℃で行う
ことを除けば実施例５と同様の方法で行い半導体装置の
配線層を収得する。
【００３８】前記で収得した配線層の接触口における接
触抵抗を測定してその結果を表２に示す。 比較例２ 図１〜図４に示す従来の方法の通り第１及び第２拡散防
止膜６５及び６７を形成した後、窒素雰囲気下で４５０
℃の温度で３０分間熱処理工程を行うことを除けば実施
例５と同様の方法で行い半導体装置の配線層を収得す
る。
【００３９】前記で収得した配線層の接触口における接
触抵抗を測定してその結果を表２に示す。
【００４０】
【表２】
【００４１】表２の結果から判るように、表１の結果と
同様に、本発明の配線層形成方法によれば、従来の方法
より接触口の抵抗を著しく低められるとともに、実施例
５及び実施例６の熱処理方法により、接触口の抵抗値
は、Ｐ+ 不純物ドーピング領域５７’よりもＮ+ 不純物
ドーピング領域５７において大幅に減少することが判
る。また、熱処理温度を６５０℃まで増加しても前記実
施例５及び実施例６と類似した抵抗値を示す。
【図面の簡単な説明】
【図１】図１は従来の拡散防止膜を用いた半導体装置の
配線層形成方法を示す断面図である。
【図２】図２は従来の拡散防止膜を用いた半導体装置の
配線層形成方法を示す断面図である。
【図３】図３は従来の拡散防止膜を用いた半導体装置の
配線層形成方法を示す断面図である。
【図４】図４は従来の拡散防止膜を用いた半導体装置の
配線層形成方法を示す断面図である。
【図５】図５は本発明の方法による半導体装置の配線層
形成方法の一実施例を示す断面図である。
【図６】図６は本発明の方法による半導体装置の配線層
形成方法の一実施例を示す断面図である。
【図７】図７は本発明の方法による半導体装置の配線層
形成方法の他の実施例を示す断面図である。
【図８】図８は本発明の方法による半導体装置の配線層
形成方法の他の実施例を示す断面図である。
【図９】図９は本発明の方法による半導体装置の配線層
形成方法の他の実施例を示す断面図である。
【図１０】図１０は本発明の方法による半導体装置の配
線層形成方法の他の実施例を示す断面図である。
【符号の説明】
３１ 半導体基板 ３３ フィールド酸化膜 ３５ 熱酸化膜 ３９ 層間絶縁膜 ４１ 接触口 ４３ 拡散防止膜

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に拡散防止膜を形成する段
    階と、 前記拡散防止膜を一定時間の間真空中で熱処理する段階
    と、 前記拡散防止膜上に金属配線層を形成する段階とから構
    成された半導体装置の製造方法。
  2. 【請求項２】 前記熱処理を４５０℃から６５０℃の温
    度で２分から１時間行うことを特徴とする請求項１項記
    載の半導体装置の製造方法。
  3. 【請求項３】 前記拡散防止膜は遷移金属、遷移金属合
    金及び遷移金属化合物より構成された群から選択された
    いずれか一つ以上よりなることを特徴とする請求項１項
    記載の半導体装置の製造方法。
  4. 【請求項４】 前記拡散防止膜を形成する段階は遷移金
    属を蒸着して第１拡散防止膜を形成する段階及び前記第
    １拡散防止膜上に遷移金属化合物または遷移金属合金を
    蒸着して第２拡散防止膜を形成する段階からなることを
    特徴とする請求項３項記載の半導体装置の製造方法。
  5. 【請求項５】 前記拡散防止膜の熱処理段階は前記第１
    拡散防止膜を形成した後、前記第２拡散防止膜を形成す
    る前に行うことを特徴とする請求項４項記載の半導体装
    置の製造方法。
  6. 【請求項６】 前記遷移金属がＴｉであり、前記遷移金
    属化合物はＴｉＮであり、前記遷移金属合金はＴｉＷで
    あることを特徴とする請求項４項記載の半導体装置の製
    造方法。
  7. 【請求項７】 前記熱処理段階は４ｍＴｏｒｒ以下の不
    活性ガス雰囲気下で保たれる真空中で行うことを特徴と
    する請求項１項記載の半導体装置の製造方法。
  8. 【請求項８】 前記不活性ガスはアルゴン、窒素及びヘ
    リウムより構成された群から選択されたいずれか一つの
    ガスであることを特徴とする請求項７項記載の半導体装
    置の製造方法。
  9. 【請求項９】 前記拡散防止膜を形成した後、半導体ウ
    ェーハを大気に露出せず連続的に熱処理工程を行うこと
    を特徴とする請求項１項記載の半導体装置の製造方法。
  10. 【請求項１０】 不純物拡散領域の形成された半導体基
    板上に絶縁膜を形成する段階と、 前記絶縁膜に半導体基板の不純物拡散領域を露出する接
    触口を形成する段階と、 前記接触口の内面及び前記接触口により露出された半導
    体基板の表面上に第１拡散防止膜を形成する段階と、 真空中で４５０℃から６５０℃の温度で一定時間の間前
    記第１拡散防止膜を熱処理する段階と、 前記第１拡散防止膜上に金属層を形成する段階と、 前記金属層及び第１拡散防止膜をパタニングして金属配
    線層を形成する段階とを含む半導体装置の製造方法。
  11. 【請求項１１】 前記第１拡散防止膜はチタンより構成
    されることを特徴とする請求項１０項記載の半導体装置
    の製造方法。
  12. 【請求項１２】 前記第１拡散防止膜上に第２拡散防止
    膜を形成した後、前記第２拡散防止膜を窒素雰囲気下で
    熱処理する段階をさらに含むことを特徴とする請求項１
    ０項記載の半導体装置の製造方法。
  13. 【請求項１３】 前記第２拡散防止膜の熱処理段階は４
    ００から５００℃の温度で３０分から１時間行うことを
    特徴とする請求項１２項記載の半導体装置の製造方法。
JP19139693A 1992-10-05 1993-08-02 半導体装置の製造方法 Expired - Fee Related JP3245269B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1992P18178 1992-10-05
KR1019920018178A KR960002061B1 (ko) 1992-10-05 1992-10-05 반도체 장치의 배선층 형성방법

Publications (2)

Publication Number Publication Date
JPH06196572A true JPH06196572A (ja) 1994-07-15
JP3245269B2 JP3245269B2 (ja) 2002-01-07

Family

ID=19340585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19139693A Expired - Fee Related JP3245269B2 (ja) 1992-10-05 1993-08-02 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5502004A (ja)
JP (1) JP3245269B2 (ja)
KR (1) KR960002061B1 (ja)
DE (1) DE4329260B9 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116009A (ja) * 1995-10-23 1997-05-02 Sony Corp 接続孔の形成方法
TW319891B (en) * 1996-02-02 1997-11-11 Taiwan Semiconductor Mfg Method for improved aluminium-copper deposition and robust via contact resistance
US5554565A (en) * 1996-02-26 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Modified BP-TEOS tungsten-plug contact process
DE19621855C2 (de) 1996-05-31 2003-03-27 Univ Dresden Tech Verfahren zur Herstellung von Metallisierungen auf Halbleiterkörpern unter Verwendung eines gepulsten Vakuumbogenverdampfers
US6482734B1 (en) 1998-01-20 2002-11-19 Lg Semicon Co., Ltd. Diffusion barrier layer for semiconductor device and fabrication method thereof
US20090026618A1 (en) * 2007-07-25 2009-01-29 Samsung Electronics Co., Ltd. Semiconductor device including interlayer interconnecting structures and methods of forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法
US5010032A (en) * 1985-05-01 1991-04-23 Texas Instruments Incorporated Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects
US5278099A (en) * 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
JPS62109341A (ja) * 1985-11-07 1987-05-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6384024A (ja) * 1986-09-26 1988-04-14 Seiko Epson Corp 半導体装置の製造方法
JP2776826B2 (ja) * 1988-04-15 1998-07-16 株式会社日立製作所 半導体装置およびその製造方法
JPH01276743A (ja) * 1988-04-28 1989-11-07 Fujitsu Ltd 半導体装置の製造方法
US4985372A (en) * 1989-02-17 1991-01-15 Tokyo Electron Limited Method of forming conductive layer including removal of native oxide
DD291877A5 (de) * 1990-01-31 1991-07-11 Mikroelektronik "Karl Marx" Erfurt,De Verfahren zum herstellen selbstjustierender silizidkontakte auf halbleiteranordnungen
DE69033234T2 (de) * 1990-02-20 2000-02-03 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur mehrschichtigen Metallisierung der Rückseite einer Halbleiterscheibe
US5094981A (en) * 1990-04-17 1992-03-10 North American Philips Corporation, Signetics Div. Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.
US5236868A (en) * 1990-04-20 1993-08-17 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
JPH0467622A (ja) * 1990-07-09 1992-03-03 Fujitsu Ltd 半導体装置の製造方法
JPH0677216A (ja) * 1990-09-28 1994-03-18 Applied Materials Inc 蒸着薄膜の障壁特性を高めるプラズマアニーリング法
FR2670605B1 (fr) * 1990-12-13 1993-04-09 France Etat Procede de realisation d'une barriere de diffusion electriquement conductrice a l'interface metal/silicium d'un transistor mos et transistor correspondant.
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
US5270254A (en) * 1991-03-27 1993-12-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit metallization with zero contact enclosure requirements and method of making the same
KR940004256B1 (en) * 1991-04-09 1994-05-19 Samsung Electronics Co Ltd Making method of semiconductor device
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization

Also Published As

Publication number Publication date
DE4329260A1 (de) 1994-04-07
KR960002061B1 (ko) 1996-02-10
US5502004A (en) 1996-03-26
DE4329260B9 (de) 2007-05-24
KR940010194A (ko) 1994-05-24
JP3245269B2 (ja) 2002-01-07
DE4329260B4 (de) 2007-01-25

Similar Documents

Publication Publication Date Title
KR960010056B1 (ko) 반도체장치 및 그 제조 방법
US6191033B1 (en) Method of fabricating an integrated circuit with improved contact barrier
US5084412A (en) Method of manufacturing a semiconductor device with a copper wiring layer
JP3704427B2 (ja) 半導体装置の銅金属配線形成方法
TWI255007B (en) Method of fabricating a semiconductor device having reduced contact resistance
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
US6100189A (en) Second implant for agglomeration control
US5449640A (en) Fabricating electrical contacts in semiconductor devices
JPH07335759A (ja) 半導体装置およびその形成方法
EP0077813B1 (en) Low resistivity composite metallization for semiconductor devices and method therefor
US6268272B1 (en) Method of forming gate electrode with titanium polycide
US6114765A (en) C49-structured tungsten-containing titanium salicide structure and method of forming the same
JP3245269B2 (ja) 半導体装置の製造方法
JP4307544B2 (ja) 半導体装置のメタルパターンの形成方法
JPH05335330A (ja) 接続孔埋め込み形成方法
JPH0774129A (ja) 半導体装置とその製造方法
JPH02296323A (ja) 集積回路装置の製造方法
US5149672A (en) Process for fabricating integrated circuits having shallow junctions
JP3311343B2 (ja) 浅い接合を有する集積回路の製造プロセス
JP3067433B2 (ja) 半導体装置の製造方法
JP3105508B2 (ja) 多層ポリサイド構造を保護するための高融点金属シリサイド被覆
JPH01103873A (ja) 半導体装置の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
JPH0349230A (ja) 半導体装置とその製造方法
JPS60782B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071026

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091026

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091026

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees