JPH06222392A - 液晶ディスプレイ駆動用のアクティブマトリックス基板およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 高精度なマスク合わせを行うことなしに、能
動素子間での寄生容量のバラツキをなくす。 【構成】 １画素を形成するための正方形の表示電極２
１を縦横に配列する。各列ごとに梯子状の走査電極２２
が配置される。走査電極２２は、表示電極２１を取り囲
む構造となる。走査電極２２の表面は図示されていない
絶縁膜２４で覆われている。走査電極２２と表示電極２
１との間に、額縁状をした枠状電極２３（破線）が形成
される。表示電極２１の外周部分と枠状電極２３の内周
部分とは重なりを生じ、枠状電極２３の外周部分と走査
電極２２の内周部分とは重なりを生じている。絶縁膜２
４を挟んで、金属膜／絶縁膜／金属膜なるＭＩＭ素子構
造が形成され、表示電極２１の周囲を取り囲むように配
置されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリックス
基板、特に、液晶ディスプレイ駆動用のアクティブマト
リックス基板およびその製造方法に関する。

【０００２】

【従来の技術】省電力型のディスプレイとして、液晶デ
ィスプレイは広範囲な用途に利用されている。一般的に
用いられている液晶ディスプレイは、透光性の２枚の基
板を対向して配置し、その一方のアクティブマトリック
ス基板によって駆動される。このアクティブマトリック
ス基板は、ガラスなどのベース基板の上に、１画素を形
成するための表示電極を縦横に並べたものである。互い
に対向するように配置した両基板間に液晶を充填すれ
ば、対向する表示電極に印加する電圧によって、各画素
単位で液晶の光学的特性を制御することができる。各表
示電極への印加電圧を制御するために、各列ごとに走査
電極が設けられている。同じ列上の表示電極への印加電
圧は、同一の走査電極によって制御される。一方の基板
の走査電極がたとえばＸ軸方向に配されていた場合、信
号電極はこれに直交するＹ軸方向に配される。

【０００３】走査電極と表示電極との間には、１つまた
は複数の能動素子が形成されており、この能動素子をＯ
Ｎ／ＯＦＦ動作させることにより、各表示電極への印加
電圧を制御することができる。こうして、各画素ごとに
液晶の光学的特性を制御する。能動素子としては、トラ
ンジスタ素子またはダイオード素子が用いられており、
ダイオード素子としては、ＭＩＭ（metal insulator me
tal ）素子が代表的に用いられている。これらのアクテ
ィブマトリックス基板は、一般に、最低でも２枚以上の
マスクを用いて成膜とパターニングを複数回繰り返し行
うことにより製造されている。

【０００４】

【発明が解決しようとする課題】上述したように、アク
ティブマトリックス基板には、能動素子としてトランジ
スタ素子またはダイオード素子が用いられているが、い
ずれの素子も絶縁膜が金属膜にサンドイッチされた構造
をもつ。このため、これらの能動素子は、容量素子とし
ての性質も有し、いわゆる寄生容量が発生することにな
る。このような寄生容量は、能動素子がＯＮ動作したと
きに実際に液晶に印加される実効電圧を減少させてしま
う原因となるため、できるだけ抑制するのが好ましい。
寄生容量を抑制するためには、金属膜／絶縁膜／金属膜
という積層構造部分の面積を小さくする必要がある。と
ころが、この積層構造部分の面積を小さくすると、製造
工程時におけるマスク合わせ誤差や塵埃の付着などの影
響を大きく受けるようになり、各能動素子ごとの寄生容
量値にバラツキが生じやすくなり、マスクパターンが大
きくずれたような場合には、断線するという事態も生じ
かねない。各能動素子によって寄生容量値にバラツキが
生じると、各画素ごとの表示濃度に差が生じ、表示品質
の劣化が避けられなくなる。特に、ダイオード素子を用
いた液晶ディスプレイでは、トランジスタ素子を用いた
液晶ディスプレイに比べて、寄生容量のバラツキに起因
する表示品質の劣化が顕著である。製造工程時における
マスク合わせの精度を向上させるという解決法もある
が、このような高精度のマスク合わせを行うためのアラ
イナー装置は、非常に高価であり、また作業時間も長く
なるため、コストが高くなるという別な問題が生じるこ
とになる。

【０００５】そこで本発明は、高精度なマスク合わせを
行うことなしに、能動素子間での寄生容量のバラツキを
なくすことができるアクティブマトリックス基板を提供
することを目的とする。また、このようなアクティブマ
トリックス基板を、１枚のマスクのみを用いて製造する
方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】

(1) 本願第１の発明は、１画素を形成するための表示
電極を第１の方向に複数画素分だけ並べて列を構成し、
この列を第２の方向に複数列分だけ並べて二次元画素配
列を構成し、各列ごとに列の長手方向に伸びる走査電極
を設け、この走査電極と各表示電極との間をそれぞれ能
動素子によって接続し、二次元画素配列に対応する二次
元画像を表示する液晶ディスプレイを駆動できるように
したアクティブマトリックス基板において、能動素子
を、各表示電極の周囲を取り囲むように配置したもので
ある。

【０００７】(2) 本願第２の発明は、上述の第１の発
明に係るアクティブマトリックス基板において、各表示
電極の輪郭に沿った形状をした枠状電極を設け、この枠
状電極を取り囲むような形状に走査電極を形成し、表示
電極の外周部分と枠状電極の内周部分とを積層させ、枠
状電極の外周部分と走査電極の内周部分とを絶縁膜を介
して積層させる構造としたものである。

【０００８】(3) 本願第３の発明は、上述の第１の発
明に係るアクティブマトリックス基板において、各表示
電極を取り囲むような形状に走査電極を形成し、表示電
極の外周部分と走査電極の内周部分とを絶縁膜を介して
積層させる構造としたものである。

【０００９】(4) 本願第４の発明は、上述の第１〜第
３のいずれかの発明に係るアクティブマトリックス基板
において、表示電極の形状を正多角形にしたものであ
る。

【００１０】(5) 本願第５の発明は、上述の第１〜第
３のいずれかの発明に係るアクティブマトリックス基板
において、表示電極の形状を円にしたものである。

【００１１】(6) 本願第６の発明は、上述の第３の発
明に係るアクティブマトリックス基板を製造する方法に
おいて、走査電極を形成し、その表面に絶縁膜を形成
し、基板全面にレジスト層を塗布した後、基板下面側か
ら走査電極をマスクとしたバック露光を行って現像する
ことにより、走査電極の上方部分のみレジスト層を残
し、基板全面に金属層を形成した後、リフトオフにより
レジスト層およびその上の金属層を剥離除去し、残った
金属層のうち走査電極によって囲まれた閉領域の外側に
形成された部分を電解エッチングにより除去し、閉領域
の内側に形成された部分を表示電極として残すようにし
たものである。

【００１２】(7) 本願第７の発明は、上述の第６の発
明による製造方法において、走査電極の表面を陽極酸化
することにより絶縁膜を形成するようにしたものであ
る。

【００１３】

【作 用】能動素子を各表示電極の周囲を取り囲むよう
に配置しておけば、１つの能動素子全体の寄生容量は一
定となり、能動素子間での寄生容量のバラツキをなくす
ことができる。すなわち、金属膜／絶縁膜／金属膜とい
う積層構造が、各表示電極の輪郭部分全周にわたって形
成されるため、マスク合わせ誤差によりパターンがずれ
た結果、金属膜／絶縁膜／金属膜という積層構造部分の
面積が一方で減少（または増加）したとしても、その分
だけ他方では増加（または減少）するような相補的な変
化が生じるようになり、１つの能動素子全体としての寄
生容量は一定に保たれるようになる。このため、複数の
能動素子間での寄生容量のバラツキは解消される。ま
た、表示電極の周囲を取り囲むように能動素子を形成す
ることにより、塵埃の付着などによる導電不良などの事
故を防ぐための冗長性が高まり、歩留まりの向上も期待
できる。更に、表示電極の形状を正多角形あるいは円に
することにより、どの方向にずれが生じても、寄生容量
を一定に保つことができるようになる。

【００１４】また、本発明による製造方法では、バック
露光、リフトオフ、電解エッチング、という工程を行う
ようにしたため、１枚のマスク板のみを用いてアクティ
ブマトリックス基板を製造することが可能になる。この
ため、寄生容量のバラツキがないアクティブマトリック
ス基板を低コストで製造できるようになる。

【００１５】なお、表示電極の周囲全周にわたって能動
素子を配置すると、表示電極の開口部分の面積が減少
し、開口率が低下するようにも思われるが、実際には、
開口率の低下といった問題は生じない。なぜなら、従来
は、マスク合わせ誤差によるパターンずれを考慮して、
５μｍほどの寸法余裕を積層構造部分に見込んでおく必
要があったが、本発明による構造では、このような寸法
余裕が不要になるため、積層構造部分を必要最小限の面
積に抑えることができる。このため、周囲を取り囲んだ
能動素子の全長は長くなるが、その幅は必要最小限に抑
えることができ、従来装置とほぼ同程度の開口率を確保
することが可能である。このように、本発明では、マス
ク合わせ誤差によるパターンずれが生じても問題ないた
め、作業効率の高い安価なアライナーを用いた製造、も
しくはアライナーが必要ないプロセスによる製造が可能
になり、製造コストの低減を図ることができる。

【００１６】

【実施例】以下、本発明を図示する実施例に基づいて説
明する。図１は、従来の一般的なアクティブマトリック
ス基板の一部分を示す上面図である。ほぼ正方形状の表
示電極１１が縦横に配列されており、１つの表示電極１
１が１つの画素に対応することになる。これら表示電極
１１に電圧を印加するための信号線として、走査電極１
２が設けられている。各走査電極１２は、図の縦方向に
並んだ列ごとに設けられている。さらに、走査電極１２
と表示電極１１とを接続するために上部電極１３が設け
られる。なお、上部電極１３は、走査電極１２に直接接
触しているのではなく、後述するように、絶縁膜１４を
介して接触しているが、図１の上面図では、図が煩雑に
なるのを避けるため、絶縁膜１４の表示を省略してい
る。

【００１７】図２は、図１のアクティブマトリックス基
板を、切断線Ａ−Ａに沿って切った状態を示す断面図で
あり、各部の構造がより明瞭に示されている。すなわ
ち、ベース基板１０の上面に、表示電極１１および走査
電極１２が形成されており、走査電極１２の表面は絶縁
膜１４によって覆われており、その上に上部電極１３が
形成されている。上部電極１３は、走査電極１２に対し
ては、その上方に形成されているが、表示電極１１に対
しては潜り込むような構造となっている。こうして、絶
縁膜１４を挟んで、金属膜／絶縁膜／金属膜というＭＩ
Ｍ素子が形成されており、この素子はダイオード素子と
して機能する。このＭＩＭ素子の積層構造は、そのまま
容量素子を形成する構造であるため、寄生容量が発生す
ることは既に述べたとおりである。そして、それぞれの
膜をパターニングする工程において、マスク合わせ誤差
があるため、積層構造部分の面積が各素子ごとにバラツ
キを生じ、寄生容量が各素子ごとにバラツキを生じるこ
とも前述したとおりである。特に、図１に示すような構
造をもったアクティブマトリックス基板では、平面内に
おけるねじれ方向（いわゆるθ方向）のマスク合わせ誤
差により、寄生容量にかなりのバラツキがみられる。

【００１８】本発明は、このような問題を解決するため
になされたものである。本発明の一実施例に係るアクテ
ィブマトリックス基板の平面図を図３に、この基板を図
３における切断線Ｂ−Ｂに沿って切った状態の断面図を
図４に、それぞれ示す。なお、図３の平面図は、各構成
要素の輪郭線を実線または破線で示したものであり、上
方から見たときに実際に見える線であるか隠れ線である
かを実線または破線で区別したものではない。図３にお
いて、表示電極２１は正方形状の電極であり、走査電極
２２は、この表示電極２１を囲むような形状をした電極
である。これらの電極の形状が認識しやすいように、右
側の列では、これら表示電極２１および走査電極２２に
ハッチングを施して示してある。図１に示す従来基板に
おける走査電極１２がほぼ棒状をしていたのに対し、図
３に示す本願基板における走査電極２２はいわば梯子状
をしていることになる。

【００１９】図１に示す基板で用いられていた上部電極
１３の代わりに、図３に示す基板では、枠状電極２３を
用いている。図では、この枠状電極２３を破線で示して
おり、特に、中央の列では、この枠状電極２３の形状が
認識しやすいようにハッチングを施して示してある。こ
の枠状電極２３は、正方形の表示電極２１の外周部を縁
取りするようないわば「額縁」の形状をしている。しか
も、表示電極２１の外周部分と枠状電極２３の内周部分
とが重なりを生じ、枠状電極２３の外周部分と走査電極
２２の内周部分とが重なりを生じるような構造となって
いる。この構造は、図４の断面図に明瞭に示されてい
る。すなわち、ベース基板２０の上面に、表示電極２１
および走査電極２２が形成されており、走査電極２２の
表面は絶縁膜２４によって覆われている。なお、図３の
平面図では、この絶縁膜２４は省略している。枠状電極
２３は、走査電極２２に対しては、その上方に形成され
ているが、表示電極２１に対しては潜り込むような構造
となっている。

【００２０】こうして、絶縁膜２４を挟んで、金属膜／
絶縁膜／金属膜というＭＩＭ素子が形成されており、こ
の素子はダイオード素子として機能する。このＭＩＭ素
子の積層構造には、やはり寄生容量が発生するが、それ
ぞれの膜をパターニングする工程において、マスク合わ
せ誤差があったとしても、寄生容量にバラツキが生じる
ことはない。これは、図３の平面図に示されているよう
に、このＭＩＭ素子が、表示電極２１の周囲を取り囲む
ように形成されているためである。すなわち、それぞれ
の膜についてパターンずれが生じることにより、金属膜
／絶縁膜／金属膜という積層構造部分の面積が一部分で
減少したとしても、これを補うだけの面積の増加が別な
一部分で必ず生じるため、１つのＭＩＭ素子についての
積層構造部分の全面積には変化は生じないのである。た
とえば、図４において、枠状電極２３の位置がΔｄだけ
図の右方にずれていた場合を考えよう。この場合、枠状
電極２３／絶縁膜２４／走査電極２２からなる積層構造
部分の面積は減少するが、図４には示されていない右方
部分においても同じ積層構造部分が存在し、この部分に
おいても枠状電極２３の位置がΔｄだけ図の右方にずれ
ていることになる。したがって、この部分の面積は逆に
増加することになり、全体としてみれば、積層構造部分
の面積に変化は生じない。

【００２１】以下、図３および図４に示すような構造を
もったアクティブマトリックス基板の具体的な製造工程
の一例を示しておく。まず、たとえば、ホウ珪酸ガラス
からなるベース基板２０の上に、膜厚０．２μｍ程度の
Ｔａ膜をスパッタリング法により形成する。続いて、こ
のベース基板２０上の全面にレジストを塗布し、走査電
極２２のパターンをもった所定のマスクを用いて露光お
よび現像を行い、ＣＦ_４，Ｏ_２などの混合ガスのプラズ
マ雰囲気中でドライエッチングを行う。こうして、Ｔａ
からなる走査電極２２が形成できる。次に、レジストを
剥離した後、このＴａからなる走査電極２２の表面を、
０．０１重量％のクエン酸溶液中で陽極酸化を行い、
０．０５μｍ程度の膜厚の陽極酸化膜を形成し、これを
絶縁膜２４とする。続いて、スパッタリング法により、
基板全面にＣｒ膜を０．１μｍ程度の厚みで堆積し、レ
ジストを用いたパターニング（このときのエッチング
は、たとえば、硝酸第２セリウムアンモニウムと過塩素
酸の混合溶液を用いればよい）を行い、Ｃｒからなる枠
状電極２３を形成する。そして、レジストを剥離した
後、透明電極となるＩＴＯをスパッタリング法により全
面に堆積し、この上に再びレジストを塗布し、所定のパ
ターンでの露光を行い、ＨＣｌ：Ｈ_２Ｏ：ＨＮＯ_３＝
１：１：０．０４なる比率で混合した溶液でエッチング
を行えば、ＩＴＯからなる表示電極２１が得られる。最
後にレジストを剥離すれば、図３および図４に示すアク
ティブマトリックス基板が完成する。

【００２２】続いて、本発明の別な実施例をいくつか挙
げておく。図５は、円形の表示電極３１を用いた実施例
であり、走査電極３２は細長い板に円形の窓を開口した
ような形状をしている。また、図に破線で示す枠状電極
３３は、ドーナツ状をしたものとなる。なお、走査電極
３２の表面には絶縁膜３４が形成されているが、ここで
は図示を省略している。このように、表示電極の形状
は、正方形に限らずどのような形状にしてもかまわな
い。ただし、どのような方向にずれが生じても、寄生容
量を一定に保つためには、図５のような円形が最も好ま
しい。ただ、円形の場合には、正方形に比べて有効な開
口面積率が低下するという欠点がある。したがって、開
口面積率を向上させるためには、表示電極を正多角形、
特に正六角形にするのが好ましい。

【００２３】図３に示す画素配列は、いわゆるストライ
プ配列と呼ばれているものであるが、本発明は、いわゆ
るデルタ配列と呼ばれている画素配列にも適用可能であ
る。図３のストライプ配列をデルタ配列になおした実施
例を図６に示す。このデルタ配列では、１列おきに、画
素配置（すなわち、表示電極２１の配置）が半ピッチだ
けずれた状態となる。このようなデルタ配列を行う場合
には、対向する２枚の基板において、走査電極の形状を
異ならせる必要がある。たとえば、一方の基板において
は、図７に示すような形状の走査電極２２Ｙ（縦方向に
伸びている）を用いた場合には、他方の基板において
は、図８に示すような形状の信号電極２２Ｘ（横方向に
伸びている）を用いる必要がある。

【００２４】以上の実施例は、透過型のアクティブマト
リックス基板であるが、反射型のアクティブマトリック
ス基板では、表示電極として透明電極を使う必要がない
ため、枠状電極を用いない構造とすることが可能であ
る。このような反射型のアクティブマトリックス基板に
本発明を適用した実施例の平面図を図９に示し、この基
板を切断線Ｃ−Ｃに沿って切った断面図を図１０に示
す。図９において、表示電極４１は二点鎖線で示されて
おり、走査電極４２は実線で示されている。この実施例
では、表示電極４１はＣｒからなる。なお、走査電極４
２の表面に形成されている絶縁膜４４は、図９では図示
を省略している。図９に示すように、表示電極４１は正
方形状をしており、走査電極４２は梯子形状をしてい
る。そして、表示電極４１の外周部分と走査電極４２の
内周部分とが重なりを生じている。この構造は、図１０
の断面図に明瞭に示されている。すなわち、ベース基板
４０の上に、走査電極４２が形成され、その表面は絶縁
膜４４に覆われている。表示電極４１の外周部分は、こ
の絶縁膜４４の上面に積層された構造となっている。こ
のような構造においても、ＭＩＭ素子が表示電極４１の
周囲を囲むように配置されており、パターンのずれが生
じたとしても寄生容量は一定に保たれる。

【００２５】最後に、図９および図１０に示す反射型の
アクティブマトリックス基板の製造方法の一例を以下に
示す。たとえば、ホウ珪酸ガラスからなるベース基板４
０の上に、スパッタリング法により膜厚０．２μｍ程度
のＴａ膜を形成する。そして、この基板全面にレジスト
を塗布し、走査電極４２に対応する所定のパターン（図
９に実線で示すパターン：以下、梯子型パターンと呼
ぶ）をもったマスクを用いて露光を行った後、このレジ
ストを現像する。続いて、ＣＦ_４，Ｏ_２などの混合ガス
のプラズマ雰囲気中でドライエッチングを行い、梯子型
パターンからなるＴａ層４５を形成し、レジストを剥離
除去する。図１１(a) は、この段階の側断面図（図９に
おける切断線Ｃ−Ｃの断面に対応する部分）である。次
に、このＴａ層４５の表面を、０．０１重量％のクエン
酸溶液中で陽極酸化し、厚み０．０５μｍ程度の陽極酸
化膜を形成する。この結果、図１１(b) に示すように、
陽極酸化を受けなかったＴａ層部分を走査電極４２と
し、陽極酸化膜部分を絶縁膜４４とすることができる。
続いて、スパッタリング法により、図１１(c) に示すよ
うに、基板全面に厚み０．１μｍ程度のＣｒ層４６を堆
積する。そして、その上にレジストを塗布し、表示電極
４１に対応する所定のパターン（図９に二点鎖線で示す
パターン）をもったマスクを用いて露光を行った後、こ
のレジストを現像する。続いて、硝酸第２セリウムアン
モニウムと過塩素酸との混合溶液などを用いたエッチン
グを行い、Ｃｒからなる表示電極４１を形成し、レジス
トを剥離除去する。こうして、図１０に示すような断面
構造をもった反射型のアクティブマトリックス基板を形
成することができる。

【００２６】上述した製造方法では、２枚のマスク板が
必要になる。すなわち、走査電極４２を形成するための
梯子型パターンをもった第１のマスク板と、表示電極４
１を形成するためのパターンをもった第２のマスク板
と、である。しかしながら、マスク板を用いる工程は精
密な位置合わせが必要になるため、できるだけ減らした
方が好ましい。そこで、梯子型パターンをもった第１の
マスク板だけを用いた方法を以下に述べる。まず、この
第１のマスク板を用いた工程により、図１１(a)に示す
ようなＴａ層４５を形成し、その表面を陽極酸化して、
図１１(b) に示すように、走査電極４２と絶縁膜４４と
を形成する。ここまでは、前述の工程と同じである。こ
のあと、図１２(a) に示すように、基板全面にレジスト
層４７を塗布する。そして、図１２(b) の矢印に示すよ
うに、ベース基板４０の下面側からのバック露光を行
う。すると、遮光性をもったＴａからなる走査電極４２
のみがマスクとして作用し、レジスト層４７のうち、走
査電極４２の上部（梯子型パターンの部分）は露光せず
に残り、それ以外の部分は露光層４８となる。したがっ
て、このレジストを現像すれば、図１２(c) に示すよう
に、露光層４８は除去され、走査電極４２の上部のみに
レジスト層４７が残った状態となる。

【００２７】ここで、スパッタリング法により、図１３
(a) に示すように、基板全面に厚み０．１μｍ程度のＣ
ｒ層４６を堆積する。そして、リフトオフによって、レ
ジスト層４７を剥離する。このリフトオフにより、レジ
スト層４７の上部に形成されていたＣｒ層４６がレジス
ト層４７とともに除去される。別言すれば、基板全面に
形成されたＣｒ層４６のうち、梯子型パターンの部分が
剥離除去されることになる。その結果、図１３(b) に示
すように、Ｃｒ層４６は、梯子型パターンの内側に相当
する内側Ｃｒ層４６ａと、外側に相当する外側Ｃｒ層４
６ｂと、に分断されることになる（これは、図９の切断
線Ｃ−Ｃにおける切断面が図１３(b) に対応することを
考えれば、容易に理解できよう）。

【００２８】続いて、外側Ｃｒ層４６ｂだけを除去する
ことができれば、図１３(c) に示すように、残った内側
Ｃｒ層４６ａを表示電極４１とすることができ、所望の
アクティブマトリックス基板が形成できる。この外側Ｃ
ｒ層４６ｂの除去は、次のような電解エッチングによ
り、特別なマスク板を用いることなしに行うことができ
る。すなわち、図１３(b) に示す状態の基板を、１０重
量％のシュウ酸溶液中に浸し、この溶液中に設けた参照
電極（たとえば、ステンレス電極）と外側Ｃｒ層４６ｂ
との間に電圧を印加して電解エッチングを行えばよい。
より具体的には、参照電極をマイナス電極、外側Ｃｒ層
４６ｂをプラス電極とし、両電極間に６Ｖ程度の電圧を
印加し、２〜５秒程度電界エッチングを行うことによ
り、外側Ｃｒ層４６ｂのみを除去することができた。内
側Ｃｒ層４６ａは、絶縁膜４４によって周囲を囲まれて
いるために電界エッチングの対象とならず、エッチング
されずに残って表示電極４１となる。以上の製造方法に
よれば、用いるマスク板は１枚だけですみ、マスク合わ
せの作業負担が軽減される。

【００２９】以上の工程は、反射型のアクティブマトリ
ックス基板の製造方法の一例であるが、同様の工程を透
過型のアクティブマトリックス基板の製造方法に適用す
ることも可能である。透過型の場合には、Ｃｒ層４６を
形成する代わりに、Ｃｒ膜とＩＴＯ膜とからなる二重層
を形成すればよい。すなわち、図１３(a) に示す構造を
得るときに、同一チャンバ内で連続的なスパッタリング
を行い、まずＣｒ膜を形成し、その上にＩＴＯ膜を形成
すればよい。このとき、Ｃｒ膜が厚くなると光の透過率
が低下し、明るい表示を行うことができなくなるので、
Ｃｒ膜の膜厚を０．００５μｍ以下に抑えるのが好まし
い。

【００３０】以上、本発明を図示するいくつかの実施例
に基づいて説明したが、本発明はこれらの実施例のみに
限定されるものではなく、この他にも種々の態様で実施
可能である。特に、表示電極の形状、走査電極の形状
は、設計上適宜変更しうるものである。また、上述の実
施例では、１つの表示電極の周囲を取り囲むような形状
をもった単一の能動素子を形成しているが、たとえば図
１に示すような従来の形状をもった能動素子を複数用意
し、これら複数の能動素子を１つの表示電極の周囲に配
置するようにしてもよい。

【００３１】

【発明の効果】以上のとおり本発明に係るアクティブマ
トリックス基板によれば、能動素子を各表示電極の周囲
を取り囲むように配置したため、高精度なマスク合わせ
を行うことなしに、能動素子間での寄生容量のバラツキ
をなくすことができるようになる。また、本発明に係る
製造方法によれば、寄生容量のバラツキがないアクティ
ブマトリックス基板を低コストで製造できるようにな
る。

【図面の簡単な説明】

【図１】従来の一般的なアクティブマトリックス基板の
一部分を示す上面図である。

【図２】図１に示す基板を切断線Ａ−Ａに沿って切った
断面図である。

【図３】本発明の一実施例に係る透過型アクティブマト
リックス基板の一部分を示す平面図である。

【図４】図３に示す基板を切断線Ｂ−Ｂに沿って切った
断面図である。

【図５】本発明の別な一実施例に係る透過型アクティブ
マトリックス基板の一部分を示す平面図である。

【図６】本発明の更に別な一実施例に係る透過型アクテ
ィブマトリックス基板の一部分を示す平面図である。

【図７】図６に示す基板における走査電極の形状を示す
平面図である。

【図８】図６に示す基板に対向させるべき別な基板にお
ける走査電極の形状を示す平面図である。

【図９】本発明の一実施例に係る反射型アクティブマト
リックス基板の一部分を示す平面図である。

【図１０】図９に示す基板を切断線Ｃ−Ｃに沿って切っ
た断面図である。

【図１１】図９および図１０に示す反射型アクティブマ
トリックス基板の第１の製造方法を示す側断面図であ
る。

【図１２】図９および図１０に示す反射型アクティブマ
トリックス基板の第２の製造方法の前段階を示す側断面
図である。

【図１３】図９および図１０に示す反射型アクティブマ
トリックス基板の第２の製造方法の後段階を示す側断面
図である。

【符号の説明】

１０…ベース基板 １１…表示電極 １２…走査電極 １３…上部電極 １４…絶縁膜 ２０…ベース基板 ２１…表示電極 ２２，２２Ｘ，２２Ｙ…走査電極または信号電極 ２３…枠状電極 ２４…絶縁膜 ３０…ベース基板 ３１…表示電極 ３２…走査電極 ３３…枠状電極 ３４…絶縁膜 ４０…ベース基板 ４１…表示電極 ４２…走査電極 ４４…絶縁膜 ４５…Ｔａ層 ４６…Ｃｒ層 ４６ａ…内側Ｃｒ層 ４６ｂ…外側Ｃｒ層 ４７…レジスト層 ４８…露光層

Claims (7)

【特許請求の範囲】
1. 【請求項１】 １画素を形成するための表示電極を第１
   の方向に複数画素分だけ並べて列を構成し、この列を第
   ２の方向に複数列分だけ並べて二次元画素配列を構成
   し、各列ごとに列の長手方向に伸びる走査電極を設け、
   この走査電極と各表示電極との間をそれぞれ能動素子に
   よって接続し、前記二次元画素配列に対応する二次元画
   像を表示する液晶ディスプレイを駆動できるようにした
   アクティブマトリックス基板において、前記能動素子
   を、各表示電極の周囲を取り囲むように配置したことを
   特徴とする液晶ディスプレイ駆動用のアクティブマトリ
   ックス基板。
2. 【請求項２】 請求項１に記載のアクティブマトリック
   ス基板において、各表示電極の輪郭に沿った形状をした
   枠状電極を設け、この枠状電極を取り囲むような形状に
   走査電極を形成し、前記表示電極の外周部分と前記枠状
   電極の内周部分とを積層させ、前記枠状電極の外周部分
   と前記走査電極の内周部分とを絶縁膜を介して積層させ
   る構造としたことを特徴とする液晶ディスプレイ駆動用
   のアクティブマトリックス基板。
3. 【請求項３】 請求項１に記載のアクティブマトリック
   ス基板において、各表示電極を取り囲むような形状に走
   査電極を形成し、前記表示電極の外周部分と前記走査電
   極の内周部分とを絶縁膜を介して積層させる構造とした
   ことを特徴とする液晶ディスプレイ駆動用のアクティブ
   マトリックス基板。
4. 【請求項４】 請求項１〜３のいずれかに記載のアクテ
   ィブマトリックス基板において、表示電極の形状が正多
   角形であることを特徴とする液晶ディスプレイ駆動用の
   アクティブマトリックス基板。
5. 【請求項５】 請求項１〜３のいずれかに記載のアクテ
   ィブマトリックス基板において、表示電極の形状が円で
   あることを特徴とする液晶ディスプレイ駆動用のアクテ
   ィブマトリックス基板。
6. 【請求項６】 請求項３に記載のアクティブマトリック
   ス基板を製造する方法において、 走査電極を形成し、その表面に絶縁膜を形成し、基板全
   面にレジスト層を塗布した後、基板下面側から前記走査
   電極をマスクとしたバック露光を行って現像することに
   より、前記走査電極の上方部分のみレジスト層を残し、 基板全面に金属層を形成した後、リフトオフにより前記
   レジスト層およびその上の金属層を剥離除去し、残った
   金属層のうち前記走査電極によって囲まれた閉領域の外
   側に形成された部分を電解エッチングにより除去し、前
   記閉領域の内側に形成された部分を表示電極として残す
   ことを特徴とするアクティブマトリックス基板の製造方
   法。
7. 【請求項７】 請求項６に記載の製造方法において、走
   査電極の表面を陽極酸化することにより絶縁膜を形成す
   ることを特徴とするアクティブマトリックス基板の製造
   方法。