JPH06260520A - ワイヤボンディング方法 - Google Patents

ワイヤボンディング方法

Info

Publication number
JPH06260520A
JPH06260520A JP5044978A JP4497893A JPH06260520A JP H06260520 A JPH06260520 A JP H06260520A JP 5044978 A JP5044978 A JP 5044978A JP 4497893 A JP4497893 A JP 4497893A JP H06260520 A JPH06260520 A JP H06260520A
Authority
JP
Japan
Prior art keywords
bonding
bonding pad
semiconductor chip
wire bonding
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5044978A
Other languages
English (en)
Inventor
Hiroshi Nomura
宏 野邑
Hiroyuki Hirai
浩之 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5044978A priority Critical patent/JPH06260520A/ja
Publication of JPH06260520A publication Critical patent/JPH06260520A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/015Manufacture or treatment of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/015Manufacture or treatment of bond wires
    • H10W72/01571Cleaning, e.g. oxide removal or de-smearing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07118Means for cleaning, e.g. brushes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07511Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07531Techniques
    • H10W72/07532Compression bonding, e.g. thermocompression bonding
    • H10W72/07533Ultrasonic bonding, e.g. thermosonic bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Physical Or Chemical Processes And Apparatus (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 量産的で、かつ信頼性の高い実装回路装置の
構成が可能なワイヤボンディング方法の提供を目的とす
る。 【構成】 実装用基板1面に半導体チップ6をマウント
し、この半導体チップ6の電極端子を前記実装用基板1
のボンディングパッド7にワイヤボンディングするワイ
ヤボンディング方法において、前記ワイヤボンディング
に先立って実装用基板1のボンディングパッド7面に、
たとえば超音波素子型のツール9により超音波および荷
重を印加し、前記ボンディングパッド7面を清浄化する
ことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ワイヤボンディング方
法の改良に関する。
【0002】
【従来の技術】実装用基板面に、IC素子などの半導体
チップを搭載・実装して構成されるモジュールは、電子
部品ないし回路素子として広く実用に供されている。そ
して、この種モジュールの構成においては、実装用基板
面の所定位置に、半導体チップをマウントするととも
に、一方では、前記半導体チップをマウントする領域周
辺に予め配置・形設されているボンディングパッド面
と、半導体チップ面の電極端子との間をワイヤボンディ
ングにより電気的に接続している。すなわち、予め所定
領域面にマウント剤や半田を塗布・被着した実装用基板
面に、たとえばチップコンデンサーを半田付けするとと
もに、IC素子などの半導体チップをマウントした
後、、ステージ面に載置・固定し、いわゆるボンディン
グ装置の駆動、換言するとボンディングツールを介して
のボンディング用ワイヤの供給、および順次供給される
ワイヤのボンディングツールによる圧接・切断など反復
的な動作によって、前記実装用基板面のボンディングパ
ッドと、対応する半導体チップ面の電極端子との間の電
気的な接続をワイヤボンディングによって行っている。
なお、このワイヤボンディングに当たっては、信頼性の
高いワイヤボンディングを達成するため、一般的に、前
記実装用基板のボンディングパッド面を、予め洗浄液に
よって清浄化している。つまり、上記半導体チップのマ
ウントに先立って、マウント剤や半田用のフラックスな
どが所定領域面に塗布・被着されている。そして半導体
チップをマウントした後、そのマウント剤をキュアさせ
て半導体チップを固定する段階で、マウント剤などから
溶剤が放出されたりすることに伴い、ボンディングパッ
ド面が汚染して、確実なワイヤボンディングを成し得な
い場合がしばしば認められるからである。
【0003】
【発明が解決しようとする課題】しかしながら、上記ワ
イヤボンディング方法においては、実用上次のような問
題がある。すなわち、半導体チップのマウント後、その
半導体チップがマウントされた実装用基板を洗浄液中に
浸漬し、たとえば超音波を印加して超音波洗浄を施した
場合、ボンディングパッド面の清浄化を図り得る反面、
前記および洗浄液超音波の相互作用によって、ボンディ
ングパッド膜(層)の接着(密着)強度の低下が起こ
り、結果的にボンディングパッドの剥離を招来し易く、
歩留まりの低下および MCMとしての信頼性低下をもたら
している。こうした事情に基づいて、前記ボンディング
パッド面の清浄化は、いわゆる手作業による部分洗浄で
対応している。しかし、その作業が煩雑であり、特に高
密度実装化に伴うボンディングパッドの微細化や微小ピ
ッチ化により、前記手作業による部分洗浄も一層困難と
なって、非量産的で、多量生産性に適さないことから由
々しい問題を提起しているといえる。
【0004】本発明はこのような事情に対処してなされ
たもので、量産的で、かつ信頼性の高い実装回路装置の
構成が可能なワイヤボンディング方法の提供を目的とす
る。
【0005】
【課題を解決するための手段】本発明に係るワイヤボン
ディング方法は、実装用基板面に半導体チップをマウン
トし、この半導体チップの電極端子を前記実装用基板の
ボンディングパッドにワイヤボンディングするワイヤボ
ンディング方法において、前記ワイヤボンディングに先
立って実装用基板のボンディングパッド面に、超音波お
よび荷重を印加し、前記ボンディングパッド面を清浄化
することを特徴とする。
【0006】本発明において、実装用基板のボンディン
グパッド面に、超音波および荷重を印加し、ボンディン
グパッド面を清浄化する場合、通常のワイヤボンディン
グ用のボンディングツールに較べて、その先端面積がや
や大きめのボンディングツールを用いることが望まし
く、また印加する超音波出力,荷重および印加時間は、
前記ボンディングパッド面を破損しない程度の範囲、た
とえば超音波出力0.05〜0.3 W程度、荷重15〜15gf程
度、印加時間10〜50msec程度にそれぞれ選択・設定すれ
ばよい。
【0007】
【作用】本発明によれば、超音波および荷重の印加によ
って、各ボンディングパッド面の清浄化が容易になされ
る。すなわち、マウント剤のキュアで半導体チップが固
定される段階で、マウント剤などから放出された溶剤な
どの付着によって汚染しているボンディングパッド面
は、前記超音波および荷重の印加により付着物が容易
に,また確実にボンディングパッド面から離脱し、清浄
な面を露出する反面、前記超音波洗浄は対応するボンデ
ィングパッド面に荷重が印加された状態で行われるの
で、ボンディングパッド自体の離脱・損傷なども回避さ
れる。
【0008】
【実施例】以下図1 (a)〜 (d)および図2を参照して本
発明の実施例を説明する。
【0009】図1 (a)〜 (d)は本発明に係るワイヤボン
ディング方法の実施態様を、工程順に模式的に示したも
ので、先ず、図1 (a)に断面的に示すような、実装用基
板面1に所要の電子部品、たとえばチップコンデンサー
2を配線パターン3a,3b間に半田付け4で接続・配置す
る一方、マウント剤5を介して半導体チップ6をマウン
トした実装回路基板を用意した。なお、図1において、
7はボンディングパッド、8は前記ボンディングパッド
7面に付着した付着物(汚染物)である。
【0010】次いで、図1 (b)に断面的に示すごとく、
前記実装回路基板の付着物8が付着したボンディングパ
ッド7面に、超音波印加出力 0.1 W,荷重 20 gf程度の
ボンディングツール9の先端面を対接し、たとえば30ms
ec程度の時間超音波を印加して、ボンディングパッド7
面の所要領域を超音波清浄化処理する。前記の超音波清
浄化処理により、図1 (c)に断面的に示すごとく、所要
領域の付着物(汚染物)8選択的に剥離・除去され、清
浄化したボンディングパッド7面が露出される。このよ
うにして、清浄化したボンディングパッド7面が露出さ
せた後、図1 (d)に断面的に示すごとく、前記清浄化面
を一方のボンディング面とし、常套のワイヤボンディン
グ手段により、前記マウントされている半導体チップ6
の対応する電極端子との間をワイヤ10でボンディングす
る。
【0011】前記手法にによって、実装回路基板面にお
ける面の大きさ64×61mm,ピッチ 0.1mm以下に形設され
たボンディングパッド7面とマウントされた半導体チッ
プ6の電極端子とを対応させてワイヤボンディングを行
い、接続の信頼性を評価したところ従来の手法に較べ
て、作業時間の大幅な低減および歩留まりの向上を図り
得た。 なお、上記では実装回路基板面に半導体チップ
6をマウントしたとき、マウント剤から放出された溶剤
で汚染したボンディングパッド7面の洗浄化につき例示
したが、たとえば図2に平面的に示すごとく、実装回路
基板1面のシールリング11面に予備半田層を形成すると
き、半田から噴出したフラックスが、隣接した領域に形
設されているボンディングパッド7面に付着して汚染し
ている場合にも有効である。すなわち、前記半田フラッ
クスで汚染されたボンディングパッド7面に、超音波印
加出力 0.1 W,荷重 20 gfの洗浄用ボンディングツール
の先端面を対接し、たとえば30msec程度の時間超音波を
印加した場合、半田フラックスはほぼ完全に除去され、
ボンディングパッド7は清浄な面を露出した。
【0012】
【発明の効果】このように本発明に係るワイヤボンディ
ング方法によれば、いわゆる実装回路装置の構成過程に
おいて、洗浄液など使用せずに、またボンディングパッ
ドなどの損傷など招来することなく、半田フラックスな
どによるボンディングパッド面の汚染状態を、容易かつ
確実に清浄化することが可能である。つまり、本発明方
法は、量産的に信頼性の高い実装回路装置の製造・構成
に好適する手段といえる。
【図面の簡単な説明】
【図1】本発明に係るワイヤボンディング方法の実施態
様例を模式的に示すもので、(a)は実装回路基板面に半
導体チップをマウントした後の状態を示す断面図、(b)
は実装回路基板の汚染しているボンディングパッド面に
洗浄用の超音波ボンディングツールを配置した状態を示
す断面図、 (c)は汚染していたボンディングパッド面の
一部を清浄化した状態を示す断面図、 (d)は清浄化した
ボンディングパッド面にワイヤをボンディングした状態
を示す断面図。
【図2】本発明に係るワイヤボンディング方法が適用さ
れる実装回路基板面のボンディングパッドなどの他の配
置例を示す平面図。
【符号の説明】
1…実装用基板 2…チップコンデンサー 3a,3b
…回路パターン 4…半田付け 5…マウント剤
6…半導体チップ 7…ボンディングパッド 8
…ボンディングパッド面の付着物(汚染) 9…洗浄
用のボンディングツール 10…ワイヤ(ボンディング
ワイヤ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 実装用基板面に半導体チップをマウント
    し、この半導体チップの電極端子を前記実装用基板のボ
    ンディングパッドにワイヤボンディングするワイヤボン
    ディング方法において、 前記ワイヤボンディングに先立って、実装用基板のボン
    ディングパッド面に、超音波および荷重を印加し、前記
    ボンディングパッド面を清浄化することを特徴とするワ
    イヤボンディング方法。
JP5044978A 1993-03-05 1993-03-05 ワイヤボンディング方法 Withdrawn JPH06260520A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5044978A JPH06260520A (ja) 1993-03-05 1993-03-05 ワイヤボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5044978A JPH06260520A (ja) 1993-03-05 1993-03-05 ワイヤボンディング方法

Publications (1)

Publication Number Publication Date
JPH06260520A true JPH06260520A (ja) 1994-09-16

Family

ID=12706563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5044978A Withdrawn JPH06260520A (ja) 1993-03-05 1993-03-05 ワイヤボンディング方法

Country Status (1)

Country Link
JP (1) JPH06260520A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231754A (ja) * 2001-02-05 2002-08-16 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231754A (ja) * 2001-02-05 2002-08-16 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
EP0248314A2 (en) Soldering of electronic components
EP0460131A1 (en) Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication
JP4151136B2 (ja) 基板および半導体装置とその製造方法
JP2002222824A (ja) 半導体装置及びその製造方法
JPH06260520A (ja) ワイヤボンディング方法
JP2748770B2 (ja) ワイヤボンディング方法
US20010018233A1 (en) Method of manufacturing semiconductor device
JPH0955579A (ja) プリント基板上へのベアチップ実装構造
JPH05235531A (ja) 電子部品実装方法および実装装置
JPH09214095A (ja) 基板および回路モジュールおよび回路モジュールの製造方法
JP3235192B2 (ja) 配線基板の接続方法
JP3994327B2 (ja) 電子部品の実装方法及びそれに使用される汚染防止用チップ
JPH09181491A (ja) 半導体装置の実装方法及び実装構造
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JP3726498B2 (ja) 半導体装置の製造方法
JP3235456B2 (ja) チップの実装方法
JP2000012621A (ja) 半導体装置およびその製造方法
JP3489489B2 (ja) 半導体装置の製造方法および半導体装置
JPH0574829A (ja) 半導体集積回路装置の製造方法
JPH04326747A (ja) 部品実装方法
JP3449997B2 (ja) 半導体素子のテスト方法、そのテスト基板
JP3041980B2 (ja) 液晶パネル及び液晶パネルの製造方法
JPH09260421A (ja) バンプ付きワークの実装方法および実装構造
EP0696055A2 (en) Electronic assemblies and methods of treatment
JPH09181244A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509