JPH06326159A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06326159A JPH06326159A JP5109627A JP10962793A JPH06326159A JP H06326159 A JPH06326159 A JP H06326159A JP 5109627 A JP5109627 A JP 5109627A JP 10962793 A JP10962793 A JP 10962793A JP H06326159 A JPH06326159 A JP H06326159A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- semiconductor element
- bumps
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【構成】 絶縁体層５の一方表面５１から他方表面５２
まで連通する導通路６ａ，６ｂが異方導電性フィルム４
に形成され、各導通路６ａ，６ｂは、絶縁体層５の表面
５１，５２よりも外方向に突出して形成された第１およ
び第２バンプ７ａ，７ｂ，８ａ，８ｂにそれぞれ接続し
ている。半導体素子２の一方表面２１に形成された電極
９ａ，９ｂは異方導電性フィルム４の第２バンプ８ａ，
８ｂに当接し、ビームリード３ａ，３ｂは第１バンプ７
ａ，７ｂに当接している。 【効果】 電極９ａ，９ｂに対応する第１バンプ７ａ，
７ｂにビームリード３ａ，３ｂを当接させるだげでよ
く、電極９ａ，９ｂとビームリード３ａ，３ｂとの位置
合わせおよび接続が容易となり、接続が確実なものとな
る。異方導電性フィルム４の位置合わせを行うことによ
り、電極とビームリードとの導通が一括して行われるの
で、時間的およびコスト的に有利なものとなる。
まで連通する導通路６ａ，６ｂが異方導電性フィルム４
に形成され、各導通路６ａ，６ｂは、絶縁体層５の表面
５１，５２よりも外方向に突出して形成された第１およ
び第２バンプ７ａ，７ｂ，８ａ，８ｂにそれぞれ接続し
ている。半導体素子２の一方表面２１に形成された電極
９ａ，９ｂは異方導電性フィルム４の第２バンプ８ａ，
８ｂに当接し、ビームリード３ａ，３ｂは第１バンプ７
ａ，７ｂに当接している。 【効果】 電極９ａ，９ｂに対応する第１バンプ７ａ，
７ｂにビームリード３ａ，３ｂを当接させるだげでよ
く、電極９ａ，９ｂとビームリード３ａ，３ｂとの位置
合わせおよび接続が容易となり、接続が確実なものとな
る。異方導電性フィルム４の位置合わせを行うことによ
り、電極とビームリードとの導通が一括して行われるの
で、時間的およびコスト的に有利なものとなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子装置に関
し、詳しくは、半導体素子の電極部と外部基板の導電部
とが導通された半導体装置に関する。
し、詳しくは、半導体素子の電極部と外部基板の導電部
とが導通された半導体装置に関する。
【０００２】
【従来の技術】近年における電子機器の回路パターンの
薄型化や小型軽量化に伴い、半導体装置のパッケージ形
態も同様に薄型化や小型軽量化が要求されている。従来
から、半導体素子の実装方法の一つとして、フィルムキ
ャリア方式が採用されている。このフィルムキャリア方
式における外部基板のフィンガー状のビームリードと半
導体素子の接続電極とのボンディング（インナーボンデ
ィング）方法としては、ワイヤーボンディングなど各種
の方法が提案されている。
薄型化や小型軽量化に伴い、半導体装置のパッケージ形
態も同様に薄型化や小型軽量化が要求されている。従来
から、半導体素子の実装方法の一つとして、フィルムキ
ャリア方式が採用されている。このフィルムキャリア方
式における外部基板のフィンガー状のビームリードと半
導体素子の接続電極とのボンディング（インナーボンデ
ィング）方法としては、ワイヤーボンディングなど各種
の方法が提案されている。
【０００３】図６および図７は、それぞれ従来のワイヤ
ーボンディングを示す断面図および斜視図である。ワイ
ヤーボンディングにおいて、半導体素子６１と外部基板
のビームリード６２とはポリイミドフィルムなどの絶縁
体フィルム６３を挟んで積層され、半導体素子６１とビ
ームリード６２とは絶縁されている。半導体素子６１の
電極６４は、ワイヤ６５を介して電極６４に対応するビ
ームリード６２の上面６２ａに接続され、相互に導通さ
れている。
ーボンディングを示す断面図および斜視図である。ワイ
ヤーボンディングにおいて、半導体素子６１と外部基板
のビームリード６２とはポリイミドフィルムなどの絶縁
体フィルム６３を挟んで積層され、半導体素子６１とビ
ームリード６２とは絶縁されている。半導体素子６１の
電極６４は、ワイヤ６５を介して電極６４に対応するビ
ームリード６２の上面６２ａに接続され、相互に導通さ
れている。
【０００４】
【発明が解決しようとする課題】しかしながら、このワ
イヤーボンディングは、図６および図７に示されるよう
に、ビームリード６２の上面６２ａと、ビームリード６
２間に位置合わせされた半導体素子６１の電極６４とを
ワイヤ６５により接続するために、電極６４を露出させ
なければならず、ファインピッチ化が進みビームリード
６２の間隔が狭くなるにつれて、ワイヤ６５を通し難く
接続困難になるだけでなく、半導体素子６１の電極６４
面の位置合わせも困難になる。
イヤーボンディングは、図６および図７に示されるよう
に、ビームリード６２の上面６２ａと、ビームリード６
２間に位置合わせされた半導体素子６１の電極６４とを
ワイヤ６５により接続するために、電極６４を露出させ
なければならず、ファインピッチ化が進みビームリード
６２の間隔が狭くなるにつれて、ワイヤ６５を通し難く
接続困難になるだけでなく、半導体素子６１の電極６４
面の位置合わせも困難になる。
【０００５】また、ワイヤーボンディングは、各電極６
４に対して個々にビームリード６２に接続する必要があ
り、時間的にもコスト的にも良い方法とは言えない。
４に対して個々にビームリード６２に接続する必要があ
り、時間的にもコスト的にも良い方法とは言えない。
【０００６】さらに、半導体素子６１の電極６４とビー
ムリード６２とに高低差（立体的な位置のずれ）がある
ため、接続が困難であり、信頼性においても確実なもの
とは言えない。
ムリード６２とに高低差（立体的な位置のずれ）がある
ため、接続が困難であり、信頼性においても確実なもの
とは言えない。
【０００７】したがって、本発明者らは、半導体素子の
電極部とビームリードなどの外部基板の導電部との位置
合わせおよび接続が容易であり、接続信頼性が良好な半
導体装置を提供すべく、鋭意検討を重ねた。
電極部とビームリードなどの外部基板の導電部との位置
合わせおよび接続が容易であり、接続信頼性が良好な半
導体装置を提供すべく、鋭意検討を重ねた。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
相互に導通する第１および第２接点部がそれぞれ絶縁体
層の両面に形成された異方導電体が、半導体素子の電極
部と外部基板の導電部との間に介在されており、該電極
部が該第１接点部に接続され、該導電部が該第２接点部
に接続されていることを特徴とする。
相互に導通する第１および第２接点部がそれぞれ絶縁体
層の両面に形成された異方導電体が、半導体素子の電極
部と外部基板の導電部との間に介在されており、該電極
部が該第１接点部に接続され、該導電部が該第２接点部
に接続されていることを特徴とする。
【０００９】
【作用】本発明の半導体装置によれば、半導体素子の電
極部と外部基板の導電部との間に、相互に導通する第１
および第２接点部がそれぞれ絶縁体層の両面に形成され
た異方導電体が介在されているので、該電極部と該導電
部とを導通させるために、ワイヤーボンディングのよう
に、該電極部を露出させる必要がなく、該電極部と該導
電部とをワイヤで接続する必要もない。したがって、フ
ァインピッチ化により該導電部の間隔が狭くなる場合で
も、該電極部と該導電部との位置合わせおよび接続が容
易となり、該電極部と該導電部との高低差に関係なく、
接続が確実なものとなる。また、該異方導電体の位置を
合わせるだけで、各電極部とこれに対応する導電部との
接続が一括して行われるので、時間的およびコスト的に
有利なものとなる。
極部と外部基板の導電部との間に、相互に導通する第１
および第２接点部がそれぞれ絶縁体層の両面に形成され
た異方導電体が介在されているので、該電極部と該導電
部とを導通させるために、ワイヤーボンディングのよう
に、該電極部を露出させる必要がなく、該電極部と該導
電部とをワイヤで接続する必要もない。したがって、フ
ァインピッチ化により該導電部の間隔が狭くなる場合で
も、該電極部と該導電部との位置合わせおよび接続が容
易となり、該電極部と該導電部との高低差に関係なく、
接続が確実なものとなる。また、該異方導電体の位置を
合わせるだけで、各電極部とこれに対応する導電部との
接続が一括して行われるので、時間的およびコスト的に
有利なものとなる。
【００１０】本発明において「接点部」とは、半導体素
子の電極部または外部基板の導電部に当接することによ
り導通する導電体をいい、その形状は特に限定されず、
三角形、正方形、長方形、台形、平行四辺形、その他の
多角形、円形などの平面、あるいは角柱、円柱、球体、
錐体（円錐、角錐）などの立体であってもよく、また、
必ずしも絶縁体層の表面よりも外方向に突出するように
形成される必要はなく、電極部および導電部のレイアウ
トや形状などによって任意に設定することができる。
子の電極部または外部基板の導電部に当接することによ
り導通する導電体をいい、その形状は特に限定されず、
三角形、正方形、長方形、台形、平行四辺形、その他の
多角形、円形などの平面、あるいは角柱、円柱、球体、
錐体（円錐、角錐）などの立体であってもよく、また、
必ずしも絶縁体層の表面よりも外方向に突出するように
形成される必要はなく、電極部および導電部のレイアウ
トや形状などによって任意に設定することができる。
【００１１】
【実施例】以下、本発明を詳細に説明するため実施例を
挙げるが、本発明はこれら実施例によって何ら限定され
るものではない。
挙げるが、本発明はこれら実施例によって何ら限定され
るものではない。
【００１２】図１は、本発明の半導体装置の一実施例を
示す断面図である。図１に示される半導体装置１は、主
として半導体素子２、図示しない外部基板の導電部であ
るところのビームリード３ａ，３ｂ、および半導体素子
２とビームリード３ａ，３ｂとの間に介在する異方導電
体であるところの異方導電性フィルム４を含む。異方導
電性フィルム４には、絶縁体層５の一方表面５１から他
方表面５２まで連通する導通路６ａ，６ｂが形成されて
いる。各導通路６ａ，６ｂは、絶縁体層５の表面５１，
５２よりも外方向に突出して形成された第１および第２
接点部であるところのバンプ状の金属突出物（以下単に
「バンプ」という。）７ａ，７ｂ，８ａ，８ｂにそれぞ
れ接続されており、第１バンプ７ａ，７ｂは、導通路６
ａ，６ｂを介してそれぞれ第２バンプ８ａ，８ｂに導通
されている。
示す断面図である。図１に示される半導体装置１は、主
として半導体素子２、図示しない外部基板の導電部であ
るところのビームリード３ａ，３ｂ、および半導体素子
２とビームリード３ａ，３ｂとの間に介在する異方導電
体であるところの異方導電性フィルム４を含む。異方導
電性フィルム４には、絶縁体層５の一方表面５１から他
方表面５２まで連通する導通路６ａ，６ｂが形成されて
いる。各導通路６ａ，６ｂは、絶縁体層５の表面５１，
５２よりも外方向に突出して形成された第１および第２
接点部であるところのバンプ状の金属突出物（以下単に
「バンプ」という。）７ａ，７ｂ，８ａ，８ｂにそれぞ
れ接続されており、第１バンプ７ａ，７ｂは、導通路６
ａ，６ｂを介してそれぞれ第２バンプ８ａ，８ｂに導通
されている。
【００１３】なお、本発明ではこのように接点部がバン
プ状に盛り上がらず、絶縁体層５の表面５１，５２と同
一平面上まで各導通路６ａ，６ｂが形成され、その端部
が接点部となる態様をも包含することはいうまでもな
い。
プ状に盛り上がらず、絶縁体層５の表面５１，５２と同
一平面上まで各導通路６ａ，６ｂが形成され、その端部
が接点部となる態様をも包含することはいうまでもな
い。
【００１４】半導体素子２の一方表面２１には、電極９
ａ，９ｂが形成されており、この電極９ａ，９ｂが異方
導電性フィルム４の第２バンプ８ａ，８ｂに当接してい
る。一方、第２バンプ８ａ，８ｂに導通する第１バンプ
７ａ，７ｂは、ビームリード３ａ，３ｂに当接してお
り、電極９ａ，９ｂはそれぞれ対応するビームリード３
ａ，３ｂに導通されている。
ａ，９ｂが形成されており、この電極９ａ，９ｂが異方
導電性フィルム４の第２バンプ８ａ，８ｂに当接してい
る。一方、第２バンプ８ａ，８ｂに導通する第１バンプ
７ａ，７ｂは、ビームリード３ａ，３ｂに当接してお
り、電極９ａ，９ｂはそれぞれ対応するビームリード３
ａ，３ｂに導通されている。
【００１５】絶縁体層５としては、バンプを安定して支
持し、電気絶縁特性を有するものであればその素材は特
に限定されない。具体的には、例えばポリエステル系樹
脂、エポキシ系樹脂、ウレタン系樹脂、ポリスチレン系
樹脂、ポリエチレン系樹脂、ポリアミド系樹脂、ポリイ
ミド系樹脂、アクリロニトリル−ブタジエン−スチレン
（ＡＢＳ）共重合体樹脂、ポリカーボネート系樹脂、シ
リコーン系樹脂などの熱硬化性樹脂または熱可塑性樹脂
が挙げられ、これらのうち、耐熱性および機械的強度に
優れるポリイミド系樹脂が特に好適に使用される。
持し、電気絶縁特性を有するものであればその素材は特
に限定されない。具体的には、例えばポリエステル系樹
脂、エポキシ系樹脂、ウレタン系樹脂、ポリスチレン系
樹脂、ポリエチレン系樹脂、ポリアミド系樹脂、ポリイ
ミド系樹脂、アクリロニトリル−ブタジエン−スチレン
（ＡＢＳ）共重合体樹脂、ポリカーボネート系樹脂、シ
リコーン系樹脂などの熱硬化性樹脂または熱可塑性樹脂
が挙げられ、これらのうち、耐熱性および機械的強度に
優れるポリイミド系樹脂が特に好適に使用される。
【００１６】絶縁体層５の厚さは、特に限定されない
が、十分な機械的強度や可撓性を有することが好まし
く、２〜２００μｍ、特に１０〜１００μｍに設定する
のが好ましい。また、後述する凹部を絶縁体層５に形成
した場合に、この凹部に半導体素子２を嵌合させること
によりその位置決定が容易になされるようにするため、
２〜５００μｍ、好ましくは１０〜１５０μｍに設定す
ることが好ましい。
が、十分な機械的強度や可撓性を有することが好まし
く、２〜２００μｍ、特に１０〜１００μｍに設定する
のが好ましい。また、後述する凹部を絶縁体層５に形成
した場合に、この凹部に半導体素子２を嵌合させること
によりその位置決定が容易になされるようにするため、
２〜５００μｍ、好ましくは１０〜１５０μｍに設定す
ることが好ましい。
【００１７】導通路６ａ，６ｂを構成する材料として
は、導電性を有するものであれば特に限定されず、公知
の金属材料が使用できるが、例えば金、銀、銅、白金、
鉛、錫、ニッケル、コバルト、インジウム、ロジウム、
クロム、タングステン、ルテニウムなどの単独金属、ま
たはこれらを成分とする各種合金、例えば、半田、ニッ
ケル−錫、金−コバルトなどの導電性材料が挙げられ
る。バンプ７ａ，７ｂ，８ａ，８ｂを構成する材料は、
導通路６ａ，６ｂを導電性物質と同一の物質であっても
別の物質であってもよいが、通常は同一の物質を使用
し、またこの場合、導通路６ａ，６ｂとバンプ７ａ，７
ｂ，８ａ，８ｂとは一体的に形成されることが好まし
い。
は、導電性を有するものであれば特に限定されず、公知
の金属材料が使用できるが、例えば金、銀、銅、白金、
鉛、錫、ニッケル、コバルト、インジウム、ロジウム、
クロム、タングステン、ルテニウムなどの単独金属、ま
たはこれらを成分とする各種合金、例えば、半田、ニッ
ケル−錫、金−コバルトなどの導電性材料が挙げられ
る。バンプ７ａ，７ｂ，８ａ，８ｂを構成する材料は、
導通路６ａ，６ｂを導電性物質と同一の物質であっても
別の物質であってもよいが、通常は同一の物質を使用
し、またこの場合、導通路６ａ，６ｂとバンプ７ａ，７
ｂ，８ａ，８ｂとは一体的に形成されることが好まし
い。
【００１８】バンプ７ａ，７ｂ，８ａ，８ｂの高さは特
に限定されるものではないが、絶縁体層５に凹部を設け
た場合は、被検査体である回路基板の位置決定が確実に
なされるようにするため、数ミクロン〜数十ミクロンと
することが好ましい。またバンプ７ａ，７ｂ，８ａ，８
ｂは、図１に示すようなバンプ状の他、半球状、マッシ
ュルーム状（傘状）などの形状に形成される。
に限定されるものではないが、絶縁体層５に凹部を設け
た場合は、被検査体である回路基板の位置決定が確実に
なされるようにするため、数ミクロン〜数十ミクロンと
することが好ましい。またバンプ７ａ，７ｂ，８ａ，８
ｂは、図１に示すようなバンプ状の他、半球状、マッシ
ュルーム状（傘状）などの形状に形成される。
【００１９】本実施例の半導体装置１によれば、図２に
示されるように、半導体素子２の電極９ａ，９ｂは露出
せず、異方導電性フィルム４により被覆されているの
で、ファインピッチ化によりビームリード３ａ，３ｂの
間隔が狭くなる場合でも、電極９ａ，９ｂに対応する第
１バンプ７ａ，７ｂにビームリード３ａ，３ｂを当接さ
せるだげでよく、電極９ａ，９ｂとビームリード３ａ，
３ｂとの位置合わせおよび接続が容易となる。また、ワ
イヤーボンディングのように、電極９ａ，９ｂとビーム
リード３ａ，３ｂとをワイヤで接続する必要がなく、接
続が確実なものとなる。
示されるように、半導体素子２の電極９ａ，９ｂは露出
せず、異方導電性フィルム４により被覆されているの
で、ファインピッチ化によりビームリード３ａ，３ｂの
間隔が狭くなる場合でも、電極９ａ，９ｂに対応する第
１バンプ７ａ，７ｂにビームリード３ａ，３ｂを当接さ
せるだげでよく、電極９ａ，９ｂとビームリード３ａ，
３ｂとの位置合わせおよび接続が容易となる。また、ワ
イヤーボンディングのように、電極９ａ，９ｂとビーム
リード３ａ，３ｂとをワイヤで接続する必要がなく、接
続が確実なものとなる。
【００２０】また、図３に示されるように、半導体素子
２の電極９ａに異方導電性フィルム４の第２バンプ８ａ
が当接するように位置合わせを行い、電極９ａに導通さ
せるためのビームリード３ａを異方導電性フィルム４の
第１バンプ７ａに当接するように矢符Ａ方向へ変移させ
るだけで、電極と各電極に対応するビームリードとの導
通が一括して行われるので、時間的およびコスト的に有
利なものとなる。
２の電極９ａに異方導電性フィルム４の第２バンプ８ａ
が当接するように位置合わせを行い、電極９ａに導通さ
せるためのビームリード３ａを異方導電性フィルム４の
第１バンプ７ａに当接するように矢符Ａ方向へ変移させ
るだけで、電極と各電極に対応するビームリードとの導
通が一括して行われるので、時間的およびコスト的に有
利なものとなる。
【００２１】図４は、本発明の半導体装置の他の実施例
を示す断面図である。本実施例において、図１〜図３の
参照符号が付された部分は、同一または相当する部分を
示す。図４に示される半導体装置１０においては、絶縁
体層５の表面５２に半導体素子２を収容可能となるよう
に形成された収容凹部５３が形成され、この収容凹部５
３の底面５４に半導体素子２の電極９ａ，９ｂが当接す
る。
を示す断面図である。本実施例において、図１〜図３の
参照符号が付された部分は、同一または相当する部分を
示す。図４に示される半導体装置１０においては、絶縁
体層５の表面５２に半導体素子２を収容可能となるよう
に形成された収容凹部５３が形成され、この収容凹部５
３の底面５４に半導体素子２の電極９ａ，９ｂが当接す
る。
【００２２】また、本実施例において注目すべきは、導
通路６ａ，６ｂの両端部にバンプが形成されていない点
である。すなわち、絶縁体層５の表面５１と同一平面上
に第１接点部が形成され、絶縁体層５の収容凹部５３の
底面５４と同一平面上に第２接点部が形成されている。
したがって、バンプがない分だけ半導体装置１０の厚み
は低減される。
通路６ａ，６ｂの両端部にバンプが形成されていない点
である。すなわち、絶縁体層５の表面５１と同一平面上
に第１接点部が形成され、絶縁体層５の収容凹部５３の
底面５４と同一平面上に第２接点部が形成されている。
したがって、バンプがない分だけ半導体装置１０の厚み
は低減される。
【００２３】収容凹部５３は、半導体素子２の外形と同
等以上に設定する必要がある。さらに、異方導電性フィ
ルム４に半導体素子２を搭載した際に、半導体素子２の
電極９ａ，９ｂと異方導電性フィルム４の第２接点部と
の間に位置ズレが生じないようにその大きさおよび位置
精度を設定するようにする。
等以上に設定する必要がある。さらに、異方導電性フィ
ルム４に半導体素子２を搭載した際に、半導体素子２の
電極９ａ，９ｂと異方導電性フィルム４の第２接点部と
の間に位置ズレが生じないようにその大きさおよび位置
精度を設定するようにする。
【００２４】図４に示されるように、半導体素子２の形
状に合わせて絶縁体層５の表面５２に収容凹部５３を形
成することによって、半導体素子２の搭載は収容凹部５
３に落とし込むことによって簡単に位置合わせができる
とともに、接点部の導電物質に半田を用いると、加熱す
るだけで容易に接続することができ、工程が簡略化され
る。なお、収容凹部５３の大きさを半導体素子２の大き
さよりもある程度大きく設定しても、半田の融着による
セルフアライメント効果が生じて、半導体素子２が適切
な位置へ変移するので、収容凹部５３に半導体素子２を
落とし込む際に、正確な位置合わせが不要となる。
状に合わせて絶縁体層５の表面５２に収容凹部５３を形
成することによって、半導体素子２の搭載は収容凹部５
３に落とし込むことによって簡単に位置合わせができる
とともに、接点部の導電物質に半田を用いると、加熱す
るだけで容易に接続することができ、工程が簡略化され
る。なお、収容凹部５３の大きさを半導体素子２の大き
さよりもある程度大きく設定しても、半田の融着による
セルフアライメント効果が生じて、半導体素子２が適切
な位置へ変移するので、収容凹部５３に半導体素子２を
落とし込む際に、正確な位置合わせが不要となる。
【００２５】図５は、本発明の半導体装置の製造工程を
示す断面図であり、例えば以下のようにして製造するこ
とができる。
示す断面図であり、例えば以下のようにして製造するこ
とができる。
【００２６】まず、図５（ａ）に示されるように、絶縁
体層５と導電性物質層１１とが積層されて形成された積
層基材１２を用意する。絶縁体層５の表面への導電性物
質層１１の形成方法としては、メッキ法、スパッタリン
グ法、ＣＶＤ法などが挙げられる。また、導電性物質層
１１として導電体箔を用い、該導電体箔上に絶縁体フィ
ルムをラミネートする方法、あるいは導電体箔上に絶縁
体を塗布して固化させ、導電性物質層１１の表面に絶縁
体層５を形成する方法が挙げられる。積層基材１２は、
絶縁体層５と導電性物質層１１とが直接積層された２層
状基材だけに限らず、例えば絶縁体層５と導電性物質層
１１との間に接着剤層を介した３層状基材であってもよ
い。
体層５と導電性物質層１１とが積層されて形成された積
層基材１２を用意する。絶縁体層５の表面への導電性物
質層１１の形成方法としては、メッキ法、スパッタリン
グ法、ＣＶＤ法などが挙げられる。また、導電性物質層
１１として導電体箔を用い、該導電体箔上に絶縁体フィ
ルムをラミネートする方法、あるいは導電体箔上に絶縁
体を塗布して固化させ、導電性物質層１１の表面に絶縁
体層５を形成する方法が挙げられる。積層基材１２は、
絶縁体層５と導電性物質層１１とが直接積層された２層
状基材だけに限らず、例えば絶縁体層５と導電性物質層
１１との間に接着剤層を介した３層状基材であってもよ
い。
【００２７】なお、絶縁体層５に予め図４に示されるよ
うな収容凹部５３を形成しておくようにしてもよい。こ
の凹部５３の形成は、パンチングなどの機械的穿孔方
法、プラズマ加工、レーザー加工、フォトリソグラフィ
ー加工、または絶縁体層５と耐薬品性の異なるレジスト
などを用いた化学エッチング、ファインピッチ化に対応
するためには微細加工が可能なレーザー加工などの方法
により行うことができ、なかでもパルス数またはエネル
ギー量を制御したエキシマレーザーの照射による開口加
工が好ましい。
うな収容凹部５３を形成しておくようにしてもよい。こ
の凹部５３の形成は、パンチングなどの機械的穿孔方
法、プラズマ加工、レーザー加工、フォトリソグラフィ
ー加工、または絶縁体層５と耐薬品性の異なるレジスト
などを用いた化学エッチング、ファインピッチ化に対応
するためには微細加工が可能なレーザー加工などの方法
により行うことができ、なかでもパルス数またはエネル
ギー量を制御したエキシマレーザーの照射による開口加
工が好ましい。
【００２８】次いで、図５（ｂ）に示されるように、絶
縁体層５の所定の領域に、厚さ方向に複数の貫通孔１３
ａ，１３ｂ，１３ｃ（図５においては３孔）を穿孔す
る。該貫通孔１３ａ，１３ｂ，１３ｃの形成方法として
は、上記凹部の形成方法と同様の方法が採用される。な
お、該貫通孔１３ａ，１３ｂ，１３ｃは、絶縁体層５の
みを貫通させるようにし、その底部において下層の導電
性物質層１１が露出するようにする。貫通孔１３ａ，１
３ｂ，１３ｃの大きさは、５〜２００μｍ、好ましくは
８〜１０μｍ程度とする。
縁体層５の所定の領域に、厚さ方向に複数の貫通孔１３
ａ，１３ｂ，１３ｃ（図５においては３孔）を穿孔す
る。該貫通孔１３ａ，１３ｂ，１３ｃの形成方法として
は、上記凹部の形成方法と同様の方法が採用される。な
お、該貫通孔１３ａ，１３ｂ，１３ｃは、絶縁体層５の
みを貫通させるようにし、その底部において下層の導電
性物質層１１が露出するようにする。貫通孔１３ａ，１
３ｂ，１３ｃの大きさは、５〜２００μｍ、好ましくは
８〜１０μｍ程度とする。
【００２９】さらに、該導電性物質層１１の露出部分を
エッチングして、図５（ｃ）に示されるようなリベット
状の凹部１４ａ，１４ｂ，１４ｃを形成する。
エッチングして、図５（ｃ）に示されるようなリベット
状の凹部１４ａ，１４ｂ，１４ｃを形成する。
【００３０】次に、図５（ｄ）に示されるように、導電
性物質層１１の外表面１１１にレジスト層１５を形成し
て絶縁した後、図５（ｅ）に示されるように、該貫通孔
１３ａ，１３ｂ，１３ｃおよび該凹部１４ａ，１４ｂ，
１４ｃ内に導電性物質を充填して導通路６ａ，６ｂ，６
ｃ、第１バンプ７ａ，７ｂ，７ｃおよび第２バンプ８
ａ，８ｂ，８ｃを形成する。
性物質層１１の外表面１１１にレジスト層１５を形成し
て絶縁した後、図５（ｅ）に示されるように、該貫通孔
１３ａ，１３ｂ，１３ｃおよび該凹部１４ａ，１４ｂ，
１４ｃ内に導電性物質を充填して導通路６ａ，６ｂ，６
ｃ、第１バンプ７ａ，７ｂ，７ｃおよび第２バンプ８
ａ，８ｂ，８ｃを形成する。
【００３１】導通路６ａ，６ｂ，６ｃ、第１バンプ７
ａ，７ｂ，７ｃおよび第２バンプ８ａ，８ｂ，８ｃの形
成は、物理的に導電性物質を貫通孔１３ａ，１３ｂ，１
３ｃ内に埋め込む方法、ＣＶＤ法、電解メッキや無電解
メッキなどのメッキ法、上記工程により得られた構造物
を導電性物質の溶融浴に浸漬し引き上げて導電性物質を
析出させる化学的方法などにより行うことができる。し
たがって、本発明において導電性物質の充填とは、物理
的に導電性物質を埋め込むことだけでなく、上記化学的
析出などによるものも含む広い概念のことである。
ａ，７ｂ，７ｃおよび第２バンプ８ａ，８ｂ，８ｃの形
成は、物理的に導電性物質を貫通孔１３ａ，１３ｂ，１
３ｃ内に埋め込む方法、ＣＶＤ法、電解メッキや無電解
メッキなどのメッキ法、上記工程により得られた構造物
を導電性物質の溶融浴に浸漬し引き上げて導電性物質を
析出させる化学的方法などにより行うことができる。し
たがって、本発明において導電性物質の充填とは、物理
的に導電性物質を埋め込むことだけでなく、上記化学的
析出などによるものも含む広い概念のことである。
【００３２】次いで、図５（ｆ）に示されるように、導
電性物質層１１およびレジスト層１５を化学的エッチン
グ液または電解腐食により除去して、異方導電性フィル
ム４を得る。なお、第１バンプ７ａ，７ｂ，７ｃの形成
は、（ｆ）の工程後に行っても良い。
電性物質層１１およびレジスト層１５を化学的エッチン
グ液または電解腐食により除去して、異方導電性フィル
ム４を得る。なお、第１バンプ７ａ，７ｂ，７ｃの形成
は、（ｆ）の工程後に行っても良い。
【００３３】次いで、図５（ｇ）に示されるように、外
部基板のビームリード３ａ，３ｂ，３ｃと半導体素子２
との間に異方導電性フィルム４を介在させ、位置合わせ
を行った後、圧着または熱融着させて、半導体装置１を
製造することができる。
部基板のビームリード３ａ，３ｂ，３ｃと半導体素子２
との間に異方導電性フィルム４を介在させ、位置合わせ
を行った後、圧着または熱融着させて、半導体装置１を
製造することができる。
【００３４】本発明においては、ビームリード３ａ，３
ｂ，３ｃと異方導電性フィルム４との間および／または
半導体素子２と異方導電性フィルム４との間に、接着層
を介在させてもよく、いずれかの層に予め積層しておく
か、あるいはフィルム状またはリボン状にしたものを貼
合わせ時に挟着して熱圧着してもよい。接着層を構成す
る接着剤としては、エポキシ系樹脂、フッ素系樹脂、ポ
リイミド系樹脂などを用いることができ、熱圧着によっ
て接着性を発現する熱可塑性樹脂が好適である。このよ
うに接着層を介在させることによって、各層間の密着性
が向上し、電気的接続も強固となる。
ｂ，３ｃと異方導電性フィルム４との間および／または
半導体素子２と異方導電性フィルム４との間に、接着層
を介在させてもよく、いずれかの層に予め積層しておく
か、あるいはフィルム状またはリボン状にしたものを貼
合わせ時に挟着して熱圧着してもよい。接着層を構成す
る接着剤としては、エポキシ系樹脂、フッ素系樹脂、ポ
リイミド系樹脂などを用いることができ、熱圧着によっ
て接着性を発現する熱可塑性樹脂が好適である。このよ
うに接着層を介在させることによって、各層間の密着性
が向上し、電気的接続も強固となる。
【００３５】以下、本発明の半導体装置のより具体的な
製造例を示す。
製造例を示す。
【００３６】厚さ３５μｍの銅箔上にポリアミド酸を塗
工し、乾燥、硬化させ、厚さ１３μｍのポリイミド層を
形成して、銅箔とポリイミドフィルムの２層基材を作製
した。
工し、乾燥、硬化させ、厚さ１３μｍのポリイミド層を
形成して、銅箔とポリイミドフィルムの２層基材を作製
した。
【００３７】次に、ポリイミドフィルム表面に発振波長
２４８nmのＫｒＦエキシマレーザー光をマスクを通して
照射してドライエッチングを施し、ポリイミドフィルム
に５０μｍφ，ピッチ２００μｍの微細貫通孔を１００
cm2 の領域に設けた。
２４８nmのＫｒＦエキシマレーザー光をマスクを通して
照射してドライエッチングを施し、ポリイミドフィルム
に５０μｍφ，ピッチ２００μｍの微細貫通孔を１００
cm2 の領域に設けた。
【００３８】次に、該貫通孔底部において露出する銅箔
表面をエッチングして、図５（ｃ）に示されるようなリ
ベット状の凹部を形成した。
表面をエッチングして、図５（ｃ）に示されるようなリ
ベット状の凹部を形成した。
【００３９】次いで、銅箔表面にレジストを塗工し硬化
させて絶縁し、化学研磨液中に５０℃で２分間浸漬し
た。これらを水洗した後、銅箔部を電極に接続して６０
℃のシアン化金メッキ浴に浸漬し、銅箔をマイナス極と
して該２層基材の貫通孔およびリベット状凹部内に金メ
ッキを成長させ、このメッキがポリイミドフィルム表面
から金結晶がやや突出したとき（突出高さ約３０μ
ｍ）、メッキ処理を中断した。
させて絶縁し、化学研磨液中に５０℃で２分間浸漬し
た。これらを水洗した後、銅箔部を電極に接続して６０
℃のシアン化金メッキ浴に浸漬し、銅箔をマイナス極と
して該２層基材の貫通孔およびリベット状凹部内に金メ
ッキを成長させ、このメッキがポリイミドフィルム表面
から金結晶がやや突出したとき（突出高さ約３０μ
ｍ）、メッキ処理を中断した。
【００４０】次に、塗工した該レジスト層を剥離し、該
２層基材の銅箔を塩化第二銅で溶解除去し、異方導電性
フィルムを得た。
２層基材の銅箔を塩化第二銅で溶解除去し、異方導電性
フィルムを得た。
【００４１】次いで、外部基板のビームリードと半導体
素子との間に異方導電性フィルムを介在させ、位置合わ
せを行った後、熱融着させて半導体装置を得た。
素子との間に異方導電性フィルムを介在させ、位置合わ
せを行った後、熱融着させて半導体装置を得た。
【００４２】
【発明の効果】本発明の半導体装置によれば、半導体素
子の電極部と外部基板の導電部とを導通させるために、
ワイヤーボンディングのように、該電極部を露出させる
必要がなく、該電極部と該導電部とをワイヤで接続する
必要もない。したがって、ファインピッチ化により該導
電部の間隔が狭くなる場合でも、該電極部と該導電部と
の位置合わせおよび接続が容易となり、該電極部と該導
電部との高低差に関係なく、接続が確実なものとなる。
また、該異方導電体の位置を合わせるだけで、各電極部
とこれに対応する導電部との接続が一括して行われるの
で、時間的およびコスト的に有利なものとなる。
子の電極部と外部基板の導電部とを導通させるために、
ワイヤーボンディングのように、該電極部を露出させる
必要がなく、該電極部と該導電部とをワイヤで接続する
必要もない。したがって、ファインピッチ化により該導
電部の間隔が狭くなる場合でも、該電極部と該導電部と
の位置合わせおよび接続が容易となり、該電極部と該導
電部との高低差に関係なく、接続が確実なものとなる。
また、該異方導電体の位置を合わせるだけで、各電極部
とこれに対応する導電部との接続が一括して行われるの
で、時間的およびコスト的に有利なものとなる。
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
【図２】本発明の半導体装置の一実施例を示す斜視図で
ある。
ある。
【図３】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
【図４】本発明の半導体装置の他の実施例を示す断面図
である。
である。
【図５】本発明の半導体装置の製造工程を示す断面図で
ある。
ある。
【図６】従来のワイヤーボンディングを示す断面図であ
る。
る。
【図７】従来のワイヤーボンディングを示す斜視図であ
る。
る。
１ 半導体装置 ２ 半導体素子 ３ａ，３ｂ ビームリード（導電部） ４ 異方導電性フィルム（異方導電体） ５ 絶縁体層 ６ａ，６ｂ 導通路 ７ａ，７ｂ 第１バンプ（第１接点部） ８ａ，８ｂ 第２バンプ（第２接点部） ９ａ，９ｂ 電極 ５１，５２ 絶縁体層５の両面
Claims (1)
- 【請求項１】 相互に導通する第１および第２接点部が
それぞれ絶縁体層の両面に形成された異方導電体が、半
導体素子の電極部と外部基板の導電部との間に介在され
ており、該電極部が該第１接点部に接続され、該導電部
が該第２接点部に接続されていることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5109627A JPH06326159A (ja) | 1993-05-11 | 1993-05-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5109627A JPH06326159A (ja) | 1993-05-11 | 1993-05-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326159A true JPH06326159A (ja) | 1994-11-25 |
Family
ID=14515084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5109627A Pending JPH06326159A (ja) | 1993-05-11 | 1993-05-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326159A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021071060A1 (ko) * | 2019-10-11 | 2021-04-15 | 삼성디스플레이 주식회사 | 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법 |
-
1993
- 1993-05-11 JP JP5109627A patent/JPH06326159A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021071060A1 (ko) * | 2019-10-11 | 2021-04-15 | 삼성디스플레이 주식회사 | 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법 |
| US12061399B2 (en) | 2019-10-11 | 2024-08-13 | Samsung Display Co., Ltd. | Adhesive member and display device comprising adhesive member and method for manufacturing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5821626A (en) | Film carrier, semiconductor device using same and method for mounting semiconductor element | |
| JP2899540B2 (ja) | フィルムキャリアおよびこれを用いた半導体装置 | |
| JP3205548B2 (ja) | 多層フレキシブル配線板 | |
| US6157084A (en) | Film carrier and semiconductor device using same | |
| US6011310A (en) | Film carrier and semiconductor device using the same | |
| KR20000035210A (ko) | 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법 | |
| JP3088877B2 (ja) | フィルムキャリアの製造方法および半導体装置 | |
| JPH04363811A (ja) | 異方導電性接着フィルムを用いた実装構造 | |
| JPH0410696A (ja) | 多層配線基板の製造方法 | |
| JPH06347480A (ja) | プローブ構造 | |
| JP2984064B2 (ja) | 異方導電フィルムの製造方法 | |
| JP2815113B2 (ja) | フィルムキャリアおよび半導体装置の製造方法 | |
| JPH0727789A (ja) | 回路配線板およびその製造方法 | |
| JPH06326159A (ja) | 半導体装置 | |
| JP3455602B2 (ja) | 半導体素子実装基板の製造方法 | |
| KR100359174B1 (ko) | 필름캐리어및이필름캐리어를이용한반도체장치 | |
| JPH05258790A (ja) | 異方導電性接着フィルムおよびこれを用いた接続構造 | |
| JP3015709B2 (ja) | フィルムキャリア、それを用いてなる半導体装置ならびに半導体素子の実装方法 | |
| JPH06308159A (ja) | テストヘッド構造およびその製造方法 | |
| JP2785832B2 (ja) | 半導体装置の実装構造 | |
| JPH0712848A (ja) | プローブ構造およびその製造方法 | |
| JPH06308158A (ja) | 導通検査装置 | |
| JPH0627141A (ja) | 複合バンプ付テストヘッドを有するプローブ構造 | |
| JPH08297142A (ja) | プローブ構造 | |
| JP2634672B2 (ja) | 半導体装置 |