JPH06326330A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH06326330A
JPH06326330A JP5111463A JP11146393A JPH06326330A JP H06326330 A JPH06326330 A JP H06326330A JP 5111463 A JP5111463 A JP 5111463A JP 11146393 A JP11146393 A JP 11146393A JP H06326330 A JPH06326330 A JP H06326330A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
semiconductor substrate
transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5111463A
Other languages
English (en)
Inventor
Makio Komaru
真喜雄 小丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5111463A priority Critical patent/JPH06326330A/ja
Priority to DE4416696A priority patent/DE4416696A1/de
Priority to GB9409633A priority patent/GB2278017B/en
Publication of JPH06326330A publication Critical patent/JPH06326330A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/483—Interconnections over air gaps, e.g. air bridges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/212—Top-view shapes or dispositions, e.g. top-view layouts of the vias
    • H10W20/2125—Top-view shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 高出力の半導体装置において、良好な放熱特
性を持つ半導体装置を高い歩留りで製造する。 【構成】 内部を金属１３ａ，あるいは他の低熱抵抗性
物質により充填されたバイアホール１３の上に、トラン
ジスタセル１５を、その製造時に使用した半導体基板１
から独立して、島状に搭載した構造を有する。 【効果】 放熱特性を改善する目的でトランジスタセル
部の基板厚を３０μｍ以下にしても、基板割れを生じな
い構造，及びプロセスを実現できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関し、特に数百ＭＨｚ〜数百ＧＨｚ帯の高周
波帯で動作する半導体装置の特性の向上に関するもので
ある。
【０００２】
【従来の技術】図７は従来のＭＭＩＣ（Monolithic Mic
rowave Integrated Circuit ，モノリシックマイクロ波
集積回路半導体装置）を示す図であり、図７(a) はその
斜視図、図７(b) は図７(a) のVII ｂ−VII ｂ断面にお
ける断面図である。図８は図７の平面図である。図にお
いて、１は半絶縁性のＧａＡｓ半導体基板、２は信号入
力パッド、３は信号出力パッド、４はバイアホール上に
設けられた金属パターン、５はトランジスタ部、５ａは
ソース電極、５ｂはドレイン電極、５ｃはゲート電極で
ある。なおここで該ドレイン電極５ｂ，ゲート電極５ｃ
は、図８に示すように、くし状にかみあうように形成さ
れている。また、５ｄは各トランジスタのソース電極５
ａと金属パターン４とを配線するエアブリッジ配線、６
は信号入力パッド２から入力された入力信号を整合する
入力整合回路、７は信号出力パッド３から出力する出力
信号を整合する出力整合回路である。さらに８は半導体
基板１を貫通して設けられ，その内部に金属を充填され
たバイアホール、９はＡｕからなる裏面金属、１０はｎ
型ＧａＡｓ層からなる動作層である。このｎ型ＧａＡｓ
動作層はエピタキシャル成長又はイオン注入等により形
成される。
【０００３】信号入力パッド２は入力整合回路６を介し
てゲート電極５ｃに、信号出力パッド３は出力整合回路
７を介してドレイン電極５ｂに、ソース電極５ａはエア
ブリッジ配線５ｄ，金属パターン４，及びバイアホール
８内部の金属を介して裏面金属９に配線されるものであ
る。
【０００４】次に動作について説明する。従来例のＭＭ
ＩＣ半導体装置において、トランジスタ部５で発生する
熱は、その内部に金属が充填されたバイアホール８を介
して放熱されるとともに、半導体基板１を介してチップ
裏面より放熱されるものである。
【０００５】また、例えば特開昭５９−１７２７２０公
報には、基板の素子形成部の裏面に穴部を設け、この穴
部に金属が充填されたマイクロ波用ＦＥＴが開示されて
いる。図９はこの従来技術による基板の貫通孔への金属
充填方法を示す図であり、図１０はこの金属充填方法を
用いて形成されたマイクロ波用ＦＥＴの平面図である。
図において、１は基板、４１は下層レジスト層、４２は
金属層、４２ａは金属層４２の残りの部分、４３は穴、
４４は上層レジスト層、４５はメッキ金属層、４６はＦ
ＥＴ、４７は貫通孔、５５ａはソース電極、５５ｂはド
レイン電極、５５ｃはゲート電極である。
【０００６】この従来例では、半導体基板１表面に形成
されたＦＥＴ間に穴４３を形成し、この穴４３内に、図
９(a) に示すように金属層４２を形成し、図９(b) に示
すように穴４３の形成部およびその上縁部を除いて上層
レジスト層４４を形成し、図９(c) に示すように、金属
層４２を電極とする電気メッキによって金属層４２の露
出部上にメッキ金属層４５を穴４３が埋まる程度の厚さ
に形成した後に、リフトオフ法で下層レジスト層４１、
その上の金属層４２、および上層レジスト層４４を除去
し、穴４３の部分に金属層４２の残りの部分４２ａをメ
ッキ金属層４５と一体化させて残し、図９(d) に示すよ
うに、半導体基板１の裏面からエッチングを施して穴４
３と連なる貫通孔４７を形成するようにしたものであ
る。
【０００７】次に動作について説明する。この従来例の
金属充填方法を用いて形成されたマイクロ波用ＦＥＴに
おいては、ＦＥＴ４６で発生する熱は、貫通孔４７に充
填された金属を介してチップ裏面より放熱される。
【０００８】なお、上記従来例ではその能動素子として
ＦＥＴが搭載されているが、ＭＭＩＣの搭載されるトラ
ンジスタとしては、ＦＥＴの他に、ＨＢＴ（Heterojunc
tionBipolar Transistor ，ヘテロ接合バイポーラトラ
ンジスタ），ＨＥＭＴ（HighElectron Mobility Transi
stor ，高電子移動度トランジスタ）等がある。
【０００９】
【発明が解決しようとする課題】従来のＭＭＩＣ半導体
装置は以上のように構成されており、トランジスタ部の
半導体基板厚を２μｍ程度まで薄くして素子の放熱性を
良くすることが必要であるため、製造時にＭＭＩＣ装置
を半田付けする際の熱応力などの応力が半導体基板に加
えられると、半導体基板にひびや割れが生じ、素子が壊
れるといった問題点があった。
【００１０】また、特開昭５９−１７２７２０公報に示
されたマイクロ波用ＦＥＴにおいては、素子裏面に設け
られたバイアホールを介してＦＥＴ部で発生した熱を放
熱する構成としているため、放熱性を向上させるために
半導体基板厚を薄くする必要はない。しかしながら、本
従来例では図１０に示すように、素子の形成されている
基板とその周囲の基板が一部でつながっているため、こ
のマイクロ波用ＦＥＴを半田付けする際、熱応力がＦＥ
Ｔ部に加わることにより、素子に悪影響を及ぼすという
問題点があった。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、装置を半田付けする際に生ずる
熱応力によって素子が悪影響を受けることのない、良好
な放熱性を有する半導体装置を得ることを目的としてお
り、さらにこの装置に適した製造方法を提供することを
目的とする。
【００１２】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板と、基板を貫通して設けられたバイア
ホールと、バイアホール上に設けられた単数または複数
のトランジスタセルとを備え、この単数または複数のト
ランジスタセルは、上記基板主面側の、上記バイアホー
ル内を充填している低熱抵抗性の材料上に、周囲の半導
体基板から独立して形成されているものである。
【００１３】また、この発明に係る半導体装置の製造方
法は、半導体基板上に単数または複数のトランジスタセ
ルを形成し、トランジスタセル以外の基板の主面側の表
面を所定の深さまでエッチングした後、上記トランジス
タセルと半導体基板との間にトランジスタセルを上記半
導体基板に固定するための金属膜を形成し、この後、基
板のトランジスタセルの存在する領域下の部分のみをト
ランジスタセルを固定する上記金属膜が露出するまで裏
側からエッチングすることによってバイアホールを形成
して上記単数または複数のトランジスタセル，及びその
下の半導体基板を周囲の基板から切り離した後、上記バ
イアホール内に低熱抵抗性物質を充填するようにしたも
のである。
【００１４】また、この発明に係る半導体装置の製造方
法は、半導体基板上にトランジスタセルを形成し、トラ
ンジスタセル以外の半導体基板の主面側の表面を所定の
深さまでエッチングした後、上記半導体基板の主面側の
全面にトランジスタセルを覆ってこれを仮固定するマス
クを形成し、この後、該半導体基板の上記トランジスタ
セルの存在する下側の部分のみをトランジスタセルを仮
固定するマスクが露出するまで裏側からエッチングする
ことによってバイアホールを形成して該トランジスタセ
ルを周囲の半導体基板から切り離した後、該バイアホー
ル内に低熱抵抗性物質を充填するようにしたものであ
る。
【００１５】
【作用】この発明の半導体装置においては、トランジス
タセルは、基板を貫通して設けられ、かつ内部に低熱抵
抗性物質を充填したバイアホールの基板主面側に、周囲
の半導体基板から独立して形成されているので、放熱性
を改善する目的で単位トランジスタセル部の基板厚を３
０μｍ以下とした場合にも半導体装置の半田付け作業時
等に発生する熱応力によって基板割れ等を生じることが
ない。
【００１６】また、この発明の製造方法においては、ト
ランジスタセルと整合回路基板との間に金属膜を形成
し、トランジスタセルを半導体基板に固定したのちこの
基板のトランジスタセルの下側の部分のみをこの金属膜
が露出するまで裏側からエッチングすることによって、
バイアホールを形成してトランジスタセルを周囲の半導
体基板から切り離し、この後、バイアホール内に低熱抵
抗性物質を充填するようにしたから、トランジスタセル
は、金属を充填されたバイアホール上に周囲の半導体基
板から独立して形成され、これにより、放熱性に優れ、
かつ製造時に半田付けする際の熱応力などの応力が半導
体基板に加えられてもトランジスタに悪影響が及ばない
半導体装置を、トランジスタセルがばらばらになること
なく、容易に作製することができる。
【００１７】また、この発明の製造方法においては、ト
ランジスタセルを形成した半導体基板の主面側の全面に
トランジスタセルを覆ってこれを仮固定するマスクを形
成し、基板の上記トランジスタセルの存在する下側の部
分のみを上記仮固定するマスクが露出するまで裏側から
エッチングすることによって、バイアホールを形成して
トランジスタセルを周囲の半導体基板から切り離し、こ
の後、バイアホール内に低熱抵抗性物質を充填した後、
上記仮固定マスクを取り除くようにしたから、トランジ
スタセルは、金属を充填されたバイアホール上に周囲の
半導体基板から独立して形成され、これにより、放熱性
に優れ、かつ製造時に半田付けする際の熱応力などの応
力が半導体基板に加えられてもトランジスタに悪影響が
及ばない半導体装置を、トランジスタセルがばらばらに
なることなく、容易に作製することができる。
【００１８】
【実施例】以下この発明の一実施例を図について説明す
る。 実施例１．図１は能動素子がＦＥＴである場合の，本発
明の第１の実施例による半導体装置を示す図であり、図
１(a) はその斜視図、図１(b) は図１(a) のＩｂ−Ｉｂ
断面における断面図、図１(c) は図１(a) のＩｃ−Ｉｃ
断面における断面図、図２はその製造方法を示す断面図
である。図において、図７と同一符号は同一または相当
部分を示し、１２はエッチングによりバイアホール１３
を形成した際に、半導体基板１から切り離されて厚さが
３０μｍ以下になったＧａＡｓからなる半絶縁性基板、
１３はホール内部が主にＡｕからなる金属，あるいはグ
リース等からなる低熱抵抗性物質が充填されているバイ
アホール、１３ａはバイアホール１３に充填された低熱
抵抗性物質、１４は半導体基板１から独立して形成され
たトランジスタセルの周囲にウェハ表面より形成され
た，トランジスタセルを半導体基板に固定するＡｕ等か
らなる金属パターン、１５は単位トランジスタセル、２
３，２４はそれぞれゲート配線，及びドレイン配線とな
るエアブリッジ配線である。
【００１９】本実施例１における半導体装置は、バイア
ホール１３の内部に充填されたＡｕなる金属１３ａ上
に、能動素子として、下層より半絶縁性基板１２，動作
層１０を順に積層してＦＥＴを形成してなるものであ
り、このＦＥＴは周囲の半導体基板１からは独立してい
る。また、動作層１０上にはソース電極５ａと、ドレイ
ン電極５ｂ，ゲート電極５ｃが従来例と同様にくし状に
かみあう形状に形成されている。また、ＦＥＴの周囲に
はソース配線として金属膜１４が形成されている。
【００２０】次に本実施例１の半導体装置の製造方法
を、図２を用いて、特に能動素子がＧａＡｓＦＥＴであ
る場合について説明する。まず、半絶縁性のＧａＡｓ半
導体基板１ａ上に、図２(a) に示すように、半絶縁性Ａ
ｌＧａＡｓエッチングストッパ層１ｂ，半絶縁性ＧａＡ
ｓ層１ｃ，及びｎ型ＧａＡｓ動作層１０を順次エピタキ
シャル成長して形成する。その次に動作層１０上に図２
(b) に示すようにソース電極５ａ，ドレイン電極５ｂ，
ゲート電極５ｃを形成して、トランジスタ部５を形成す
る。
【００２１】次に、図２(c) に示すように、トランジス
タセル１５以外の半導体基板１の主面側の表面を、Ｇａ
Ａｓはエッチングするが，ＡｌＧａＡｓはエッチングし
ないエッチャントを用いたウェットエッチングにて、エ
ッチングストッパ層１ｂの表面の深さまでエッチングす
る。
【００２２】次いで、図２(d) に示すように、トランジ
スタセル１５とトランジスタセル１５との間，及びトラ
ンジスタセル１５と半導体基板１との間に、Ａｕ等の金
属膜１４を形成する。金属膜１４は後にトランジスタセ
ル１５を周囲の半導体基板１に固定するものとなる。な
お金属膜１４は、半導体基板１の表面の所要部分にパタ
ーンを形成し、スパッタ法，蒸着法，あるいは無電解メ
ッキを用いて薄い金属膜を形成した後、電解メッキを用
いて厚い金属膜１４とするものである。また、この金属
膜１４はソース電極５ａと他のソース電極５ａ，及びソ
ース電極５ａと裏面金属９とを配線するソース配線とな
るものである。
【００２３】そして、図２(e) に示すように半絶縁性の
半導体基板１を１０〜１５０μｍの厚さになるまで裏面
から研磨して薄くする。
【００２４】次に、半導体基板１の裏側から、トランジ
スタセル１５の存在する下側の部分のみを、ＧａＡｓは
エッチングするが，ＡｌＧａＡｓはエッチングしないエ
ッチャントを用いたウェットエッチングにて、エッチン
グストッパ層１ｂの裏面までエッチングする。さらにＡ
ｌＧａＡｓはエッチングするが，ＧａＡｓはエッチング
しないエッチャントを用いたウェットエッチングにて、
エッチングストッパ層１ｂをトランジスタセル１５を固
定する金属膜１４が露出するまでエッチングして、トラ
ンジスタセル１５を周囲の半導体基板１から切り離し、
図２(f) に示すようにバイアホール１３を形成する。
【００２５】次いで、図２(g) に示すように、バイアホ
ール１３の内側全面，及び半導体基板１の裏面全面にＡ
ｕからなる金属膜９をスパッタ法，あるいは蒸着法によ
り形成する。
【００２６】次いで、図２(h) のようにバイアホール１
３内部にＡｕからなる金属１３ａを充填する。なおこの
金属１３ａは他の低熱抵抗性物質であってもよい。
【００２７】そして、信号入力パッド２，信号出力パッ
ド３，入力整合回路６，及び出力整合回路７を金属パタ
ーンにより形成し、エアブリッジ配線２３，２４を形成
して、ベース配線，及びコレクタ配線を行い、図１(a)
に示す本実施例１の半導体装置を完成する。
【００２８】なお、上記の図２(c) の工程において、ト
ランジスタセル１５直下の領域以外の領域においてもエ
ッチングストッパ層１ｂを残すようにしているが、この
段階でＡｌＧａＡｓはエッチングするが、ＧａＡｓはエ
ッチングしないエッチャントを用いたウェットエッチン
グによって、エッチングストッパ層１ｂを除去するよう
にし、図２(f) の段階において、エッチングストッパ層
１ｂの裏面でエッチングを停止させ、トランジスタセル
１５の裏面にのみエッチングストッパ層１ｂを残すよう
にしてもよい。
【００２９】なお、本実施例１においては、上記の図２
(c) および，図２(f) の工程において、エッチングを所
望の形状および深さに制御するために、エッチングスト
ッパ層１ｂを形成した半導体基板を用いたが、エッチン
グストッパ層１ｂを用いることなく、それらのエッチン
グを時間で制御するようにしてもよい。
【００３０】次に動作について説明する。各トランジス
タのゲート５ｃの直下で発生する熱は、動作層１０、半
絶縁性基板１２，及びバイアホール１３に充填されたＡ
ｕなる金属１３ａを介して基板裏面より放熱される。
【００３１】このように、本実施例１の半導体装置で
は、半導体装置の発熱部であるトランジスタ１５の下側
の半絶縁性基板１２の基板厚を薄く形成することによ
り、単位トランジスタセル毎に放熱性に優れるととも
に、延性の良いＡｕなる金属１３ａを内側に充填された
バイアホール１３上にトランジスタセル１５を形成する
ことにより、ＦＥＴセルの半導体基板１に加わるストレ
スが抑制され，放熱性に優れ，かつ接地インダクタンス
の小さい半導体装置を得られる効果がある。
【００３２】また、このような本実施例１の半導体装置
の製造方法では、トランジスタセル１５とトランジスタ
セル１５との間，及びトランジスタセル１５と半導体基
板１との間に金属膜１４を形成し、トランジスタセル１
５を半導体基板１に固定したのちこの基板１のトランジ
スタセル１５の下側の部分のみをこの金属膜１４が露出
するまで裏側からエッチングすることによって、バイア
ホール１３を形成してトランジスタセル１５を周囲の半
導体基板１から切り離し、さらにバイアホール１３の内
側全面，及び上記基板１の裏面全面に金属膜９を形成し
たのち、バイアホール１３内部に金属１３ａを充填する
ことにより、トランジスタセル１５は、延性の良い金属
１３ａを充填されたバイアホール１３上に周囲の半導体
基板１から独立して形成されるので、製造時に半田付け
する際の熱応力などの応力が半導体基板１に加えられて
もトランジスタセル１５に悪影響が及ばない、放熱性に
優れた半導体装置を容易に実現することができる。
【００３３】実施例２．図３は能動素子がＨＢＴである
場合の，本発明の第２の実施例による半導体装置を示す
図であり、図３(a) はその斜視図、図３(b) は図３(a)
のIII ｂ−IIIｂ断面における断面図、図４はその製造
方法を示す断面図である。図において、図１及び図７と
同一符号は同一または相当部分を示し、図において、１
６はエミッタ電極、１７はエミッタ配線、１８はエミッ
タ層、１９はベース層、２０はコレクタ層、２１はコレ
クタ電極、２２はベース電極、３１はトランジスタセル
を周囲の半導体基板１から切り離す際に該トランジスタ
セルを仮固定するマスクである。
【００３４】本実施例２におけるＭＭＩＣ半導体装置
は、バイアホール１３の内部に充填されたＡｕなる金属
１３ａ上に、能動素子として、下層より半絶縁性基板１
２，コレクタ層２０，ベース層１９，エミッタ層１８の
順に積層され、かつ、そのコレクタ層２０，ベース層１
９，エミッタ層１８上に、各コレクタ電極２１，ベース
電極２２，エミッタ電極１６を形成してなるＨＢＴを用
いたものであり、このＨＢＴ素子は周囲の半導体基板１
から独立して形成されている。
【００３５】次にこの発明の実施例２による半導体装置
の製造方法を、図４を用いて、特に能動素子がＨＢＴで
ある場合について説明する。半導体基板１上にＨＢＴか
らなるトランジスタセル１５，即ち下層よりコレクタ層
２０，ベース層１９，エミッタ層１８の順に積層され、
かつ各コレクタ層２０，ベース層１９，及びエミッタ層
１８上に、エミッタ電極１６，コレクタ電極２１，及び
ベース電極２２を有するトランジスタセル１５を形成す
る（図４(a)）。
【００３６】次に、トランジスタセル１５部以外の半導
体基板１の主面側の表面を１〜１０μｍの深さにエッチ
ングする（図４(b) ）。
【００３７】次いで、半導体基板１の主面の全面に、ト
ランジスタセル１５を覆って、これを仮固定するマスク
３１を形成する（図４(c) ）。
【００３８】そして、この半導体基板１を１０〜１５０
μｍの厚さまで裏面から研磨する（図４(d) ）。
【００３９】次に、半導体基板１のトランジスタセル１
５の存在する下側の部分のみを、トランジスタセル１５
を仮固定するマスク３１が露出するまで、裏側からエッ
チングして、トランジスタセル１５を周囲の半導体基板
１から切り離し、バイアホール１３を形成する（図４
(e) ）。
【００４０】次いで、バイアホール１３の内側全面，及
び半導体基板１の裏面の全面に金属膜９を形成する（図
４(f) ）。
【００４１】そして、バイアホール１３の内部に金属１
３ａを充填する。ここで、金属１３ａは他の低熱抵抗性
物質であってもよい（図４(g) ）。
【００４２】次に、上記マスク３１を取り除いた後、エ
アブリッジ配線１７を形成してエミッタ配線を行い（図
４(h) ）、信号入力パッド２，信号出力パッド３，入力
整合回路６，及び出力整合回路７を金属パターンにより
形成するとともに、ベース配線，及びコレクタ配線を行
うことにより、本実施例２の半導体装置を完成する（図
３(a) ）。
【００４３】なお、本実施例２においても、上記実施例
１と同様に，図４(b) および，図４(e) の工程におい
て、エッチングストッパ層を用いて、エッチング形状を
制御するようにしてもよい。
【００４４】次に動作について説明する。各トランジス
タで発生した熱は、半絶縁性基板１２，及びバイアホー
ル１３に充填された，Ａｕなる金属１３ａを介して基板
裏面より放熱される。
【００４５】このように本実施例２の半導体装置では、
半導体装置の発熱部であるトランジスタの下側の半絶縁
性基板１２の基板厚を薄く形成し、かつ内部をＡｕなる
金属１３ａにより充填されたバイアホール１３上にトラ
ンジスタセルを形成することにより、単位トランジスタ
セル毎に放熱性に優れるとともに、ＨＢＴセルの半導体
基板１に加わるストレスが抑制され、放熱性に優れ、か
つ接地インダクタンスの小さい半導体装置を得られる効
果がある。
【００４６】また、このように本実施例２の半導体装置
の製造方法では、トランジスタセル１５を形成した半導
体基板１の主面側の全面にトランジスタセル１５を覆っ
てこれを仮固定するマスク３１を形成し、基板１の上記
トランジスタセル１５の存在する下側の部分のみを上記
仮固定するマスク３１が露出するまで裏側からエッチン
グすることによって、バイアホール１３を形成してトラ
ンジスタセル１５を周囲の半導体基板１から切り離し、
さらにバイアホール１３の内側全面，及び上記基板１の
裏面全面に金属膜９を形成したのち、バイアホール１３
のホール内部に金属１３ａを充填し上記マスク３２を取
り除くことにより、トランジスタセル１５は、延性の良
い金属１３ａを充填されたバイアホール１３上に周囲の
半導体基板から独立して形成されるので、製造時に半田
付けする際の熱応力などの応力が半導体基板１に加えら
れてもトランジスタセル１５に悪影響が及ばない、放熱
性に優れた半導体装置を容易に実現することができる。
【００４７】実施例３．図５は能動素子がＨＢＴである
場合の，本発明の第３の実施例による半導体装置を示す
図であり、図５(a) はその斜視図、図５(b) は図５(a)
のＶｂ−Ｖｂ断面における断面図、図６はその製造方法
を示す断面図である。図において、図１及び図３と同一
符号は同一または相当部分を示し、図において、２５，
２６はそれぞれベース配線，及びコレクタ配線となるエ
アブリッジ配線、３２はトランジスタセル１５を周囲の
半導体基板１から切り離す際に該トランジスタセル１５
を仮固定するマスクである。
【００４８】本実施例３における半導体装置は、能動素
子として、バイアホール１３の内部に充填されたＡｕな
る金属１３ａ上に、下層よりエミッタ層１８，ベース層
１９，コレクタ層２０が順に積層され、かつベース層１
９，コレクタ層２０上にベース電極２２，コレクタ電極
２１が形成されてなるＨＢＴを用いたものであり、該Ｈ
ＢＴは周囲の半導体基板１からは独立して形成されてい
る。
【００４９】次に、この発明の実施例３による半導体装
置の製造方法を、図６を用いて、特に能動素子がＨＢＴ
である場合について説明する。まず、半導体基板１上に
ＨＢＴ半導体装置からなるトランジスタセル１５を、下
層よりエミッタ層１８，ベース層１９，コレクタ層２０
を順に積層し、さらにコレクタ層２０及びベース層１９
上にそれぞれコレクタ電極２１及びベース電極２２を形
成する（図６(a) ) 。
【００５０】次に、半導体基板１の主面の全面に、上記
トランジスタセル１５を覆って、トランジスタセル１５
を仮固定するマスク３２を形成する（図６(b) ）。
【００５１】次いで、半導体基板１を１０〜１５０μｍ
の厚さまで裏面から研磨する（図６(c) ）。
【００５２】そして、半導体基板１のトランジスタセル
１５の存在する下側の部分のみを、トランジスタセル１
５を仮固定するマスク３２，及びトランジスタセル１５
のエミッタ層１８が露出するまで裏側からエッチングし
て、トランジスタセル１５を周囲の半導体基板１から切
り離すように、バイアホール１３を形成する（図６(d)
) 。
【００５３】次いで、バイアホール１３の内側全面，及
び半導体基板１の裏面の全面に金属膜９を形成して、オ
ーミック電極となるエミッタ電極を形成するとともに、
エミッタ配線を行う（図６(e) ）。
【００５４】次に、バイアホール１３のホール内部に金
属１３ａを充填し (図６(f))、上記マスク３２を取り除
く（図６(g) ）。
【００５５】そして、信号入力パッド２，信号出力パッ
ド３，入力整合回路６，及び出力整合回路７を金属パタ
ーンにより形成するとともに、エアブリッジ配線２５，
２６により、それぞれベース配線，及びコレクタ配線を
行い、本実施例３の半導体装置を完成する（図５(a)
）。
【００５６】なお、本実施例３においても、上記実施例
１と同様に，図６(d) の工程において、エッチングスト
ッパ層を用いて、エッチング形状を制御するようにして
もよい。
【００５７】次に動作について説明する。本実施例３で
は、半導体基板１を裏面からエッチングすることによ
り、トランジスタセル１５を周囲の半導体基板１から切
り離しており、これによりトランジスタセル１５を金属
１３ａを充填されたバイアホール１３上に直接搭載する
ことができ、各トランジスタで発生した熱は、バイアホ
ール１３に充填されたＡｕなる金属１３ａを介して基板
１の裏面より放熱される。
【００５８】このように本実施例３の半導体装置では、
トランジスタセル１５は、周囲の半導体基板１から独立
して形成されており、しかも内部を延性の良い金属１３
ａにより充填されたバイアホール１３上に直接トランジ
スタセル１５のエミッタ層１８が形成されているので、
放熱性に優れ、ＨＢＴセルの半導体基板１に加わるスト
レスが抑制される、かつ接地インダクタンスの小さい半
導体装置が得られる。
【００５９】また、このように本実施例３の半導体装置
の製造方法では、トランジスタセル１５を形成した半導
体基板１の主面側の全面にトランジスタセル１５を覆っ
てこれを仮固定するマスク３２を形成し、基板１の上記
トランジスタセル１５の存在する下側の部分のみを上記
仮固定するマスク３２が露出するまで裏側からエッチン
グすることによって、バイアホール１３を形成してトラ
ンジスタセル１５を周囲の半導体基板１から切り離し、
さらにバイアホール１３の内側全面，及び上記基板１の
裏面全面に金属膜９を形成したのち、バイアホール１３
のホール内部に金属１３ａを充填し上記マスク３２を取
り除くことにより、トランジスタセル１５は、金属１３
ａを充填されたバイアホール１３上に周囲の半導体基板
から独立して形成されるので、製造時に半田付けする際
の熱応力などの応力が半導体基板１に加えられてもトラ
ンジスタセル１５に悪影響が及ばない、放熱性に優れた
半導体装置を容易に実現することができる。
【００６０】また、このように本実施例３の半導体装置
の製造方法では、エミッタ層１８，ベース層１９，コレ
クタ層２０と積層する順番を上記実施例２とは逆にし
て、エミッタ層１８とバイアホール１３上の金属膜９と
をコンタクト，即ちオーミック接合させて、エミッタ電
極とエミッタ配線とを同時に形成することにより、エミ
ッタ電極，及びエミッタ配線を省略することができ、半
導体装置の製造工程を簡単にすることができる。
【００６１】実施例４．上記実施例１，実施例２，及び
実施例３においては、能動素子がＦＥＴ，ＨＢＴである
場合の半導体装置について述べたが、能動素子がＨＥＭ
Ｔであってもよく、この場合に実施例１に示した方法と
同様の製造方法で製造することができ、かつ実施例１の
半導体装置と同様の効果が得られる。
【００６２】
【発明の効果】以上のようにこの発明にかかる半導体装
置によれば、トランジスタセルを、基板を貫通して設け
られ，かつ内部に低熱抵抗性物質を充填されたバイアホ
ールの基板主面側に、周囲の基板から独立して搭載した
構造としたので、放熱性の向上を図ることができるとと
もに、放熱特性を改善する目的でトランジスタセル部の
基板厚を３０μｍ以下とした場合にも半田付け作業時等
に発生する熱応力によって基板割れ等を生じることのな
い構造を得ることができる効果がある。
【００６３】また、この発明にかかる半導体装置の製造
方法によれば、トランジスタセルと半導体基板との間に
金属膜を形成してトランジスタセルを半導体基板に固定
した後、該基板のトランジスタセルの下側の部分のみを
その金属膜が露出するまで裏側からエッチングすること
によってバイアホールを形成してトランジスタセルを周
囲の基板から切り離し、その後、バイアホール内に低熱
抵抗性物質を充填するようにしたので、製造時に半田付
けする際の熱応力などの応力が半導体基板に加えられて
もトランジスタに悪影響が及ばない、放熱性に優れた半
導体装置を容易に製造できる効果がある。
【００６４】また、この発明にかかる半導体装置の製造
方法によれば、トランジスタセルを形成した半導体基板
の主面側の全面にトランジスタセルを覆ってこれを仮固
定するマスクを形成した後、該半導体基板の上記トラン
ジスタセルの存在する下側の部分のみを上記仮固定する
マスクが露出するまで裏側からエッチングすることによ
ってバイアホールを形成してトランジスタセルを周囲の
半導体基板から切り離し、この後、バイアホール内に低
熱抵抗性物質を充填した後、上記仮固定マスクを取り除
くようにしたので、製造時に半田付けする際の熱応力な
どの応力が半導体基板に加えられてもトランジスタセル
に悪影響が及ばない、放熱性に優れた半導体装置を容易
に製造できる効果がある。
【図面の簡単な説明】
【図１】この発明の実施例１による半導体装置を示す
図。
【図２】この発明の実施例１による半導体装置の製造方
法を示す断面図。
【図３】この発明の実施例２による半導体装置を示す
図。
【図４】この発明の実施例２による半導体装置の製造方
法を示す断面図。
【図５】この発明の実施例３による半導体装置を示す
図。
【図６】この発明の実施例３による半導体装置の製造方
法を示す断面図。
【図７】従来のＭＭＩＣ半導体装置を示す斜視図。
【図８】従来のＭＭＩＣ半導体装置を示す平面図。
【図９】他の従来の半導体装置の製造方法を示す斜視
図。
【図１０】他の従来の半導体装置を示す平面図。
【符号の説明】
１，１ａ，１ｃ ＧａＡｓ半導体基板 １ｂ エッチングストッパ層 ２ 信号入力パッド ３ 信号出力パッド ４ 金属パターン ５ トランジスタ部 ５ａ ソース電極 ５ｂ ドレイン電極 ５ｃ ゲート電極 ５ｄ エアブリッジ配線 ６ 入力整合回路 ７ 出力整合回路 ８ バイアホール ９ 裏面金属 １０ 動作層 １２ 半絶縁性基板 １３ バイアホール １３ａ 充填金属 １４ 金属膜 １５ トランジスタセル １６ エミッタ電極 １７ エミッタ配線 １８ エミッタ層 １９ ベース層 ２０ コレクタ層 ２１ コレクタ電極 ２２ ベース電極 ２３，２４，２５，２６ エアブリッジ配線 ３１，３２ マスク ４１ 下層レジスト層 ４２ 金属層 ４２ａ 金属層の残りの部分 ４３ 穴 ４４ 上層レジスト層 ４５ メッキ金属層 ４６ ＦＥＴ ４７ 貫通孔 ５５ａ ソース電極 ５５ｂ ドレイン電極 ５５ｃ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/331 29/73 21/338 29/812 27/095 7376−4Ｍ Ｈ０１Ｌ 29/80 Ｌ 7376−4Ｍ Ｅ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 高周波数帯で動作するトランジスタを有
    する半導体集積回路装置において、 半導体基板と、 該基板を貫通して設けられたバイアホールと、 該バイアホール上に設けられた単数または複数のトラン
    ジスタセルとを備え、 該単数または複数のトランジスタセルは、該基板主面側
    の、該バイアホール内を充填している低熱抵抗性の材料
    上に、周囲の半導体基板から独立して形成されているこ
    とを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 上記トランジスタセルは、下層より半絶縁性基板，動作
    層の順に半導体層が積層され、かつ、該動作層上にソー
    ス電極，ドレイン電極，ゲート電極を有する電果トラン
    ジスタ半導体装置であることを特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置において、 上記トランジスタセルは、下層より半絶縁性基板，コレ
    クタ層，ベース層，エミッタ層の順に半導体層が積層さ
    れ、かつ、該コレクタ層，ベース層，エミッタ層上に各
    コレクタ電極，ベース電極，エミッタ電極を有するヘテ
    ロ接合バイポーラトランジスタ半導体装置であることを
    特徴とする半導体装置。
  4. 【請求項４】 請求項１記載の半導体装置において、 上記トランジスタセルは、下層よりエミッタ層，ベース
    層，コレクタ層の順に半導体層が積層され、かつ、該ベ
    ース層，コレクタ層上にそれぞれベース電極，コレクタ
    電極を有するヘテロ接合バイポーラトランジスタ半導体
    装置であることを特徴とする半導体装置。
  5. 【請求項５】 半導体基板上に単数または複数のトラン
    ジスタセルを形成する工程と、 該トランジスタセル以外の半導体基板の主面側の表面
    を、所定の深さまでエッチングする工程と、 上記トランジスタセルと半導体基板との間に、該トラン
    ジスタセルを上記半導体基板に固定するための金属膜を
    形成する工程と、 上記半導体基板の該トランジスタセルの存在する領域下
    の部分のみを、トランジスタセルを固定する上記金属膜
    が露出するまで裏側からエッチングしてバイアホールを
    形成することにより、該単数または複数のトランジスタ
    セル、及びその下の半導体基板を周囲の半導体基板から
    切り離す工程と、 上記バイアホール内に低熱抵抗性物質を充填する工程と
    を含むことを特徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法に
    おいて、 上記半導体基板上にトランジスタセルを形成する工程の
    前に上記半導体基板内にエッチングストッパ層を形成す
    る工程をさらに含み、 上記トランジスタセル以外の半導体基板の主面側の表面
    を所定の深さまでエッチングする工程は、上記トランジ
    スタセル以外の半導体基板の主面側の表面を上記エッチ
    ングストッパ層の表面までエッチングすることによって
    行うものであることを特徴とする半導体装置の製造方
    法。
  7. 【請求項７】 半導体基板上にトランジスタセルを形成
    する工程と、 該トランジスタセル以外の半導体基板の主面側の表面
    を、所定の深さまでエッチングする工程と、 上記半導体基板の主面側の全面に、上記トランジスタセ
    ルを覆って該トランジスタセルを仮固定するマスクを形
    成する工程と、 該半導体基板の上記トランジスタセルの存在する下側の
    部分のみを、該トランジスタセルを仮固定するマスクが
    露出するまで裏側からエッチングすることによりバイア
    ホールを形成し、該トランジスタセルを周囲の半導体基
    板から切り離す工程と、 該バイアホール内に低熱抵抗性物質を充填する工程とを
    含むことを特徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項７記載の半導体装置の製造方法に
    おいて、 半導体基板上に、下層よりコレクタ層，ベース層，エミ
    ッタ層の順に半導体層を積層し、かつ、該コレクタ層，
    ベース層，エミッタ層上に各コレクタ電極，べース電
    極，エミッタ電極をそれぞれ形成して、ヘテロ接合バイ
    ポーラトランジスタ半導体装置を形成することを特徴と
    する半導体装置の製造方法。
  9. 【請求項９】 請求項７記載の半導体装置の製造方法に
    おいて、 半導体基板上に、下層よりエミッタ層，ベース層，コレ
    クタ層の順に半導体層を積層し、かつ、該ベース層，コ
    レクタ層上に各コレクタ電極，べース電極をそれぞれ形
    成して、ヘテロ接合バイポーラトランジスタ半導体装置
    を形成することを特徴とする半導体装置の製造方法。
JP5111463A 1993-05-13 1993-05-13 半導体装置及びその製造方法 Pending JPH06326330A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5111463A JPH06326330A (ja) 1993-05-13 1993-05-13 半導体装置及びその製造方法
DE4416696A DE4416696A1 (de) 1993-05-13 1994-05-11 Halbleitervorrichtung und Herstellungsverfahren
GB9409633A GB2278017B (en) 1993-05-13 1994-05-13 Semiconductor device and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5111463A JPH06326330A (ja) 1993-05-13 1993-05-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06326330A true JPH06326330A (ja) 1994-11-25

Family

ID=14561880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5111463A Pending JPH06326330A (ja) 1993-05-13 1993-05-13 半導体装置及びその製造方法

Country Status (3)

Country Link
JP (1) JPH06326330A (ja)
DE (1) DE4416696A1 (ja)
GB (1) GB2278017B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109534B2 (en) 2003-04-01 2006-09-19 Seiko Epson Corporation Transistor and electronic device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279562A (ja) * 1994-07-20 1996-10-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
DE19734509C2 (de) * 1997-08-08 2002-11-07 Infineon Technologies Ag Leistungstransistorzelle
JP4316597B2 (ja) 2006-09-15 2009-08-19 株式会社東芝 半導体装置
WO2010070390A1 (en) * 2008-12-16 2010-06-24 Freescale Semiconductor, Inc. High power semiconductor device for wireless applictions and method of forming a high power semiconductor device
JP5269045B2 (ja) * 2010-11-26 2013-08-21 株式会社東芝 電力増幅装置及び連結電力増幅装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2100925B (en) * 1981-06-25 1985-06-05 Standard Telephones Cables Ltd Fabricating integrated circuits
DE3718684A1 (de) * 1987-06-04 1988-12-22 Licentia Gmbh Halbleiterkoerper
JPH01257355A (ja) * 1987-12-14 1989-10-13 Mitsubishi Electric Corp マイクロ波モノリシックｉｃ
KR100307465B1 (ko) * 1992-10-20 2001-12-15 야기 추구오 파워모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109534B2 (en) 2003-04-01 2006-09-19 Seiko Epson Corporation Transistor and electronic device

Also Published As

Publication number Publication date
GB9409633D0 (en) 1994-07-06
GB2278017B (en) 1997-07-30
DE4416696A1 (de) 1994-11-17
GB2278017A (en) 1994-11-16

Similar Documents

Publication Publication Date Title
US3986196A (en) Through-substrate source contact for microwave FET
JPH06310547A (ja) 半導体装置及びその製造方法
US6940157B2 (en) High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same
JPH0897375A (ja) マイクロ波集積回路装置及びその製造方法
JP2003007706A (ja) 半導体装置の製造方法
WO1992002954A1 (en) High power, compound semiconductor device and fabrication process
US5373185A (en) Multilayer vertical transistor having an overlay electrode connected to the top layer of the transistor and to the transistor substrate
JPS6076173A (ja) 対向ゲート‐ソーストランジスタおよびその製造方法
JPH05102200A (ja) 半導体装置
JPH0945692A (ja) 縦型構造トランジスタ及びその製造方法、並びに半導体装置
US20120025204A1 (en) SEMICONDUCTOR DEVICE HAVING Si-SUBSTRATE AND PROCESS TO FORM THE SAME
JP2002270822A (ja) 半導体装置
JPH06326330A (ja) 半導体装置及びその製造方法
JP7332130B2 (ja) 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置
JPS5914906B2 (ja) 電界効果トランジスタの製造方法
JP2669392B2 (ja) 半導体装置およびその実装構造
JPS62211962A (ja) 高周波半導体装置の製造方法
JP2833788B2 (ja) 半導体装置の製造方法
JP2003046094A (ja) ショットキーバリアダイオードおよびその製造方法
JP2629600B2 (ja) 半導体装置およびその製造方法
JP2003069048A (ja) ショットキーバリアダイオードおよびその製造方法
JP3281204B2 (ja) 配線構造及びそのバイヤホール形成方法
JPH079980B2 (ja) 半導体装置の製造方法
JP3343225B2 (ja) 半導体装置の製造方法および半導体装置
JP2003069047A (ja) ショットキーバリアダイオードおよびその製造方法