JPH06326471A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH06326471A JPH06326471A JP5139036A JP13903693A JPH06326471A JP H06326471 A JPH06326471 A JP H06326471A JP 5139036 A JP5139036 A JP 5139036A JP 13903693 A JP13903693 A JP 13903693A JP H06326471 A JPH06326471 A JP H06326471A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- pattern
- layer
- conductor pattern
- wiring layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 基板全面を有効に使用可能で大きな熱伝達率
が得られかつ表面に凹凸を生ずることなくビアホールを
複数層に分割し、コストの低減を図った多層配線基板を
提供する。 【構成】 少なくとも２層以上離れた配線層間を接続す
るコンタクト１，５を有する多層配線基板において、コ
ンタクトが通過する途中の配線層には、配線層間に形成
されるビアホール２，４の包絡域を含む広い導電パター
ン３を形成するとともに、該ビアホールは、隣接する配
線層間で重複しないパターン２，４を形成させる。
が得られかつ表面に凹凸を生ずることなくビアホールを
複数層に分割し、コストの低減を図った多層配線基板を
提供する。 【構成】 少なくとも２層以上離れた配線層間を接続す
るコンタクト１，５を有する多層配線基板において、コ
ンタクトが通過する途中の配線層には、配線層間に形成
されるビアホール２，４の包絡域を含む広い導電パター
ン３を形成するとともに、該ビアホールは、隣接する配
線層間で重複しないパターン２，４を形成させる。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線基板に関し、
特に熱放散のためのサーマルビアホールに関するもので
ある。
特に熱放散のためのサーマルビアホールに関するもので
ある。
【０００２】
【従来の技術】シリコンウエハ基板あるいはプリント基
板等の多層配線基板表面には各種ＩＣ部品が実装され、
これらのＩＣ部品から発生する熱を基板を介して放散さ
せるために基板のＩＣ部品搭載部にサーマルビアホール
（Ｔｈｅｒｍａｌ Ｖｉａ Ｈｏｌｅ）が形成される。
板等の多層配線基板表面には各種ＩＣ部品が実装され、
これらのＩＣ部品から発生する熱を基板を介して放散さ
せるために基板のＩＣ部品搭載部にサーマルビアホール
（Ｔｈｅｒｍａｌ Ｖｉａ Ｈｏｌｅ）が形成される。
【０００３】従来のサーマルビアホールの一例を図４に
示す。基板１３上に絶縁層１２が設けられ内部に複数層
の配線パターン１１が形成される。絶縁層１２の表面に
はパッドパターン１６が形成される。このパッドパター
ン１６上に、図示しないＩＣ部品のリード端子が半田接
合されたり、あるいはワイヤがボンディングされる。こ
のようなＩＣ部品等からの熱を基板１３を介して放散さ
せるためにビアホール１０が形成される。
示す。基板１３上に絶縁層１２が設けられ内部に複数層
の配線パターン１１が形成される。絶縁層１２の表面に
はパッドパターン１６が形成される。このパッドパター
ン１６上に、図示しないＩＣ部品のリード端子が半田接
合されたり、あるいはワイヤがボンディングされる。こ
のようなＩＣ部品等からの熱を基板１３を介して放散さ
せるためにビアホール１０が形成される。
【０００４】一方、従来の多層配線基板における別の放
熱方式として、図５に示すように、ＩＣチップ１４を基
板内に埋込む構造が用いられていた。この構造は、基板
１３上の絶縁層１２内に凹所１５を形成しこの凹所１５
内にＩＣチップ１４を埋設して熱を基板１３側に伝達し
て放散させるものである。
熱方式として、図５に示すように、ＩＣチップ１４を基
板内に埋込む構造が用いられていた。この構造は、基板
１３上の絶縁層１２内に凹所１５を形成しこの凹所１５
内にＩＣチップ１４を埋設して熱を基板１３側に伝達し
て放散させるものである。
【０００５】
【発明が解決しようとする課題】しかしながら、前記図
４に示す従来のサーマルビアホールにおいては、１本の
連続したビアホール１０により上下を連通させていたた
め、このビアホール１０内を熱伝達率の大きい金属で埋
める必要があり、コストが上昇するという問題があっ
た。この場合、単に複数の絶縁層ごとに径を変えて狭い
ビアホール部分を形成したのでは、各層ごとに順次金属
のパターニングを行ってビアホールを連通させた場合、
基板表面が平坦化されず凹凸を生じ部品実装上支障を来
すという問題を生ずる。
４に示す従来のサーマルビアホールにおいては、１本の
連続したビアホール１０により上下を連通させていたた
め、このビアホール１０内を熱伝達率の大きい金属で埋
める必要があり、コストが上昇するという問題があっ
た。この場合、単に複数の絶縁層ごとに径を変えて狭い
ビアホール部分を形成したのでは、各層ごとに順次金属
のパターニングを行ってビアホールを連通させた場合、
基板表面が平坦化されず凹凸を生じ部品実装上支障を来
すという問題を生ずる。
【０００６】また、図５に示すチップ埋設構造において
は、凹所１５の部分に配線パターンを形成することがで
きず、基板の有効使用面積が減少するという問題があっ
た。
は、凹所１５の部分に配線パターンを形成することがで
きず、基板の有効使用面積が減少するという問題があっ
た。
【０００７】本発明は上記従来技術の欠点に鑑みなされ
たものであって、基板全面を有効に使用可能で大きな熱
伝達率が得られかつ表面に凹凸を生ずることなくビアホ
ールを複数層に分割し、コストの低減を図った多層配線
基板の提供を目的とする。
たものであって、基板全面を有効に使用可能で大きな熱
伝達率が得られかつ表面に凹凸を生ずることなくビアホ
ールを複数層に分割し、コストの低減を図った多層配線
基板の提供を目的とする。
【０００８】前記目的を達成するため、本発明において
は、少なくとも２層以上離れた配線層間を接続するコン
タクトを有する多層配線基板において、コンタクトが通
過する途中の配線層には、配線層間に形成されるビアホ
ールの包絡域を含む広い導電パターンを形成するととも
に、該ビアホールは、隣接する配線層間で重複しないパ
ターンを形成させている。
は、少なくとも２層以上離れた配線層間を接続するコン
タクトを有する多層配線基板において、コンタクトが通
過する途中の配線層には、配線層間に形成されるビアホ
ールの包絡域を含む広い導電パターンを形成するととも
に、該ビアホールは、隣接する配線層間で重複しないパ
ターンを形成させている。
【０００９】好ましい実施例においては、前記配線層間
に形成されるビアホールは、第１の配線層間では円形
状、第１の配線層間と隣接する配線層間では該円形部分
を除いた環状に形成される。。
に形成されるビアホールは、第１の配線層間では円形
状、第１の配線層間と隣接する配線層間では該円形部分
を除いた環状に形成される。。
【００１０】別の好ましい実施例においては、前記配線
層間に形成されるビアホールは、第１の配線層間では市
松形状、第１の配線層間と隣接する配線層間では第１の
配線層間で形成した市松形状と相補の関係になる市松形
状に形成される。
層間に形成されるビアホールは、第１の配線層間では市
松形状、第１の配線層間と隣接する配線層間では第１の
配線層間で形成した市松形状と相補の関係になる市松形
状に形成される。
【００１１】本発明に係る多層配線基板を製造する場
合、その製造プロセスは、基板上に絶縁層を形成するス
テップと、該絶縁層上に第１の導体パターンを形成する
ステップと、前記第１の導体パターン上でその領域内
に、熱伝導用ビアホールの外形範囲内の一部をパターニ
ングして形成するステップと、該ビアホールの一部のパ
ターン上に前記第１の導体パターンと同じ形状の第２の
導体パターンを形成するステップと、該第２の導体パタ
ーン上に前記ビアホールの外形範囲内の残りの部分をパ
ターニングして形成するステップと、該ビアホールの残
りの部分のパターン上に前記第１の導体パターンと同じ
形状の第３の導体パターンを形成するステップと、を含
んでいる。
合、その製造プロセスは、基板上に絶縁層を形成するス
テップと、該絶縁層上に第１の導体パターンを形成する
ステップと、前記第１の導体パターン上でその領域内
に、熱伝導用ビアホールの外形範囲内の一部をパターニ
ングして形成するステップと、該ビアホールの一部のパ
ターン上に前記第１の導体パターンと同じ形状の第２の
導体パターンを形成するステップと、該第２の導体パタ
ーン上に前記ビアホールの外形範囲内の残りの部分をパ
ターニングして形成するステップと、該ビアホールの残
りの部分のパターン上に前記第１の導体パターンと同じ
形状の第３の導体パターンを形成するステップと、を含
んでいる。
【００１２】
【作用】ビアホールの外形（包絡線）を含む広い導体パ
ターンを挟んでビアホールを分割して形成し、この中間
層の導体パターンを挟んで隣接するビアホールのパター
ン形状は相互に補い合う重複しない形状であって、最上
面に形成されるパッド用導体パターンのパターン表面は
平坦化される。
ターンを挟んでビアホールを分割して形成し、この中間
層の導体パターンを挟んで隣接するビアホールのパター
ン形状は相互に補い合う重複しない形状であって、最上
面に形成されるパッド用導体パターンのパターン表面は
平坦化される。
【００１３】
【実施例】図１は本発明の実施例に係る多層配線基板の
サーマルビアホール部分の断面図である。例えばシリコ
ンウエハ又はアルミニウム又はセラミックからなる基板
９上にポリイミドからなる第１の絶縁層８を設け、その
上に同じくポリイミドからなる第２の絶縁層７および第
３の絶縁層６が積層される。第１の絶縁層８上にはアル
ミニウム、銅等の金属からなる第１の導体パターン５が
形成される。この第１の導体パターン５は、サーマルビ
アホールの外形包絡線を含む広いパターンである。この
第１の導体パターン５上に同じ金属からなる第１層目の
ビアホール４が形成され、その上に順次第２の導体パタ
ーン３、第２層目のビアホール２および第３の導体パタ
ーン１が積層される。第１、第２および第３の導体パタ
ーン５，３，１は同一形状のパターンである。また第２
の導体パターン３を挟んで積層される第１層目および第
２層目のビアホール２，４は、それぞれ相互に補い合う
重複しない形状のパターンである。即ち、ビアホール全
体の外形内の一部を第１層目のビアホール４が構成し、
残りの部分を第２層目のビアホール２が構成する。
サーマルビアホール部分の断面図である。例えばシリコ
ンウエハ又はアルミニウム又はセラミックからなる基板
９上にポリイミドからなる第１の絶縁層８を設け、その
上に同じくポリイミドからなる第２の絶縁層７および第
３の絶縁層６が積層される。第１の絶縁層８上にはアル
ミニウム、銅等の金属からなる第１の導体パターン５が
形成される。この第１の導体パターン５は、サーマルビ
アホールの外形包絡線を含む広いパターンである。この
第１の導体パターン５上に同じ金属からなる第１層目の
ビアホール４が形成され、その上に順次第２の導体パタ
ーン３、第２層目のビアホール２および第３の導体パタ
ーン１が積層される。第１、第２および第３の導体パタ
ーン５，３，１は同一形状のパターンである。また第２
の導体パターン３を挟んで積層される第１層目および第
２層目のビアホール２，４は、それぞれ相互に補い合う
重複しない形状のパターンである。即ち、ビアホール全
体の外形内の一部を第１層目のビアホール４が構成し、
残りの部分を第２層目のビアホール２が構成する。
【００１４】図２は、上記構成の多層配線基板のビアホ
ール部分の各層のパターン形状を示す平面図である。こ
の例では、第１、第２、第３の導体パターン５，３，１
は、それぞれ（Ａ）（Ｃ）（Ｅ）図に示すように、正方
形である。また、第１層目のビアホール４は、（Ｄ）図
に示すように、４つの小さい正方形からなる市松模様形
状であり、第２層目のビアホール２は、（Ｂ）図に示す
ように、１層目のビアホール４の市松模様に対応した市
松模様形状であって、白黒部分が逆転したパターンであ
る。このようなパターン形状を用いることにより、中間
層におけるビアホール部分（第２の導体パターン３の表
面）にはその下側のビアホール４の形状に応じて凹凸が
形成されるが、この凹凸はその上側のビアホール２の相
補形状により打ち消され、最上表面の第３の導体パター
ン１は平坦化される。
ール部分の各層のパターン形状を示す平面図である。こ
の例では、第１、第２、第３の導体パターン５，３，１
は、それぞれ（Ａ）（Ｃ）（Ｅ）図に示すように、正方
形である。また、第１層目のビアホール４は、（Ｄ）図
に示すように、４つの小さい正方形からなる市松模様形
状であり、第２層目のビアホール２は、（Ｂ）図に示す
ように、１層目のビアホール４の市松模様に対応した市
松模様形状であって、白黒部分が逆転したパターンであ
る。このようなパターン形状を用いることにより、中間
層におけるビアホール部分（第２の導体パターン３の表
面）にはその下側のビアホール４の形状に応じて凹凸が
形成されるが、この凹凸はその上側のビアホール２の相
補形状により打ち消され、最上表面の第３の導体パター
ン１は平坦化される。
【００１５】上記構成の多層配線基板において、最上層
の導体パターン１上にＩＣ部品（図示しない）のリード
端子が半田接合され、中間層あるいは最下層の導体パタ
ーン３，５を介して配線パターン（図示しない）に接続
され所定の回路を構成する。また、ＩＣ部品等の基板表
面に搭載された電子部品から発生した熱は熱伝導率の大
きい金属からなる導体パターン１，３．５およびビアホ
ール２，４を介して基板９側に熱伝達され外部に放散さ
れる。
の導体パターン１上にＩＣ部品（図示しない）のリード
端子が半田接合され、中間層あるいは最下層の導体パタ
ーン３，５を介して配線パターン（図示しない）に接続
され所定の回路を構成する。また、ＩＣ部品等の基板表
面に搭載された電子部品から発生した熱は熱伝導率の大
きい金属からなる導体パターン１，３．５およびビアホ
ール２，４を介して基板９側に熱伝達され外部に放散さ
れる。
【００１６】このような構成の多層配線基板を製造する
場合のプロセスは以下のとおりである。まず、基板９上
に感光性ポリイミドを用いて第１の絶縁層８を形成す
る。次にアルミニウムあるいは銅等の金属を絶縁層８上
に全面蒸着し、マスクを用いたフォトリソグラフィによ
り矩形の第１の導体パターン５をエッチング形成する。
次に第２の絶縁層７をポリイミドのスピンコートにより
形成し、マスクを用いてフォトリソグラフィにより第１
層目のビアホール４を開口する。その後、金属の全面蒸
着を行い、これを前記第１の導体パターン５と同じマス
クを用いてエッチング処理を行い第２の導体パターン３
を形成する。次に、ポリイミドのスピンコートにより第
３の絶縁層６を形成し、これをフォトリソグラフィによ
りエッチング処理して第２層目のビアホール２を開口す
る。次に、金属の全面蒸着を行い、これを前記第１の導
体パターン５と同じマスクを用いてエッチング処理を行
い第１の導体パターン１を形成する。これにより、図１
で示す積層構造が得られる。同様のプロセスを繰り返せ
ば、さらに上側に導体パターンを積層することができ
る。
場合のプロセスは以下のとおりである。まず、基板９上
に感光性ポリイミドを用いて第１の絶縁層８を形成す
る。次にアルミニウムあるいは銅等の金属を絶縁層８上
に全面蒸着し、マスクを用いたフォトリソグラフィによ
り矩形の第１の導体パターン５をエッチング形成する。
次に第２の絶縁層７をポリイミドのスピンコートにより
形成し、マスクを用いてフォトリソグラフィにより第１
層目のビアホール４を開口する。その後、金属の全面蒸
着を行い、これを前記第１の導体パターン５と同じマス
クを用いてエッチング処理を行い第２の導体パターン３
を形成する。次に、ポリイミドのスピンコートにより第
３の絶縁層６を形成し、これをフォトリソグラフィによ
りエッチング処理して第２層目のビアホール２を開口す
る。次に、金属の全面蒸着を行い、これを前記第１の導
体パターン５と同じマスクを用いてエッチング処理を行
い第１の導体パターン１を形成する。これにより、図１
で示す積層構造が得られる。同様のプロセスを繰り返せ
ば、さらに上側に導体パターンを積層することができ
る。
【００１７】図３は、本発明の別の実施例に係る多層の
サーマルビアホールの各層の平面図である。図３の
（Ａ）〜（Ｅ）で示す各層のパターンは、図２の（Ａ）
〜（Ｅ）の各層にそれぞれ対応している。図３の例にお
いては、第１層目のビアホール４が円形であり、第２層
目のビアホール２が、この円形に対応した内孔を有する
環状に形成された構成である。このような円形およびこ
れと相補形状の環状のビアホールパターンを積層するこ
とによっても、前述の実施例と同様に最上層の導体パタ
ーン１の平坦化が図られる。その他の構成、および作用
効果については、前記図２の例と同様である。
サーマルビアホールの各層の平面図である。図３の
（Ａ）〜（Ｅ）で示す各層のパターンは、図２の（Ａ）
〜（Ｅ）の各層にそれぞれ対応している。図３の例にお
いては、第１層目のビアホール４が円形であり、第２層
目のビアホール２が、この円形に対応した内孔を有する
環状に形成された構成である。このような円形およびこ
れと相補形状の環状のビアホールパターンを積層するこ
とによっても、前述の実施例と同様に最上層の導体パタ
ーン１の平坦化が図られる。その他の構成、および作用
効果については、前記図２の例と同様である。
【００１８】なお、ビアホールの形状は、前記矩形の市
松模様や円形に限定されず相互に重複しない各種形状と
することができる。また分割する層の数も２層に限定さ
れず、重複しない３層またはそれ以上の層に分割して全
体として１つのサーマルビアホールの外形を形成させて
もよい。
松模様や円形に限定されず相互に重複しない各種形状と
することができる。また分割する層の数も２層に限定さ
れず、重複しない３層またはそれ以上の層に分割して全
体として１つのサーマルビアホールの外形を形成させて
もよい。
【００１９】
【発明の効果】以上説明したように、本発明において
は、表面層の平坦性を損なうことなくサーマルビアホー
ルを分割して多層構造にし、新たなプロセスを追加する
ことなくコストの低減を図りまた製造プロセスの信頼性
を高めることができる。また、上下の層において金属同
士が必ず接触して熱抵抗の増加が抑えられ、熱放散が効
率良く行われる。
は、表面層の平坦性を損なうことなくサーマルビアホー
ルを分割して多層構造にし、新たなプロセスを追加する
ことなくコストの低減を図りまた製造プロセスの信頼性
を高めることができる。また、上下の層において金属同
士が必ず接触して熱抵抗の増加が抑えられ、熱放散が効
率良く行われる。
【図１】 本発明の実施例に係る多層配線基板のサーマ
ルビアホール部分を示す断面図である。
ルビアホール部分を示す断面図である。
【図２】 本発明の実施例に係る多層配線基板のサーマ
ルビアホールの各層のパターン形状を示す平面図であ
る。
ルビアホールの各層のパターン形状を示す平面図であ
る。
【図３】 本発明の別の実施例に係る多層配線基板のサ
ーマルビアホールの各層のパターン形状を示す平面図で
ある。
ーマルビアホールの各層のパターン形状を示す平面図で
ある。
【図４】 従来の多層配線基板の一例の断面図である。
【図５】 従来の多層配線基板の別の例の断面図であ
る。
る。
１：第３の導体パターン、 ２：第２層目のビアホー
ル、 ３：第２の導体パターン、 ４：第１層目のビア
ホール、 ５：第１の導体パターン、 ６：第３の絶縁
層、 ７：第２の絶縁層、 ８：第１の絶縁層、 ９：
基板。
ル、 ３：第２の導体パターン、 ４：第１層目のビア
ホール、 ５：第１の導体パターン、 ６：第３の絶縁
層、 ７：第２の絶縁層、 ８：第１の絶縁層、 ９：
基板。
Claims (4)
- 【請求項１】 少なくとも２層以上離れた配線層間を接
続するコンタクトを有する多層配線基板において、コン
タクトが通過する途中の配線層には、配線層間に形成さ
れるビアホールの包絡域を含む広い導電パターンを形成
するとともに、該ビアホールは、隣接する配線層間で略
重複しないパターンを形成させることを特徴とする多層
配線基板。 - 【請求項２】 前記配線層間に形成されるビアホール
は、第１の配線層間では円形状、第１の配線層間と隣接
する配線層間では該円形部分を除いた環状に形成するこ
とを特徴とする請求項１に記載の多層配線基板。 - 【請求項３】 前記配線層間に形成されるビアホール
は、第１の配線層間では市松形状、第１の配線層間と隣
接する配線層間では第１の配線層間で形成した市松形状
と相補の関係になる市松形状に形成することを特徴とす
る請求項１に記載の多層配線基板。 - 【請求項４】 基板上に絶縁層を形成するステップと、 該絶縁層上に第１の導体パターンを形成するステップ
と、 前記第１の導体パターン上でその領域内に、熱伝導用ビ
アホールの外形範囲内の一部をパターニングして形成す
るステップと、 該ビアホールの一部のパターン上に前記第１の導体パタ
ーンと同じ形状の第２の導体パターンを形成するステッ
プと、 該第２の導体パターン上に前記ビアホールの外形範囲内
の残りの部分をパターニングして形成するステップと、 該ビアホールの残りの部分のパターン上に前記第１の導
体パターンと同じ形状の第３の導体パターンを形成する
ステップと、を含むことを特徴とする多層配線基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5139036A JPH06326471A (ja) | 1993-05-17 | 1993-05-17 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5139036A JPH06326471A (ja) | 1993-05-17 | 1993-05-17 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326471A true JPH06326471A (ja) | 1994-11-25 |
Family
ID=15235965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5139036A Pending JPH06326471A (ja) | 1993-05-17 | 1993-05-17 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326471A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09331154A (ja) * | 1996-06-11 | 1997-12-22 | Nec Corp | フォトバイアホール及びその形成方法 |
| US7307852B2 (en) | 1999-09-02 | 2007-12-11 | Ibiden Co., Ltd. | Printed circuit board and method for manufacturing printed circuit board |
| US7319197B2 (en) | 2002-05-23 | 2008-01-15 | International Business Machines Corporation | Structure of stacked vias in multiple layer electrode device carriers |
| WO2018216505A1 (ja) * | 2017-05-24 | 2018-11-29 | 日本特殊陶業株式会社 | 配線基板 |
-
1993
- 1993-05-17 JP JP5139036A patent/JPH06326471A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09331154A (ja) * | 1996-06-11 | 1997-12-22 | Nec Corp | フォトバイアホール及びその形成方法 |
| US7307852B2 (en) | 1999-09-02 | 2007-12-11 | Ibiden Co., Ltd. | Printed circuit board and method for manufacturing printed circuit board |
| US7855894B2 (en) | 1999-09-02 | 2010-12-21 | Ibiden Co., Ltd. | Printed circuit board |
| US7995352B2 (en) | 1999-09-02 | 2011-08-09 | Ibiden Co., Ltd. | Printed circuit board |
| US8107253B2 (en) | 1999-09-02 | 2012-01-31 | Ibiden Co., Ltd. | Printed circuit board |
| US8331102B2 (en) | 1999-09-02 | 2012-12-11 | Ibiden Co., Ltd. | Printed circuit board |
| US8780573B2 (en) | 1999-09-02 | 2014-07-15 | Ibiden Co., Ltd. | Printed circuit board |
| US9060446B2 (en) | 1999-09-02 | 2015-06-16 | Ibiden Co., Ltd. | Printed circuit board |
| US7319197B2 (en) | 2002-05-23 | 2008-01-15 | International Business Machines Corporation | Structure of stacked vias in multiple layer electrode device carriers |
| WO2018216505A1 (ja) * | 2017-05-24 | 2018-11-29 | 日本特殊陶業株式会社 | 配線基板 |
| JP2018198271A (ja) * | 2017-05-24 | 2018-12-13 | 日本特殊陶業株式会社 | 配線基板 |
| US10905008B2 (en) | 2017-05-24 | 2021-01-26 | Ngk Spark Plug Co., Ltd. | Wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI269423B (en) | Substrate assembly with direct electrical connection as a semiconductor package | |
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| US5661089A (en) | Method for making a semiconductor chip package with enhanced thermal conductivity | |
| CN100417310C (zh) | 具有散热元件的印刷电路板,其制作方法和包含它的器件 | |
| KR100188620B1 (ko) | 전자적 패키지 | |
| US4195195A (en) | Tape automated bonding test board | |
| US5290971A (en) | Printed circuit board provided with a higher density of terminals for hybrid integrated circuit and method of fabricating the same | |
| US6528734B2 (en) | Semiconductor device and process for fabricating the same | |
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| JP4570610B2 (ja) | 熱伝導が高められた半導体ダイのパッケージ | |
| JP3899059B2 (ja) | 低抵抗高密度信号線をする電子パッケージおよびその製造方法 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JPH03286590A (ja) | セラミック配線基板 | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| JPH06326471A (ja) | 多層配線基板 | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| US8091221B2 (en) | Method of fabricating circuit board | |
| US9532467B2 (en) | Circuit substrate | |
| JP2002164658A (ja) | モジュール基板 | |
| JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
| JP3792472B2 (ja) | 多層配線基板 | |
| JPH09237855A (ja) | セラミックス多層配線基板 | |
| JP3565872B2 (ja) | 薄膜多層配線基板 | |
| JP2656120B2 (ja) | 集積回路用パッケージの製造方法 | |
| JP2002171036A (ja) | 多層基板 |