JPH06349789A - 高集積半導体装置のコンタクトホール形成方法 - Google Patents

高集積半導体装置のコンタクトホール形成方法

Info

Publication number
JPH06349789A
JPH06349789A JP6032410A JP3241094A JPH06349789A JP H06349789 A JPH06349789 A JP H06349789A JP 6032410 A JP6032410 A JP 6032410A JP 3241094 A JP3241094 A JP 3241094A JP H06349789 A JPH06349789 A JP H06349789A
Authority
JP
Japan
Prior art keywords
contact hole
etching
forming
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6032410A
Other languages
English (en)
Other versions
JP2667360B2 (ja
Inventor
Sung-Wook Park
星▲ウック▼ 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH06349789A publication Critical patent/JPH06349789A/ja
Application granted granted Critical
Publication of JP2667360B2 publication Critical patent/JP2667360B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 層間絶縁膜に形成されるコンタクトホールを
最小化し、半導体装置の集積度を限界値以上に向上させ
得るコンタクトホールの形成方法を提供する。 【構成】 半導体基板１０に素子分離絶縁膜１２と不純
物拡散領域１４、該拡散領域間のチャネル領域の上部
に、ゲート酸化膜１６とゲート電極１８及び層間絶縁膜
２２を形成する。層間絶縁膜の上に第１高選択エッチン
グ膜２４を形成し、さらに該エッチング膜に対して極め
て大きなエッチング比をもつエッチング補助物質層の酸
化膜層２６を形成する。第１エッチング膜が露出するよ
う酸化膜層に擬似コンタクトホール３０を形成し、該ホ
ールの側壁を中央部が突出するよう円形に変形させ、側
壁中央部と下段部が直線となるよう該ホールの隅部分に
第２高選択エッチング膜３２を埋込む。異方性エッチン
グにより酸化膜２６を除去し、配線層でなる底面と層間
絶縁膜及び選択エッチ膜でなる側壁の微細孔を形成す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は多層配線構造を有する高
集積半導体装置において、層間絶縁膜の上部及び下部に
形成された金属配線層を電気的に接続されるための金属
コンタクトを製造するための方法に関し、特にコンタク
トホールの大きさを最小化し半導体装置の集積度を向上
させることができる高集積半導体装置のコンタクトホー
ル形成方法に関するものである。
【０００２】通常のＤＲＡＭ（Dynamic Random Access
Memory）、ＳＲＡＭ（Static Random Access Memory)及
びＡＳＩＣ（Application Specific Integraed Circui
t）等のような高集積半導体装置は多数の配線層と、さ
らに層間絶縁膜の上部及び下部に位置した配線層を電気
的に接続させるため層間絶縁膜に形成されたコンタクト
を備える。また、高集積半導体装置の集積度はコンタク
トの大きさが小さくなるほど大きくなる。コンタクトの
大きさはコンタクトホールの大きさにより決定される。
しかし、コンタクトホールの大きさは露光装置のような
半導体製造装置等の限界により一定の大きさ以下にする
ことができなかった。このため、既存の高集積半導体装
置の集積度は限界値以上に向上され得なかった。
【０００３】
【発明が解決しようとする課題】従って、本発明の目的
は層間絶縁膜に形成するコンタクトホールを最小化し、
半導体装置の集積度を限界値以上に向上させ得る高集積
半導体装置のコンタクトホール形成方法を提供すること
にある。
【０００４】
【課題を解決するための手段】このような目的を達成す
るため、本発明の高集積半導体装置のコンタクトホール
形成方法は、自身の上部に配線層パターンを形成した半
導体基板を提供する段階と、配線層パターンを含む半導
体基板の全表面に層間絶縁膜を形成する段階と、層間絶
縁膜の上部に選択エッチング膜を形成する段階と、選択
エッチング膜の上部に選択エッチング膜に対し非常に大
きいエッチング比を有するエッチング補助物質層を形成
する段階と、選択エッチング膜が露出されるようエッチ
ング補助物質層を擬似コンタクトホールを形成する段階
と、擬似コンタクトホールの側壁を中央部が突出される
よう半円形に変形させる段階と、擬似コンタクトホール
の側壁の中央部と下段部が直線を成すよう、コンタクト
ホールの隅部分に選択エッチング物質を埋め込む段階
と、エッチング補助物質層が除去されるようにし、さら
に配線層パターンで成る底面と層間絶縁膜及び選択エッ
チング膜で成る側壁を有する微細なコンタクトホールが
形成されるよう非等方性エッチングする段階とを具備す
ることとした。
【０００５】
【作用】本発明の高集積半導体装置のコンタクトホール
形成方法によれば、エッチング比が異なる物質をエッチ
ングして層間絶縁膜が形成される。従って、コンタクト
ホールの大きさを半導体製造装置による限界値以下に減
少させることができる。
【０００６】
【実施例】図１には、素子分離絶縁膜１２により区分し
た素子領域に形成された不純物拡散領域等１４と、不純
物拡散領域等１４の間のチャネル領域の上部に積層され
たゲート酸化膜パターン１６及びゲート電極パターン１
８を有する半導体基板１０が示されている。そして、不
純物拡散領域等１４は、導電性を有しており、図中の２
つのゲート電極パターン１８により構成されるそれぞれ
のトランジスタのソース領域を共通領域として接続する
配線パターンを形成している。
【０００７】ゲート電極パターン１８を含む半導体基板
１０の全表面には酸化膜２０、層間絶縁膜２２、第１高
選択エッチング膜２４及びこの選択エッチング膜に対し
て非常に大きいエッチング比を有するエッチング補助物
質層であるオキサイド層２６（シリコン酸化膜）が順次
堆積される。層間絶縁膜２２は酸化膜で形成され、第１
高選択エッチング膜２４はオキサイド層２６に比べて非
常に低いエッチング比を有する（エッチングされにく
い）シリコン窒化膜又はポリシリコンで形成される。さ
らにオキサイド層２６はリン（Ｐ）又はホウ素（Ｂ）及
びリン（Ｐ）が不純物として含まれたオキサイド（ＰＳ
ＧまたはＢＰＳＧ）を堆積することにより形成される。
【０００８】図２にはオキサイド層２６の上部に形成さ
れたマスクパターン２８と、またマスクパターン２８の
間に露出したオキサイド層２６に形成された擬似コンタ
クトホール３０を備えた半導体装置が示されている。擬
似コンタクトホール３０は、マスクパターン２８の間で
露出したオキサイド層２６がエッチングされることによ
り形成される。さらに、擬似コンタクトホール３０は第
１高選択エッチング膜２４で成る底面を有する。マスク
パターン２８は、擬似コンタクトホール３０が形成され
た後に除去される。
【０００９】図３に示された半導体装置において、オキ
サイド層２６の穴で規定される擬似コンタクトホール３
０の側壁は中央部が突出されるよう半円状に変形されて
おり、さらに擬似コンタクトホール３０の側壁及び底面
とオキサイド層２６の表面には第２高選択エッチング膜
３２が堆積される。そして、擬似コンタクトホール３２
の側壁の中央部と下段部が直線を成すよう、コンタクト
ホール３２の半円形側壁と第１高選択エッチング膜２４
の上面とで規定される隅部分に選択エッチング物質とし
て第２高選択エッチング膜３２が埋め込まれる。
【００１０】擬似コンタクトホール３０の半円形側壁
は、マスクパターンが除去された後、窒素又は酸素雰囲
気を有する高温急速熱処理装置（即ち、窒素又は酸素気
体が充填された高温急速熱処理装置）の内部で熱処理さ
れることにより形成される。また、第２高選択エッチン
グ膜３２は第１高選択エッチング膜２４と同じくシリコ
ン窒化膜又はポリシリコンで形成される。
【００１１】図４には、擬似コンタクトホール３０の側
壁の下段部に残存する第２高選択エッチング膜３２の残
有物３２Ａを有する半導体装置が示されている。第２高
選択エッチング膜３２の残有物３２Ａは、第２高選択エ
ッチング膜３２が非等方性エッチング（異方性エッチン
グ）されることにより形成される。
【００１２】さらに、オキサイド層２６は非等方性エッ
チングを行うブランキットオキサイドエッチング法（全
面オキサイドエッチング法）により除去される。このブ
ランキットオキサイドエッチング工程の際、オキサイド
層２６の間で露出された第１高選択エッチング膜２４
と、また露出された第１高選択エッチング膜２４の下部
に位置した層間絶縁膜２２及び酸化膜２０がエッチング
され、図５に示されたようにコンタクトホール３４が形
成される。コンタクトホール３４は図２に示された擬似
コンタクトホール３０に比べて小さい径を有する。さら
に、コンタクトホール３４の大きさは、図１乃至図４に
示されたオキサイド層２６の厚さ又は熱処理工程での熱
処理温度により調節することができる。例えば、オキサ
イド層２６を厚くしたり又は熱処理温度を高めた場合、
オキサイド層２６の（メルト）フローが多く生じること
となりコンタクトホール３４の大きさは減少する。
【００１３】図６において、コンタクトホール３４に形
成された配線ライン３６、配線ライン３６及び層間絶縁
膜２２の間に形成された第１高選択エッチング膜パター
ン２４Ａを有する半導体装置が示されている。配線ライ
ン３６はコンタクトホール３４を含んだ半導体基板の全
表面に導電層を蒸着し、マスクパターンを利用してこの
導電層をエッチングすることにより形成される。また、
第１高選択エッチング膜パターン２４Ａは配線ライン３
６の形成課程の後、第１高選択エッチング膜２４がエッ
チングされることにより形成される。
【００１４】
【発明の効果】上述したように、本発明の高集積半導体
装置のコンタクトホール形成方法は、エッチング比の異
なる物質をエッチングし、コンタクトホールの大きさを
半導体製造装置による限界値以下に減少させることがで
きる利点を提供する。
【図面の簡単な説明】
【図１】本発明に係る高集積半導体装置のコンタクトホ
ールの形成方法により微細コンタクトホールが製造され
る工程を説明する半導体装置の断面図である。
【図２】本発明に係る高集積半導体装置のコンタクトホ
ールの形成方法により微細コンタクトホールが製造され
る工程を説明する半導体装置の断面図である。
【図３】本発明に係る高集積半導体装置のコンタクトホ
ールの形成方法により微細コンタクトホールが製造され
る工程を説明する半導体装置の断面図である。
【図４】本発明に係る高集積半導体装置のコンタクトホ
ールの形成方法により微細コンタクトホールが製造され
る工程を説明する半導体装置の断面図である。
【図５】本発明に係る高集積半導体装置のコンタクトホ
ールの形成方法により微細コンタクトホールが製造され
る工程を説明する半導体装置の断面図である。
【図６】本発明に係る高集積半導体装置のコンタクトホ
ールの形成方法により微細コンタクトホールが製造され
る工程を説明する半導体装置の断面図である。
【符号の説明】
１０…半導体基板、１２…素子分離絶縁膜、１４…不純
物拡散領域、１６…ゲート酸化膜パターン、１８…ゲー
ト電極パターン、２０…酸化膜、２２…層間絶縁膜、２
４…第１高選択エッチング膜、２４Ａ…第１高選択エッ
チング膜パターン、２６…オキサイド層、２８…マスク
パターン、３０…擬似コンタクトホール、３２…第２高
選択エッチング膜、３２Ａ…残有物、３４…コンタクト
ホール、３６…配線ライン。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 上部に配線層パターンが形成された半導
    体基板を提供する段階と、 前記配線層パターンを含む前記半導体基板の全表面に層
    間絶縁膜を形成する段階と、 前記層間絶縁膜の上部に選択エッチング膜を形成する段
    階と、 前記選択エッチング膜の上部に、前記選択エッチング膜
    に対して非常に大きいエッチング比を有するエッチング
    補助物質層を形成する段階と、 前記選択エッチング膜が露出するよう、前記エッチング
    補助物質層に擬似コンタクトホールを形成する段階と、 前記擬似コンタクトホールの側壁の中央部が突出される
    よう、半円形に変形される段階と、 前記擬似コンタクトホールの側壁の中央部と下段部が直
    線を成すよう、前記コンタクトホールの隅部分に選択エ
    ッチング物質を埋め込む段階と、 前記エッチング補助物質層が除去されるようにし、さら
    に前記配線層パターンで成る底面と前記層間絶縁膜及び
    選択エッチング膜で成る側壁を有する微細なコンタクト
    ホールが形成されるよう、非等方性にエッチングする段
    階とを備えたことを特徴とする高集積半導体装置のコン
    タクトホール形成方法。
  2. 【請求項２】前記選択エッチング膜がシリコン窒化膜で
    形成され、前記エッチング補助物質がオキサイド層で形
    成されたことを特徴とする請求項１記載の高集積半導体
    装置のコンタクトホールの形成方法。
  3. 【請求項３】前記非等方性エッチング段階が、全面オキ
    サイドエッチング法を利用したことを特徴とする請求項
    ２記載の高集積半導体装置のコンタクトホール形成方
    法。
  4. 【請求項４】前記擬似コンタクトホールの側壁の変形
    は、窒素気体を内蔵した高温急速熱処理装置により熱処
    理されて行われることを特徴とする請求項３記載の高集
    積半導体装置のコンタクトホール形成方法。
  5. 【請求項５】 前記高温急速熱処理装置が、窒素気体の
    代りに酸素気体を内蔵することを特徴とする請求項４記
    載の高集積半導体装置のコンタクトホール形成方法。
  6. 【請求項６】 前記エッチング補助物質層を形成する前
    記オキサイドが、不純物としてリン（Ｐ）を含むことを
    特徴とする請求項５記載の高集積半導体装置のコンタク
    トホール形成方法。
  7. 【請求項７】 前記エッチング補助物質層を形成する前
    記オキサイドが、不純物としてホウ素（Ｂ）を追加して
    含むことを特徴とする請求項６記載の高集積半導体装置
    のコンタクトホール形成方法。
  8. 【請求項８】 前記選択エッチング膜がシリコン窒化膜
    の代りに、ポリシリコンで形成されたことを特徴とする
    請求項２記載の高集積半導体装置のコンタクトホール形
    成方法。
  9. 【請求項９】 前記非等方性エッチング段階が、全面オ
    キサイドエッチング法を利用したことを特徴とする請求
    項８記載の高集積半導体装置のコンタクトホール形成方
    法。
JP6032410A 1993-03-02 1994-03-02 半導体装置のコンタクトホール形成方法 Expired - Fee Related JP2667360B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93-02955 1993-03-02
KR93002955A KR960009100B1 (en) 1993-03-02 1993-03-02 Manufacturing method of minute contact hole for highly integrated device

Publications (2)

Publication Number Publication Date
JPH06349789A true JPH06349789A (ja) 1994-12-22
JP2667360B2 JP2667360B2 (ja) 1997-10-27

Family

ID=19351432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6032410A Expired - Fee Related JP2667360B2 (ja) 1993-03-02 1994-03-02 半導体装置のコンタクトホール形成方法

Country Status (3)

Country Link
US (1) US5368682A (ja)
JP (1) JP2667360B2 (ja)
KR (1) KR960009100B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559486B2 (en) 1999-12-01 2003-05-06 Nec Electronics Corporation Etching mask, process for forming contact holes using same, and semiconductor device made by the process

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5464794A (en) * 1994-05-11 1995-11-07 United Microelectronics Corporation Method of forming contact openings having concavo-concave shape
US5874359A (en) * 1995-04-27 1999-02-23 Industrial Technology Research Institute Small contacts for ultra large scale integration semiconductor devices without separation ground rule
US5851923A (en) * 1996-01-18 1998-12-22 Micron Technology, Inc. Integrated circuit and method for forming and integrated circuit
US5795822A (en) * 1996-08-07 1998-08-18 Vanguard International Semiconductor Corporation Method for manufacturing an aligned opening in an integrated circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6236827A (ja) * 1985-08-10 1987-02-17 Nippon Gakki Seizo Kk 選択エツチング方法
JPS6255938A (ja) * 1985-09-05 1987-03-11 Matsushita Electronics Corp 半導体装置の製造方法
JPS63177523A (ja) * 1987-01-19 1988-07-21 Matsushita Electric Ind Co Ltd コンタクトホ−ル形成方法
JPH01274452A (ja) * 1988-04-26 1989-11-02 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654113A (en) * 1984-02-10 1987-03-31 Fujitsu Limited Process for fabricating a semiconductor device
JPS6184024A (ja) * 1984-10-02 1986-04-28 Nec Corp 半導体装置の製造方法
KR920004541B1 (ko) * 1989-05-30 1992-06-08 현대전자산업 주식회사 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법
US5275972A (en) * 1990-02-19 1994-01-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window
JP2545154B2 (ja) * 1990-06-04 1996-10-16 松下電器産業株式会社 コンタクト構造の形成方法
US5166088A (en) * 1990-07-03 1992-11-24 Sharp Kabushiki Kaisha Method of manufacturing semiconductor device contact vias in layers comprising silicon nitride and glass
KR950000660B1 (ko) * 1992-02-29 1995-01-27 현대전자산업 주식회사 고집적 소자용 미세콘택 형성방법
US5269880A (en) * 1992-04-03 1993-12-14 Northern Telecom Limited Tapering sidewalls of via holes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6236827A (ja) * 1985-08-10 1987-02-17 Nippon Gakki Seizo Kk 選択エツチング方法
JPS6255938A (ja) * 1985-09-05 1987-03-11 Matsushita Electronics Corp 半導体装置の製造方法
JPS63177523A (ja) * 1987-01-19 1988-07-21 Matsushita Electric Ind Co Ltd コンタクトホ−ル形成方法
JPH01274452A (ja) * 1988-04-26 1989-11-02 Fujitsu Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559486B2 (en) 1999-12-01 2003-05-06 Nec Electronics Corporation Etching mask, process for forming contact holes using same, and semiconductor device made by the process
US6617245B2 (en) 1999-12-01 2003-09-09 Nec Electronics Corporation Etching mask, process for forming contact holes using same, and semiconductor device made by the process

Also Published As

Publication number Publication date
JP2667360B2 (ja) 1997-10-27
US5368682A (en) 1994-11-29
KR940022786A (ko) 1994-10-21
KR960009100B1 (en) 1996-07-10

Similar Documents

Publication Publication Date Title
US7179706B2 (en) Permeable capacitor electrode
KR960005245B1 (ko) 반도체장치의 제조방법
TWI271806B (en) Method for fabricating semiconductor device
JPH0774320A (ja) 半導体装置の製造方法
TW201507109A (zh) 半導體裝置之製造方法
JPH10116905A (ja) 半導体装置の製造方法
JPH06349789A (ja) 高集積半導体装置のコンタクトホール形成方法
JP2007324490A (ja) 半導体装置の製造方法
TWI222704B (en) Method for forming interlayer dielectric layer and method of preventing contact defects
KR100474953B1 (ko) 반도체장치및그제조방법
KR100291415B1 (ko) 반도체장치의콘택형성방법
JPH11261033A (ja) Ｄｒａｍ素子の製造方法
JPH06216006A (ja) 半導体装置の製造方法
KR100357189B1 (ko) 반도체 소자 및 그 제조 방법
JP3996510B2 (ja) 半導体装置の製造方法
JPH023303B2 (ja)
TW200908155A (en) Method for fabricating line type recess channel MOS transistor device
JPH08125138A (ja) 半導体装置およびその製造方法
KR940009632B1 (ko) 표면적이 증대된 전하저장전극 제조방법
JP2000228503A (ja) 半導体装置の製造方法
JPH0429327A (ja) 半導体装置およびその製造方法
KR100223739B1 (ko) 반도체 소자의 전하저장전극 형성 방법
JPH0563152A (ja) 半導体装置およびその製造方法
JPS6060768A (ja) 絶縁ゲ−ト形半導体装置の製造方法
JPS58199536A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees