JPH0648781B2 - ジョセフソン駆動回路 - Google Patents
ジョセフソン駆動回路Info
- Publication number
- JPH0648781B2 JPH0648781B2 JP59217750A JP21775084A JPH0648781B2 JP H0648781 B2 JPH0648781 B2 JP H0648781B2 JP 59217750 A JP59217750 A JP 59217750A JP 21775084 A JP21775084 A JP 21775084A JP H0648781 B2 JPH0648781 B2 JP H0648781B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- circuit
- bias current
- driven line
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はジョセフソン駆動回路に関する。
（従来技術とその問題点） 入力信号が入力されたときに被駆動線路に出力電流を送
り出すジョセフソン素子を用いた駆動回路は論理装置の
出力回路やジョセフソン記憶装置の制御線駆動回路とし
て用いられる。
り出すジョセフソン素子を用いた駆動回路は論理装置の
出力回路やジョセフソン記憶装置の制御線駆動回路とし
て用いられる。
従来、このような駆動回路として、量子干渉計を用いた
直流駆動型の駆動回路（文献：Ｓ．Ｍ．Faris,W.H.Henk
els,E.A.Valsamskis,H.H.Zappe,アイビーエム・ジャー
ナル・オブ・リサーチ・アンド・デイベロップメント
（ＩＢＭ Journal of Research and Development）第
２４巻(1980)，頁１４３が知られている。
直流駆動型の駆動回路（文献：Ｓ．Ｍ．Faris,W.H.Henk
els,E.A.Valsamskis,H.H.Zappe,アイビーエム・ジャー
ナル・オブ・リサーチ・アンド・デイベロップメント
（ＩＢＭ Journal of Research and Development）第
２４巻(1980)，頁１４３が知られている。
第４図は、従来の２接合量子干渉計を用いた駆動回路の
一例の回路図である。
一例の回路図である。
第４図の回路はジョセフソン素子４０１，４０２と抵抗
４０３とで構成される２接合量子干渉計４０４と被駆動
線路４０５とで構成されている。端子４０６，４０７と
から２接合量子干渉計４０４に直流のバイアス電流を供
給し、端子４０８に入力信号が入力されると、２接合量
子干渉計４０４が電圧状態にスイッチし、被駆動線路４
０５に出力電流を送り出す。被駆動線路４０５は、超伝
導ストリップ線路であり、インダクタンスとキャパシタ
ンスからなる分布定数回路である。
４０３とで構成される２接合量子干渉計４０４と被駆動
線路４０５とで構成されている。端子４０６，４０７と
から２接合量子干渉計４０４に直流のバイアス電流を供
給し、端子４０８に入力信号が入力されると、２接合量
子干渉計４０４が電圧状態にスイッチし、被駆動線路４
０５に出力電流を送り出す。被駆動線路４０５は、超伝
導ストリップ線路であり、インダクタンスとキャパシタ
ンスからなる分布定数回路である。
この駆動回路を繰返し動作させるためには、被駆動線路
４０５の出力電流を零に立ち下げる必要がある。この駆
動回路においては、バイアス電流を直流または交流で供
給することができる。ところが２接合量子干渉計４０４
の負荷である被駆動線路４０５は、インダクタンス負荷
であるため、被駆動線路４０５を流れる電流を零に立ち
下げるためには、被駆動線路４０５に特別なリセット回
路手段を挿入する必要があるという欠点がある。
４０５の出力電流を零に立ち下げる必要がある。この駆
動回路においては、バイアス電流を直流または交流で供
給することができる。ところが２接合量子干渉計４０４
の負荷である被駆動線路４０５は、インダクタンス負荷
であるため、被駆動線路４０５を流れる電流を零に立ち
下げるためには、被駆動線路４０５に特別なリセット回
路手段を挿入する必要があるという欠点がある。
（発明の目的） 本発明の目的は、前述した従来のジョセフソン駆動回路
の欠点を除き、被駆動線路に特別なリセット回路手段を
必要とせずに高速のリセット動作を行なうことのできる
ジョセフソン駆動回路を提供することにある。
の欠点を除き、被駆動線路に特別なリセット回路手段を
必要とせずに高速のリセット動作を行なうことのできる
ジョセフソン駆動回路を提供することにある。
（発明の構成） 上記目的を達成するために、本発明は、ジョセフソン論
理回路と、前記ジョセフソン論理回路の出力端に接続さ
れた被駆動線路の入力端と、前記被駆動線路の出力端に
接続された負荷抵抗とから構成されたジョセフソン駆動
回路において、前記ジョセフソン論理回路とバイアス電
流源との間にバイアス電流立ち下げ回路手段を接続する
ことによってバイアス電流を急激に立下げ、前記ジョセ
フソン論理回路にパンチスルー現象を生じさせ、前記被
駆動線路に流れる電流を高速に零に減少させるようにし
たものである。
理回路と、前記ジョセフソン論理回路の出力端に接続さ
れた被駆動線路の入力端と、前記被駆動線路の出力端に
接続された負荷抵抗とから構成されたジョセフソン駆動
回路において、前記ジョセフソン論理回路とバイアス電
流源との間にバイアス電流立ち下げ回路手段を接続する
ことによってバイアス電流を急激に立下げ、前記ジョセ
フソン論理回路にパンチスルー現象を生じさせ、前記被
駆動線路に流れる電流を高速に零に減少させるようにし
たものである。
（発明の原理及び作用） 次に、本発明の原理及び作用について説明する。
第１図は本発明の原理を説明するためのブロック図であ
る。
る。
本発明のジョセフソン駆動回路は、ジョセフソン論理回
路１０１とジョセフソン素子を用いたバイアス電流立ち
下げ回路手段１０２と、被駆動線路１０３と負荷抵抗１
０４から構成される。バイアス電流は、端子１０６，１
０７間に加えられ入力信号は、端子１０８から加えられ
る。ジョセフソン論理回路１０１には、従来から知られ
ているＲＣＪＬ論理和回路（文献：J.Sone,T.Yoshida a
nd H.Abe,アプライド・フィジックス・レター（Applied
Physics Letter）第４０巻，第８号，頁７４１−７４
４，１９８２）や公知のＪＡＷＳ論理和回路（文献：T.
A.Fulton,S.S.Pei and L.N.Ounkleberger,第３４巻，第
１０号，頁７０９−７１１，１９７９）等のジョセフソ
ン論理回路を用いる。ジョセフソン論理回路１０１は、
バイアス電流が供給された状態で端子１０８に入力信号
が入力されると被駆動線路１０３へ出力信号を送り出
す。被駆動線路１０３は、超伝導ストリップ線路であり
インダクタンスとキャパシタンスからなる分布定数回路
である。
路１０１とジョセフソン素子を用いたバイアス電流立ち
下げ回路手段１０２と、被駆動線路１０３と負荷抵抗１
０４から構成される。バイアス電流は、端子１０６，１
０７間に加えられ入力信号は、端子１０８から加えられ
る。ジョセフソン論理回路１０１には、従来から知られ
ているＲＣＪＬ論理和回路（文献：J.Sone,T.Yoshida a
nd H.Abe,アプライド・フィジックス・レター（Applied
Physics Letter）第４０巻，第８号，頁７４１−７４
４，１９８２）や公知のＪＡＷＳ論理和回路（文献：T.
A.Fulton,S.S.Pei and L.N.Ounkleberger,第３４巻，第
１０号，頁７０９−７１１，１９７９）等のジョセフソ
ン論理回路を用いる。ジョセフソン論理回路１０１は、
バイアス電流が供給された状態で端子１０８に入力信号
が入力されると被駆動線路１０３へ出力信号を送り出
す。被駆動線路１０３は、超伝導ストリップ線路であり
インダクタンスとキャパシタンスからなる分布定数回路
である。
次に、この回路の動作原理を説明する。
(1)バイアス電流を端子１０６，１０７間に加えた状態
で、入力信号を端子１０８へ加えると、ジョセフソン論
理回路１０１が電圧状態にスイッチし被駆動線路１０３
に出力電流を送り出す。このとき、ジョセフソン論理回
路１０１が零電圧状態にリセットしないように抵抗１０
４の値を適切に選ぶ。
で、入力信号を端子１０８へ加えると、ジョセフソン論
理回路１０１が電圧状態にスイッチし被駆動線路１０３
に出力電流を送り出す。このとき、ジョセフソン論理回
路１０１が零電圧状態にリセットしないように抵抗１０
４の値を適切に選ぶ。
(2)バイアス電流立ち下げ回路手段１０２によりジョセ
フソン論理回路１０１に流れていたバイアス電流を時定
数Ｌ／Ｒで決まる時間よりも短い時間で急激に立ち下げ
る。このとき、被駆動線路１０３に流れている電流は、
被駆動線路１０３の大きなインダクタンスのためバイア
ス電流の急激な立ち下がりに追随することができない。
その結果、ジョセフソン論理回路１０１のジョセフソン
素子を流れる電流は、バイアス電流の立ち下がりよりも
急激に立ち下がり、零に達した後も負の電流が時定数Ｌ
／Ｒの時間流れる。ここでＬは、被駆動線路１０３のイ
ンダクタンス、Ｒは端子１０９から論理回路１０１を見
た時の端子１０９とグランド間の合成抵抗に抵抗１０４
を加えたものである。
フソン論理回路１０１に流れていたバイアス電流を時定
数Ｌ／Ｒで決まる時間よりも短い時間で急激に立ち下げ
る。このとき、被駆動線路１０３に流れている電流は、
被駆動線路１０３の大きなインダクタンスのためバイア
ス電流の急激な立ち下がりに追随することができない。
その結果、ジョセフソン論理回路１０１のジョセフソン
素子を流れる電流は、バイアス電流の立ち下がりよりも
急激に立ち下がり、零に達した後も負の電流が時定数Ｌ
／Ｒの時間流れる。ここでＬは、被駆動線路１０３のイ
ンダクタンス、Ｒは端子１０９から論理回路１０１を見
た時の端子１０９とグランド間の合成抵抗に抵抗１０４
を加えたものである。
ジョセフソン論理回路１０１のジョセフソン素子の両端
の電圧が零になったときに、前述した負の電流の絶対値
がジョセフソン素子が電圧状態を維持するのに要する最
小の電流値より大きければ、ジョセフソン素子が負の電
圧状態に遷移するパンチスルー現象（文献：E.P.Harris
and W.H.Chang・アイ・イー・イー・イー・トランザク
ション・オン・マグネティズム（IEEE Transaction on
Magnetism），第１巻，第１号，頁６０３−６０６，１
９８１）が現われる。バイアス電流の立ち下がり時に、
ジョセフソン素子がパンチスルー現象を起すと、ジョセ
フソン素子は高インピーダンス状態に保持される。従っ
て時定数Ｌ／ＲのＲが大きくなるためパンチスルー現象
が現われない場合に比して、被駆動線路の電流を、短い
時間で立ち下げることができる。
の電圧が零になったときに、前述した負の電流の絶対値
がジョセフソン素子が電圧状態を維持するのに要する最
小の電流値より大きければ、ジョセフソン素子が負の電
圧状態に遷移するパンチスルー現象（文献：E.P.Harris
and W.H.Chang・アイ・イー・イー・イー・トランザク
ション・オン・マグネティズム（IEEE Transaction on
Magnetism），第１巻，第１号，頁６０３−６０６，１
９８１）が現われる。バイアス電流の立ち下がり時に、
ジョセフソン素子がパンチスルー現象を起すと、ジョセ
フソン素子は高インピーダンス状態に保持される。従っ
て時定数Ｌ／ＲのＲが大きくなるためパンチスルー現象
が現われない場合に比して、被駆動線路の電流を、短い
時間で立ち下げることができる。
(3)ジョセフソン素子にパンチスルー現象を生じさせる
条件は被駆動線路のインダクタンスとジョセフソン論理
回路１０１の素子の値およびバイアス電流の立ち下げ時
間に主に依存する。パンチスルー現象の発生する確率Ｐ
は、下記の式により近似的に評価することができる（上
記文献参照）。
条件は被駆動線路のインダクタンスとジョセフソン論理
回路１０１の素子の値およびバイアス電流の立ち下げ時
間に主に依存する。パンチスルー現象の発生する確率Ｐ
は、下記の式により近似的に評価することができる（上
記文献参照）。
ここで、Ｉｂはバイアス電流値、Iminはジョセフソン接
合が電圧状態を維持するために必要な最小の電流値、τ
はバイアス電流の立ち下げ時間、Ｃはジョセフソン接合
のキャパシタンス値、ＲＳはジョセフソン接合のサブギ
ャップ抵抗値である。通常IminはＩｂの数％であるた
め、τをＲＳＣで決まる時定数よりも小さくすればパン
チスルー確率は１即ち100％に近づく。この条件から決
定されるバイアス電流の立ち下げ時間よりも短い時間
で、バイアス電流立ち下げ回路手段によってバイアス電
流を立ち下げることにより、前記ジョセフソン素子にパ
ンチスルー現象を生じさせることができる。
合が電圧状態を維持するために必要な最小の電流値、τ
はバイアス電流の立ち下げ時間、Ｃはジョセフソン接合
のキャパシタンス値、ＲＳはジョセフソン接合のサブギ
ャップ抵抗値である。通常IminはＩｂの数％であるた
め、τをＲＳＣで決まる時定数よりも小さくすればパン
チスルー確率は１即ち100％に近づく。この条件から決
定されるバイアス電流の立ち下げ時間よりも短い時間
で、バイアス電流立ち下げ回路手段によってバイアス電
流を立ち下げることにより、前記ジョセフソン素子にパ
ンチスルー現象を生じさせることができる。
（実施例） 次に、本発明の実施例について図面を用いて説明する。
第２図は本発明の第１の実施例の回路図である。
第２図において、ジョセフソン論理回路としてＲＣＪＬ
論理和回路２０１を用い、バイアス電流立ち下げ回路手
段２０２には３接合量子干渉計を用いている。その他、
第１図と同じ素子に対しては同じ番号で示してある。Ｒ
ＣＪＬ論理和回路２０１は、入出力分離用ジョセフソン
素子２０３とスイッチングゲートとしてのジョセフソン
素子２０４，２０５と、入力抵抗２０６と、抵抗２０７
〜２０９とから構成される。バイアス電流立ち下げ回路
手段２０２は、ジョセフソン素子２１０〜２１２と入力
信号線路の負荷抵抗２１３と抵抗２１４とから構成され
る。
論理和回路２０１を用い、バイアス電流立ち下げ回路手
段２０２には３接合量子干渉計を用いている。その他、
第１図と同じ素子に対しては同じ番号で示してある。Ｒ
ＣＪＬ論理和回路２０１は、入出力分離用ジョセフソン
素子２０３とスイッチングゲートとしてのジョセフソン
素子２０４，２０５と、入力抵抗２０６と、抵抗２０７
〜２０９とから構成される。バイアス電流立ち下げ回路
手段２０２は、ジョセフソン素子２１０〜２１２と入力
信号線路の負荷抵抗２１３と抵抗２１４とから構成され
る。
この第１の実施例のジョセフソン駆動回路は、次のよう
に動作する。
に動作する。
(1)バイアス電流を端子１０６，１０７間に加えた状態
で、入力信号を端子１０８へ加えると、ＲＣＪＬ論理和
回路２０１のジョセフソン素子２０３〜２０５が電圧状
態にスイッチし、被駆動線路１０３に出力電流を送り出
す。このとき、ＲＣＪＬ論理和回路２０１のジョセフソ
ン素子２０３〜２０５が零電圧状態にリセットしないよ
うに抵抗１０４の値を適切に選ぶ。バイアス電流の値は
ＲＣＪＬ論理和回路２０１の入力信号電流の大きさと、
ＲＣＪＬ論理和回路２０１の各素子の値を考慮して設定
される。
で、入力信号を端子１０８へ加えると、ＲＣＪＬ論理和
回路２０１のジョセフソン素子２０３〜２０５が電圧状
態にスイッチし、被駆動線路１０３に出力電流を送り出
す。このとき、ＲＣＪＬ論理和回路２０１のジョセフソ
ン素子２０３〜２０５が零電圧状態にリセットしないよ
うに抵抗１０４の値を適切に選ぶ。バイアス電流の値は
ＲＣＪＬ論理和回路２０１の入力信号電流の大きさと、
ＲＣＪＬ論理和回路２０１の各素子の値を考慮して設定
される。
(2)次に、バイアス電流立ち下げ回路手段２０２の入力
信号端子２１５に入力信号電流を加えると、ジョセフソ
ン素子２１０〜２１２は電圧状態にスイッチし、ジョセ
フソン論理回路１０１のバイアス電流を急激に立ち下げ
る。入力信号電流値は、バイアス電流値とバイアス電流
立ち下げ回路手段２０２の各素子の値を考慮して設定さ
れる。
信号端子２１５に入力信号電流を加えると、ジョセフソ
ン素子２１０〜２１２は電圧状態にスイッチし、ジョセ
フソン論理回路１０１のバイアス電流を急激に立ち下げ
る。入力信号電流値は、バイアス電流値とバイアス電流
立ち下げ回路手段２０２の各素子の値を考慮して設定さ
れる。
(3)そのとき、被駆動線路１０３に流れている電流は、
被駆動線路の大きなインタクダンスのため、バイアス電
流の急激な立ち下がりに追随することができない。その
結果、ジョセフソン素子２０３〜２０５に流れる電流
は、バイアス電流の立ち下がりよりも急激に立ち下が
り、零に達した後も負の電流が流れる。このとき、前述
したパンチスルー現象の生じる条件が満たされていれ
ば、ジョセフソン素子２０３〜２０５は、パンチスルー
現象を生じ、バイアス電流立ち下げ時に一般に、負荷抵
抗１０４の５〜６倍の高インピーダンス状態を保持す
る。
被駆動線路の大きなインタクダンスのため、バイアス電
流の急激な立ち下がりに追随することができない。その
結果、ジョセフソン素子２０３〜２０５に流れる電流
は、バイアス電流の立ち下がりよりも急激に立ち下が
り、零に達した後も負の電流が流れる。このとき、前述
したパンチスルー現象の生じる条件が満たされていれ
ば、ジョセフソン素子２０３〜２０５は、パンチスルー
現象を生じ、バイアス電流立ち下げ時に一般に、負荷抵
抗１０４の５〜６倍の高インピーダンス状態を保持す
る。
(4)出力電流の立ち下げ時間は前述の時定数Ｌ／Ｒで評
価できる。ここでＬは、被駆動線路のインダクタンス、
Ｒは端子１０９からＲＣＪＬ論理和回路を見た時の端子
１０９とグランド間の合成抵抗に負荷抵抗１０４を加え
たものである。従って、出力電流の立ち下げに要する時
間はジョセフソン素子２０３〜２０５がパンチスルー現
象を生じない場合に比して1/5〜1/6に短かくすることが
できる。
価できる。ここでＬは、被駆動線路のインダクタンス、
Ｒは端子１０９からＲＣＪＬ論理和回路を見た時の端子
１０９とグランド間の合成抵抗に負荷抵抗１０４を加え
たものである。従って、出力電流の立ち下げに要する時
間はジョセフソン素子２０３〜２０５がパンチスルー現
象を生じない場合に比して1/5〜1/6に短かくすることが
できる。
以上説明したように、本発明により、被駆動線路１０３
に特別なリセット回路手段を必要とせず高速のリセット
動作が達成されるジョセフソン駆動回路が得られる。
に特別なリセット回路手段を必要とせず高速のリセット
動作が達成されるジョセフソン駆動回路が得られる。
第３図は本発明の第２の実施例の回路図である。
この第２の実施例は、１個のバイアス電流立ち下げ回路
手段１０２により少なくとも２つの被駆動線路１０３を
駆動する場合の実施例として、被駆動線路が２つの場合
を示したものである。第１図に示したものと同じものに
対しては同じ番号を付してある。この第２の実施例の動
作は第１の実施例と同様である。
手段１０２により少なくとも２つの被駆動線路１０３を
駆動する場合の実施例として、被駆動線路が２つの場合
を示したものである。第１図に示したものと同じものに
対しては同じ番号を付してある。この第２の実施例の動
作は第１の実施例と同様である。
この第２の実施例においても、特別なリセット回路手段
を必要とせず、高速のリセット動作を行なうことができ
る。ジョセフソン論理回路は、第１の実施例と同じくＲ
ＣＪＬ論理和回路を用いることができる。
を必要とせず、高速のリセット動作を行なうことができ
る。ジョセフソン論理回路は、第１の実施例と同じくＲ
ＣＪＬ論理和回路を用いることができる。
尚、ジョセフソン論理回路として、ＲＣＪＬ論理和回路
を用いた実施例について説明したが、本発明において、
ジョセフソン論理回路は前述のＲＣＪＬ論理和回路以外
にＪＡＷＳ論理回路やＤＣＬ論理和回路等の公知の回路
を使用することができる。また、バイアス電流立ち下げ
回路として量子干渉計を用いたが、これに限定されず、
抵抗結合型論理回路等を用いることができる。
を用いた実施例について説明したが、本発明において、
ジョセフソン論理回路は前述のＲＣＪＬ論理和回路以外
にＪＡＷＳ論理回路やＤＣＬ論理和回路等の公知の回路
を使用することができる。また、バイアス電流立ち下げ
回路として量子干渉計を用いたが、これに限定されず、
抵抗結合型論理回路等を用いることができる。
（発明の効果） 以上詳細に説明したように、本発明によれば、特別なリ
セット回路手段を必要とせずに高速のリセット動作を行
なうことのできるジョセフソン駆動回路が得られる。
セット回路手段を必要とせずに高速のリセット動作を行
なうことのできるジョセフソン駆動回路が得られる。
第１図は本発明の原理を説明するためのブロック図、第
２図は本発明の第１の実施例の回路図、第３図は本発明
の第２の実施例の回路図、第４図は従来の２接合量子干
渉計を用いた駆動回路の一例の回路図である。 １０１……ジョセフソン論理回路、１０２……バイアス
電流立ち下げ回路手段、１０３……被駆動線路、１０４
……負荷抵抗、１０６，１０７……バイアス入力端子、
１０８……信号入力端子、１０９……接続端子、２０１
……ＲＣＪＬ論理和回路、２０２……バイアス電流立ち
下げ回路手段、２０３〜２０５……ジョセフソン素子、
２０６〜２０９……抵抗、２１０〜２１２……ジョセフ
ソン素子、２１３〜２１４……抵抗、２１５……信号入
力端子、４０１，４０２……ジョセフソン素子、４０３
……抵抗、４０４……２接合量子干渉計、４０５……被
駆動線路、４０６，４０７……バイアス入力端子、４０
８……信号入力端子。
２図は本発明の第１の実施例の回路図、第３図は本発明
の第２の実施例の回路図、第４図は従来の２接合量子干
渉計を用いた駆動回路の一例の回路図である。 １０１……ジョセフソン論理回路、１０２……バイアス
電流立ち下げ回路手段、１０３……被駆動線路、１０４
……負荷抵抗、１０６，１０７……バイアス入力端子、
１０８……信号入力端子、１０９……接続端子、２０１
……ＲＣＪＬ論理和回路、２０２……バイアス電流立ち
下げ回路手段、２０３〜２０５……ジョセフソン素子、
２０６〜２０９……抵抗、２１０〜２１２……ジョセフ
ソン素子、２１３〜２１４……抵抗、２１５……信号入
力端子、４０１，４０２……ジョセフソン素子、４０３
……抵抗、４０４……２接合量子干渉計、４０５……被
駆動線路、４０６，４０７……バイアス入力端子、４０
８……信号入力端子。
Claims (1)
- 【請求項１】ジョセフソン論理回路と、該ジョセフソン
論理回路の出力端に接続する被駆動線路と、該被駆動回
路の他端に接続された負荷抵抗とから構成されるジョセ
フソン駆動回路において、前記ジョセフソン論理回路と
バイアス電流源との間にバイアス電流を急激に立ち下げ
る回路手段を接続し、この回路手段が前記被駆動線路の
インダクタンスをＬ、前記負荷抵抗の抵抗値をＲ、ジョ
セフソン論理回路のジョセフソン接合のキャパシタンス
とサブギャップ抵抗の値をそれぞれＣ、ＲＳとして、時
定数Ｌ／Ｒ以下で且つＣＲＳ以下の短時間でバイアス電
流を急激に立ち下げる機能を有することを特徴とするジ
ョセフソン駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217750A JPH0648781B2 (ja) | 1984-10-17 | 1984-10-17 | ジョセフソン駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217750A JPH0648781B2 (ja) | 1984-10-17 | 1984-10-17 | ジョセフソン駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6196824A JPS6196824A (ja) | 1986-05-15 |
| JPH0648781B2 true JPH0648781B2 (ja) | 1994-06-22 |
Family
ID=16709160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59217750A Expired - Lifetime JPH0648781B2 (ja) | 1984-10-17 | 1984-10-17 | ジョセフソン駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648781B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6210410B2 (ja) * | 2013-08-30 | 2017-10-11 | 国立大学法人横浜国立大学 | 単一磁束量子回路及び単一磁束量子回路動作方法 |
-
1984
- 1984-10-17 JP JP59217750A patent/JPH0648781B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6196824A (ja) | 1986-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455519A (en) | Josephson logic circuit | |
| EP0111262A2 (en) | Output multiplexer having one gate delay | |
| EP0076160A2 (en) | Josephson-junction logic device | |
| JPH0648781B2 (ja) | ジョセフソン駆動回路 | |
| JPS6333374Y2 (ja) | ||
| JP2004080129A (ja) | 超電導ドライバ回路及び超電導機器 | |
| US4559459A (en) | High gain non-linear threshold input Josephson junction logic circuit | |
| GB1529542A (en) | Data distribution networks | |
| JPS5840945U (ja) | ３ジヨセフソン接合直結形分離回路 | |
| US4555643A (en) | Superconducting logic circuit and superconducting switching device therefor | |
| CA1047127A (en) | Superconductive sensing circuit for providing improved signal-to-noise | |
| US3188499A (en) | Protective circuit for a transistor gate | |
| US3987309A (en) | Superconductive sensing circuit for providing improved signal-to-noise | |
| Pei | Logic delays of 5‐μm current‐switched Josephson gates | |
| JPS61206316A (ja) | ジヨセフソン駆動回路 | |
| JP2550587B2 (ja) | ジヨセフソンゲ−ト | |
| US3107308A (en) | Transistorized magnetic amplifier and amplifier-complementer for digital computer circuits | |
| JP2000261307A (ja) | 超伝導ｎｏｒ回路 | |
| JPH0754900B2 (ja) | ジョセフソン抵抗結合型否定回路 | |
| JPS5866419A (ja) | 超電導回路 | |
| JPH0527286B2 (ja) | ||
| JP2855645B2 (ja) | 超伝導定電流レギュレータ回路 | |
| JPH04180310A (ja) | 出力回路 | |
| JPH0226417B2 (ja) | ||
| JPS60239123A (ja) | 超伝導インバ−タ回路 |