JPH0650978Y2 - Jig for bonded SOI semiconductor substrate manufacturing - Google Patents

Jig for bonded SOI semiconductor substrate manufacturing

Info

Publication number
JPH0650978Y2
JPH0650978Y2 JP16964687U JP16964687U JPH0650978Y2 JP H0650978 Y2 JPH0650978 Y2 JP H0650978Y2 JP 16964687 U JP16964687 U JP 16964687U JP 16964687 U JP16964687 U JP 16964687U JP H0650978 Y2 JPH0650978 Y2 JP H0650978Y2
Authority
JP
Japan
Prior art keywords
semiconductor
jig
semiconductor wafer
bonded
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16964687U
Other languages
Japanese (ja)
Other versions
JPH0173940U (en
Inventor
由弘 有本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16964687U priority Critical patent/JPH0650978Y2/en
Publication of JPH0173940U publication Critical patent/JPH0173940U/ja
Application granted granted Critical
Publication of JPH0650978Y2 publication Critical patent/JPH0650978Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)

Description

【考案の詳細な説明】 〔概要〕 貼り合わされるべき2枚のウェーハを積層する作業にお
いて、それぞれウェーハの周辺をおゝむね正確に重ね合
わせることができ、使用不能の無駄な領域を少なくする
ことを可能にする貼り合わせSOI半導体基板製造用治具
に関し、 真空中において2枚の半導体ウェーハの周辺が正確に合
致するように重ね合わせることを可能にする貼り合わせ
SOI半導体基板製造用治具を提供することを目的とし、 平板状加熱器上に載置され、貼り合わされる半導体基板
の外周より僅かに大きな内周を有し石英などの輪状体よ
りなる半導体ウェーハ用ガイドを主体とし、この主体を
なす半導体ウェーハ用ガイドに、貼り合わされる半導体
基板を逐次載置する作業に使用される棒状体よりなる半
導体ウェーハ誘導子を挿入するスリットが設けられる
か、または、貼り合わされる半導体基板を載置した後、
抜き出すことが可能な薄い底板を、上記の主体、すなわ
ち、輪状体よりなる半導体ウェーハ用ガイドに付加する
ように構成される。
[Detailed Description of the Invention] [Outline] In the work of stacking two wafers to be bonded together, the periphery of each wafer can be almost exactly overlapped, and a useless and useless area can be reduced. A jig for SOI semiconductor substrate manufacturing that enables the bonding so that the two semiconductor wafers can be overlapped in a vacuum so that the periphery of the semiconductor wafer is accurately aligned.
A semiconductor wafer made of a ring-shaped body such as quartz, which has an inner circumference slightly larger than the outer circumference of the semiconductor substrates to be bonded and mounted on a flat plate heater for the purpose of providing a jig for manufacturing an SOI semiconductor substrate. For the main body, the semiconductor wafer guide forming the main body, is provided with a slit for inserting a semiconductor wafer inductor made of a rod-shaped body used for the work of sequentially mounting the semiconductor substrates to be bonded together, or After placing the semiconductor substrates to be bonded,
The thin bottom plate that can be pulled out is configured to be added to the above-mentioned main body, that is, the semiconductor wafer guide including a ring-shaped body.

〔産業上の利用分野〕[Industrial application field]

本考案は、貼り合わせSOI半導体基板製造用治具に関す
る。特に、貼り合わされるべき2枚のウェーハを積層す
る作業において、それぞれウェーハの周辺をおゝむね正
確に重ね合わせることができ、使用不能の無駄な領域を
少なくすることを可能にする貼り合わせSOI半導体基板
製造用治具に関する。
The present invention relates to a jig for manufacturing a bonded SOI semiconductor substrate. In particular, in the work of stacking two wafers to be bonded together, the periphery of each wafer can be almost exactly overlapped, and the useless and unusable area can be reduced. A jig for manufacturing a substrate.

〔従来の技術〕[Conventional technology]

いわゆるSOI基板を製造する方法の1種に、2枚のシリ
コンウェーハの少なくとも1枚を酸化して、その少なく
とも1方の表面に1μm以下の厚さ例えば厚さ0.5μm
の二酸化シリコン膜を形成し、これらの2枚のシリコン
ウェーハを、上記の二酸化シリコン膜が中間層になるよ
うに重ね合わせた状態で、800〜1,200℃程度に加熱して
2枚のシリコンウェーハを貼り合わせ、上層のシリコン
ウェーハを研磨またはエッチング等して薄膜化する貼り
合わせ型のSOI基板の製造方法が知られている。
One of the methods for manufacturing a so-called SOI substrate is to oxidize at least one of two silicon wafers, and at least one surface thereof has a thickness of 1 μm or less, for example, a thickness of 0.5 μm.
Silicon dioxide film is formed, and these two silicon wafers are stacked in such a manner that the above silicon dioxide film serves as an intermediate layer, and heated to about 800 to 1,200 ° C. to form two silicon wafers. There is known a method of manufacturing a bonding type SOI substrate in which bonding is performed and an upper layer silicon wafer is thinned by polishing or etching.

上記の貼り合わせ型のSOI基板を製造する工程は、2枚
の半導体基板1、2のうち少なくとも1枚の少なくとも
1表面に酸化半導体膜3を形成し、該酸化半導体膜3を
介して前記2枚の半導体基板1、2を接触させるように
して、平板状加熱器4の上に載置して、2枚の半導体基
板1、2を一体化することが一般である。
In the process of manufacturing the bonded SOI substrate, the oxide semiconductor film 3 is formed on at least one surface of at least one of the two semiconductor substrates 1 and 2, and the oxide semiconductor film 3 is used to form the oxide semiconductor film 3. In general, the two semiconductor substrates 1 and 2 are integrated by placing them on the flat plate heater 4 so that the two semiconductor substrates 1 and 2 are in contact with each other.

本考案は、この2枚の半導体基板1、2を貼り合わせ加
熱して一体化する貼り合わせSOI半導体基板製造用の治
具である。
The present invention is a jig for manufacturing a bonded SOI semiconductor substrate in which the two semiconductor substrates 1 and 2 are bonded and heated to be integrated.

〔考案が解決しようとする問題点〕[Problems to be solved by the invention]

上記2枚の半導体ウェーハを、加熱・一体化するに先立
ち重ね合わせるには、塵埃等を挟み込まないようにする
ため、真空中でなすことが望ましいが、従来の技術にお
いては適切な治具が入手しえない。特に、ウェーハの周
辺部を正確に重ね合わせることが容易でなく、正確に重
ね合わせられなかった領域は当然使用不能であるからウ
ェーハの全領域を有効に使用することができないという
欠点がある。
To stack the above two semiconductor wafers on top of each other before heating and integrating them, it is desirable to make them in a vacuum in order to prevent dust from getting caught, but in the conventional technology, an appropriate jig is available. I can't. In particular, there is a drawback in that it is not easy to accurately overlap the peripheral portions of the wafers, and regions that cannot be accurately overlapped are naturally unusable, so that the entire region of the wafer cannot be effectively used.

本考案の目的は、この欠点を解消することにあり、真空
中において2枚の半導体ウェーハの周辺が正確に合致す
るように重ね合わせることを可能にする貼り合わせSOI
半導体基板製造用治具を提供することにある。
The object of the present invention is to eliminate this drawback, and it is possible to stack two semiconductor wafers in vacuum so that the periphery of the two semiconductor wafers can be accurately aligned.
It is to provide a jig for manufacturing a semiconductor substrate.

〔問題点を解決するための手段〕[Means for solving problems]

上記の目的は、第1a・1b図に示すように、平板状加熱器
(3)上に載置され、貼り合わされる半導体基板
(4)、(5)の外周より僅かに大きな内周を有し石英
などの輪状体よりなる半導体ウェーハ用ガイド(1)を
主体とし、該主体をなす半導体ウェーハ用ガイド(1)
には、貼り合わされる半導体基板(4)、(5)を逐次
載置する作業に使用される棒状体よりなる半導体ウェー
ハ誘導子(2)を挿入するスリット(11)を設けること
(実用新案登録請求の範囲第1項記載の考案)によって
達成される。
As shown in FIGS. 1a and 1b, the above-mentioned purpose has an inner circumference slightly larger than the outer circumferences of the semiconductor substrates (4) and (5) placed on the flat plate heater (3) and bonded to each other. A semiconductor wafer guide (1) mainly composed of a ring-shaped body such as quartz and a main body of the semiconductor wafer guide (1)
The slit (11) for inserting the semiconductor wafer inductor (2) made of a rod-shaped body used for the work of sequentially mounting the semiconductor substrates (4) and (5) to be bonded to each other is provided (utility model registration). This is achieved by the device according to claim 1.

たゞ、上記の貼り合わせSOI半導体基板製造用治具は、
加熱器3の温度を低下させないで連続的に使用すること
が容易ではない。この欠点を解消したものが実用新案登
録請求の範囲第2項記載の考案であり、第1c・1d図に示
すように、主体、すなわち、前記輪状体よりなる半導体
ウェーハ用ガイド(1)に、貼り合わされる半導体基板
(4)、(5)を載置した後、抜き出すことが可能な薄
い底板、例えば、テフロンコートされた金属板等極めて
薄い膜状の底板(12)が付加してある。さらに高温で
は、石英板あるいは、炭化シリコンによってコートされ
たカーボン板を底板(12)として用いる。
Meanwhile, the above bonded SOI semiconductor substrate manufacturing jig is
It is not easy to continuously use the heater 3 without lowering its temperature. This problem is solved by the invention as claimed in claim 2 of the utility model. As shown in FIGS. 1c and 1d, the main body, that is, the semiconductor wafer guide (1) made of the ring-shaped body, After mounting the semiconductor substrates (4) and (5) to be bonded together, a thin bottom plate that can be taken out, for example, a very thin film-shaped bottom plate (12) such as a Teflon-coated metal plate is added. At higher temperatures, a quartz plate or a carbon plate coated with silicon carbide is used as the bottom plate (12).

〔作用〕[Action]

本考案に係る貼り合わせSOI半導体基板製造用治具の主
体をなす半導体ウェーハ用ガイド1の内周と、半導体ウ
ェーハ4、5の外周との間には0.5〜1mmしか間隙が残留
していないので、半導体ウェーハ4、5間の重ね合わせ
誤差は最大0,5mm以内になり、真空中において2枚の半
導体ウェーハの周辺が正確に合致するように重ね合わせ
ることを可能にすることができる。
Since a gap of only 0.5 to 1 mm remains between the inner periphery of the semiconductor wafer guide 1 which is the main body of the bonded SOI semiconductor substrate manufacturing jig according to the present invention and the outer periphery of the semiconductor wafers 4 and 5. The maximum stacking error between the semiconductor wafers 4 and 5 is within 0.5 mm, and it is possible to stack the two semiconductor wafers so that the peripheries of the two semiconductor wafers are accurately aligned in a vacuum.

たゞし、ファセットがあるウェーハを用いる場合には、
ガイドにも加工を施し、ガイドがウェーハ全周におい
て、0.5〜1mm程度の間隙になるようにする。
However, when using a wafer with facets,
The guide is also processed so that the guide has a gap of about 0.5 to 1 mm over the entire circumference of the wafer.

〔実施例〕〔Example〕

以下、図面を参照しつゝ、本考案の一実施例に係る貼り
合わせSOI半導体基板製造用治具について、さらに説明
する。
Hereinafter, a jig for manufacturing a bonded SOI semiconductor substrate according to an embodiment of the present invention will be further described with reference to the drawings.

第1a図・第1b図参照 図において、1は、石英製の輪状体よりなる半導体ウェ
ーハ用ガイドでありその内周は、重ね合わされる半導体
ウェーハ4、5の外周より0.5〜1mm小さくされている。
すなわち、半導体ウェーハ用ガイド1の内周と重ね合わ
される半導体ウェーハ4、5の外周との間には0.25〜0.
5mmの間隙が残留する。2は半導体ウェーハ誘導子であ
り、重ね合わされる半導体ウェーハ4、5に衝激を与え
ることなく、半導体ウェーハ4を平板状加熱器3上に、
また、半導体ウェーハ5を半導体ウェーハ4上に、重ね
合わせるために使用される。
Referring to FIGS. 1a and 1b, reference numeral 1 denotes a semiconductor wafer guide made of a quartz ring-shaped body, the inner circumference of which is made 0.5 to 1 mm smaller than the outer circumferences of the semiconductor wafers 4 and 5 to be superposed. .
That is, between the inner circumference of the semiconductor wafer guide 1 and the outer circumference of the semiconductor wafers 4 and 5 to be superposed, 0.25 to 0.
A gap of 5 mm remains. Reference numeral 2 denotes a semiconductor wafer inductor, which allows the semiconductor wafer 4 to be placed on the flat plate heater 3 without giving an impact to the semiconductor wafers 4 and 5 to be superposed.
Further, it is used to superpose the semiconductor wafer 5 on the semiconductor wafer 4.

使用にあたっては、平板状加熱器3上に、半導体ウェー
ハ用ガイド1を乗せ、スリット11を介して半導体ウェー
ハ誘導子2を挿入しておき、半導体ウェーハ4を静か
に、しかも、なるべく半導体ウェーハ用ガイド1の中央
に置く。
In use, the semiconductor wafer guide 1 is placed on the flat-plate heater 3, the semiconductor wafer inductor 2 is inserted through the slit 11, and the semiconductor wafer 4 is kept quiet and as much as possible the semiconductor wafer guide. Place in the center of 1.

半導体ウェーハ4を動かさないように注意しながら、半
導体ウェーハ誘導子2を抜き出し、これを再び、スリッ
ト11を介して半導体ウェーハ4上に挿入しておき、半導
体ウェーハ5を静かに、しかも、なるべく半導体ウェー
ハ4の中央に、すなわち、半導体ウェーハ4、5の周辺
が一致するように置く。ファセットがある場合には、フ
ァセットを一致させるように置く。
Taking care not to move the semiconductor wafer 4, the semiconductor wafer inductor 2 is pulled out and inserted again onto the semiconductor wafer 4 through the slit 11, so that the semiconductor wafer 5 can be kept quiet and as much as possible of the semiconductor. It is placed in the center of the wafer 4, that is, so that the periphery of the semiconductor wafers 4 and 5 are aligned. If there are facets, put them so that they match.

その後、半導体ウェーハ誘導子2を抜き出し、加熱・一
体化工程に移行する。
After that, the semiconductor wafer inductor 2 is extracted and the heating / integration process is performed.

半導体ウェーハ用ガイド1の内周と、半導体ウェーハ
4、5の外周との間には0.5〜1mmしか間隙が残留してい
ないので、半導体ウェーハ4、5間の重ね合わせ誤差は
最大0.5mm以内になり、真空中においても、2枚の半導
体ウェーハ4、5の周辺を、おゝむね正確に重ね合わせ
ることができる。
Since a gap of only 0.5 to 1 mm remains between the inner circumference of the semiconductor wafer guide 1 and the outer circumference of the semiconductor wafers 4 and 5, the overlay error between the semiconductor wafers 4 and 5 should be within 0.5 mm at maximum. Therefore, even in a vacuum, the periphery of the two semiconductor wafers 4 and 5 can be overlapped with each other almost accurately.

第1c図、第1d図参照 たゞ、単一の平板状加熱器3を連続的に使用するには、
この単一の平板状加熱器3上以外の領域において半導体
ウェーハ4、5を重ね合わせ、そのまゝの状態で平板状
加熱器3上に移動しなければならない。
Refer to Fig. 1c and Fig. 1d. To use a single flat plate heater 3 continuously,
The semiconductor wafers 4 and 5 must be superposed on the area other than the single flat plate heater 3 and moved to the flat plate heater 3 in that state.

この要請を可能にするものが、第2の実施例であり、半
導体ウェーハ用ガイド1には、例えばテフロンコートさ
れた金属板等極めて薄い膜状の底板12が設けられてお
り、この底板12は、例えば臍13等によって支持されてい
る。
The second embodiment makes this requirement possible. The semiconductor wafer guide 1 is provided with an extremely thin film-like bottom plate 12 such as a Teflon-coated metal plate. , For example, is supported by the navel 13.

平板状加熱器3上以外の領域において、第1の実施例と
同様にして半導体ウェーハ4、5の周辺が正確に一致す
るように重ね合わせた後、このまゝの状態で平板状加熱
器3上に移動し、底板12を矢印Aの方向に引き抜けば、
周辺が正確に重ね合わされた半導体ウェーハ4、5は、
そのまゝの姿勢で、底板12の厚さと臍13の高さとの和に
対応する極めて僅かの高さ(例えば0.2mm程度)落下し
て、平板状加熱器3上に、そのまゝの姿勢で静止する。
その後、半導体ウェーハ用ガイド1を除去して、加熱・
一体化工程に移行すればよい。
In regions other than the flat plate heater 3, the semiconductor wafers 4 and 5 are superposed so as to be exactly aligned with each other in the same manner as in the first embodiment, and then the flat plate heater 3 is kept in this state. Move up and pull out the bottom plate 12 in the direction of arrow A,
The semiconductor wafers 4 and 5 whose periphery is accurately overlapped are
In that position, it falls to a very small height (for example, about 0.2 mm) that corresponds to the sum of the thickness of the bottom plate 12 and the height of the navel 13, and then falls onto the flat plate heater 3 in that position. To stand still.
After that, the semiconductor wafer guide 1 is removed and heated.
It suffices to shift to the integration step.

〔考案の効果〕[Effect of device]

以上説明せるとおり、本考案に係る貼り合わせSOI半導
体基板製造用治具は、平板状加熱器上に載置され、貼り
合わされる半導体基板の外周より僅かに大きな内周を有
し石英などの輪状体よりなる半導体ウェーハ用ガイドを
主体とし、この主体をなす半導体ウェーハ用ガイドに、
貼り合わされる半導体基板を逐次載置する作業に使用さ
れる棒状体よりなる半導体ウェーハ誘導子を挿入するス
リットが設けられるか、または、貼り合わされる半導体
基板を載置した後、抜き出すことが可能な薄い底板、例
えば、テフロンコートされた金属板等極めて薄い膜状の
底板を、上記の主体、すなわち、輪状体よりなる半導体
ウェーハ用ガイドに付加してあり、主体をなす半導体ウ
ェーハ用ガイド1の内周と、半導体ウェーハ4、5の外
周との間には0.5〜1mmしか間隙が残留していないので、
半導体ウェーハ4、5間の重ね合わせ誤差は最大0.5mm
以内になり、真空中においても2枚の半導体ウェーハの
周辺が正確に合致するように重ね合わせることができ
る。
As explained above, the bonded SOI semiconductor substrate manufacturing jig according to the present invention is placed on a flat plate heater and has an inner circumference slightly larger than the outer circumference of the semiconductor substrates to be bonded, and has a ring shape such as quartz. The main body is a semiconductor wafer guide, and the main body of the semiconductor wafer guide is
A slit for inserting a semiconductor wafer inductor made of a rod-shaped body used for the work of sequentially mounting the semiconductor substrates to be bonded is provided, or the semiconductor substrates to be bonded can be removed after being mounted. A thin bottom plate, for example, an extremely thin film-like bottom plate such as a Teflon-coated metal plate is added to the above-mentioned main body, that is, a semiconductor wafer guide made of a ring-shaped body. Since a gap of only 0.5 to 1 mm remains between the periphery and the outer periphery of the semiconductor wafers 4 and 5,
The maximum registration error between semiconductor wafers 4 and 5 is 0.5 mm.
It is within the above range, and the two semiconductor wafers can be superposed so that the periphery of the two semiconductor wafers are accurately aligned even in a vacuum.

【図面の簡単な説明】[Brief description of drawings]

第1a図と第1b図とは、本考案の第1の実施例に係貼り合
わせSOI半導体基板製造用治具の横断面図と平面図とで
ある。 第1c図と第1d図とは、本考案の第2の実施例に係る貼り
合わせSOI半導体基板製造用治具の横断面図と平面図と
である。 1……半導体ウェーハ用ガイド、 11……スリット、 12……底板、 13……臍、 2……半導体ウェーハ誘導子、 3……平板状加熱器、 4、5……半導体ウェーハ。
1a and 1b are a cross-sectional view and a plan view of a jig for manufacturing a bonded SOI semiconductor substrate according to a first embodiment of the present invention. 1c and 1d are a horizontal sectional view and a plan view of a jig for manufacturing a bonded SOI semiconductor substrate according to a second embodiment of the present invention. 1 ... Semiconductor wafer guide, 11 ... Slit, 12 ... Bottom plate, 13 ... Umbilical, 2 ... Semiconductor wafer inductor, 3 ... Plate heater, 4, 5 ... Semiconductor wafer.

Claims (2)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】平板状加熱器(3)上に載置され、貼り合
わされる半導体基板(4)、(5)の外周より僅かに大
きな内周を有する輪状体よりなる半導体ウェーハ用ガイ
ド(1)よりなり、該貼り合わされる半導体基板
(4)、(5)を逐次載置する作業に使用される棒状体
よりなる半導体ウェーハ誘導子(2)を挿入するスリッ
ト(11)が設けられてなる ことを特徴とする貼り合わせSOI半導体基板製造用治
具。
1. A semiconductor wafer guide (1) comprising a ring-shaped body having an inner circumference slightly larger than the outer circumferences of semiconductor substrates (4), (5) placed on a flat heater (3) and bonded together. ), And a slit (11) for inserting a semiconductor wafer inductor (2) made of a rod-like body used for sequentially mounting the semiconductor substrates (4) and (5) to be bonded together is provided. A jig for manufacturing a bonded SOI semiconductor substrate, which is characterized in that
【請求項2】前記輪状体よりなる半導体ウェーハ用ガイ
ド(1)には、前記貼り合わされる半導体基板(4)、
(5)が載置された後、抜き出すことが可能な底板(1
2)が設けられてなることを特徴とする実用新案登録請
求の範囲第1項記載の貼り合わせSOI半導体基板製造用
治具。
2. A semiconductor wafer guide (1) made of the ring-shaped body, the semiconductor substrate (4) to be bonded,
After the (5) is placed, the bottom plate (1
2) A jig for manufacturing a bonded SOI semiconductor substrate according to claim 1, characterized in that the jig is provided.
JP16964687U 1987-11-05 1987-11-05 Jig for bonded SOI semiconductor substrate manufacturing Expired - Lifetime JPH0650978Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16964687U JPH0650978Y2 (en) 1987-11-05 1987-11-05 Jig for bonded SOI semiconductor substrate manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16964687U JPH0650978Y2 (en) 1987-11-05 1987-11-05 Jig for bonded SOI semiconductor substrate manufacturing

Publications (2)

Publication Number Publication Date
JPH0173940U JPH0173940U (en) 1989-05-18
JPH0650978Y2 true JPH0650978Y2 (en) 1994-12-21

Family

ID=31459891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16964687U Expired - Lifetime JPH0650978Y2 (en) 1987-11-05 1987-11-05 Jig for bonded SOI semiconductor substrate manufacturing

Country Status (1)

Country Link
JP (1) JPH0650978Y2 (en)

Also Published As

Publication number Publication date
JPH0173940U (en) 1989-05-18

Similar Documents

Publication Publication Date Title
JPH0636413B2 (en) Manufacturing method of semiconductor element forming substrate
JPH1022184A (en) Substrate bonding equipment
JPH0376118A (en) Manufacture of substrate for semiconductor element formation
JPH09252100A (en) Bonded wafer manufacturing method and bonded wafer manufactured by this method
US4968628A (en) Method of fabricating back diffused bonded oxide substrates
JPH0650978Y2 (en) Jig for bonded SOI semiconductor substrate manufacturing
JPH02252265A (en) Manufacture of semiconductor substrate
JPH0521764A (en) Method for manufacturing semiconductor substrate
JPH11163102A (en) Susceptor for semiconductor manufacturing equipment
JP2721265B2 (en) Semiconductor substrate manufacturing method
JP2000040812A5 (en)
JPH04199632A (en) Soi wafer and manufacture thereof
JP2779659B2 (en) Method for manufacturing semiconductor device
JPH05326353A (en) Joined board forming support apparatus
JPH01305534A (en) Manufacture of semiconductor substrate
JPH043910A (en) Manufacture of soi substrate
JP2517182B2 (en) Semiconductor substrate and manufacturing method thereof
JPH11214368A (en) Wafer flattening method and apparatus
JPH02181469A (en) Manufacture of semiconductor device
JPS6258541B2 (en)
JPS6356936A (en) Manufacture of semiconductor device
JPS6314449A (en) Manufacture of dielectric isolation substrate
JPS5939042A (en) Manufacture of semiconductor device
JPH03136346A (en) Manufacture of soi substrate
JP2535577B2 (en) Wafer bonding method