JPH0661270A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JPH0661270A
JPH0661270A JP5083667A JP8366793A JPH0661270A JP H0661270 A JPH0661270 A JP H0661270A JP 5083667 A JP5083667 A JP 5083667A JP 8366793 A JP8366793 A JP 8366793A JP H0661270 A JPH0661270 A JP H0661270A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
type
base layer
superlattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5083667A
Other languages
English (en)
Inventor
Thomas C Hasenberg
トーマス・シー・ハセンバーグ
April S Brown
エイプリル・エス・ブラウン
Lawrence E Larson
ローレンス・イー・ラーソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH0661270A publication Critical patent/JPH0661270A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/161—Source or drain regions of field-effect devices of FETs having Schottky gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0116—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group III-V semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/16—Superlattice
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】ｎ型ドーパントとしてVI族元素を用いずに、Ｓ
ｂ化合物を主成分とするｎ型の半導体層を製造するこ
と。 【構成】 III族元素−Ｓｂ材料であるＡｌX ＧａＡｓ
1-X Ｓｂからなるアンドープのベース層２上に、ｎ型ド
ーパントとしてシリコンまたはチタンがドープされ、且
つ伝導帯エネルギーレベルがベース層２のそれよりも高
い III-V族化合物からなるドーピング層４を形成して、
ドーピング層４からアンドープのベース層２に電子を流
れせしめ、ｎ型のベース層２を形成することを特徴とす
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、 III族元素−Ｓｂ材料
からなるｎ型半導体層を有する半導体装置の製造方法お
よび半導体装置に関する。
【０００２】
【従来の技術】アンチモン（Ｓｂ）をベースとした化合
物は、遠赤外線の検出器への応用や、ＩｎＡｓチャネル
の高電子移動度トランジスタ（High electron mobility
transistors：HEMTs ）に用いることができるヘテロ接
合材料として、相当有望であることが分かっている。ア
ンチモンをベースとしたある種の化合物は、小さいバン
ドギャップを有し、これに対応してその電子移動度は高
く、高速度デバイスに利用できるものとなっている。 I
II族元素−Ｓｂ化合物、特にＧａＳｂとＡｌＧａＳｂと
は、特別な関心が持たれている。
【０００３】シリコンは、 III-V族化合物の分子ビーム
エピタキシ（Molecular beam epitaxy：ＭＢＥ）成長プ
ロセスにおいて、最も一般に用いられてるｎ型ドーパン
トであり、チタンは、他の適切なｎ型ドーパントであ
る。シリコンは、蒸気圧が低いので、標準ＭＢＥプロセ
スにおいて使用される通常のフラックス・ソース（flux
source ）の温度範囲において、その制御が容易であ
る。しかしながら、シリコンは、アンチモン化合物中に
おいては、両向性（amphoteric）でなく、ｐ型ドーパン
トとして働き、ｎ型材料の作成には使用できない。一
方、Ｓ，Ｔｅ，ＳｅなどのVI族元素の不純物は、ＧａＳ
ｂや他の III族元素−Ｓｂ化合物中において、ｎ型不純
物として十分に働く。ＰｂＴｅソースを蒸発させてＴｅ
を得るように、低蒸気圧の化合物の蒸発によってVI族元
素の不純物を得るという、キャプティブ・ソース（capt
ive source）構成のものが最近用いられている。VI族元
素のｎ型ドーパントの利用は、サンダー（Sunder）らに
よって論じられている（“Czochralski Growth and Cha
racterization of GaSb ”, Journal of Crystal Growt
h,Vol.78, No.9, 1986, pages9-18）。残念ながら、VI
族元素は蒸気圧が非常に高く、この結果、ＭＢＥ装置内
にVI族材料が非常に残留しやすくなる。この残留物はＭ
ＢＥ装置を汚染し、そして、同装置を用いた後プロセス
のｐ型プロセスの妨げとなる。
【０００４】上述したシリコンまたはVI族元素によるド
ーピングにおいて、ドーパントとしての不純物は、ドー
パントおよびＭＢＥ成長プロセス中にドーピングされる
材料の両方のシャッターが開かれたままで、ドープする
べき材料に直接導入される。ＨＥＭＴに用いられている
修正されたドーピング技術は、変調ドーピングと呼ば
れ、ディンゲル（Dingle）らによって述べられている
(“Electron mobilitiesin modulation-doped semicond
uctor heterojunction superlattice ”, Applied Phys
ics Letters, Vol. 33, No. 7, 1. Octorber 1978, pag
es 665-667) 。変調ドーピングの典型的な応用はｎ型Ｇ
ａＡｓについてのものである。ＧａＡｓにシリコンをド
ープすることが好ましいが、しかし、シリコンのドーピ
ングはＧａＡｓ中の不純物の散乱を招く。ＧａＡｓにシ
リコンを直接ドープする代わりに、ＧａＡｓ層と、この
ＧａＡｓ層と一般に格子整合する材料の層、典型的には
ＡｌＧａＡｓ層とを交互に成長する。ＧａＡｓ層でない
ＡｌＧａＡｓ層にはシリコンがドープされる。これはＡ
ｌＧａＡｓ中の可動電子（mobile electrons）の集中を
生み、これはＡｌＧａＡｓ層に近接するＧａＡｓ層の電
子親和力の方が大きいため、ＡｌＧａＡｓ層中の電子が
ＧａＡｓ層にドリフトするからである。このＧａＡｓ層
中への電子のドリフトによって、ＧａＡｓにシリコンを
直接ドープする場合のような不純物の散乱が防止され、
そのため、デバイスの移動度および速度が増加する。し
かしながら、この種のドーピングは III族元素−Ｓｂ化
合物に直接適用できない。なぜならこのような化合物
は、ＧａＡｓ，ＡｌＧａＡｓのどちらにもしっかりと格
子整合しないからである。
【０００５】不純物ドープされたＡｌＧａＳｂ層による
ＩｎＡｓの変調ドーピングについてもタットル（Tuttl
e）らによって報告されている( “Effects of interfac
e layer sequencing on the trasport properties of I
nAs/AlSb: Evidence for antisite donors at the InAs
/AlSb interface”, Journal of Applied Physics, Vo
l. 67, No. 6, 15 March 1990, pages 3032-3037) 。今
まで、けれども、報告されたドーピングおよび高移動度
は再現性あるものではない。さらに、電子移動度はドー
パントの濃度の増加に伴って通常以上に低下した。これ
は明らかに界面近傍の欠陥によるものである。このよう
にして本来達成可能な動作速度が制限されている。
【０００６】格子不正合の材料を用いたタイプのＨＥＭ
Ｔが、ワング（Wang）編集の“Introduction to Semico
nductor Technology-GaAs and Related Compounds,”第
２章：執筆．ショー（Shor），第３章：執筆．ペイ（Pe
i ）他, John Wiley & Sons,1990, pages67-71, 1408-1
52 ）に論じられている。それには１５０オングストロ
ームオーダーのかなり薄いＩｎＧａＡｓチャネルを有す
るＡｌＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ構造が載って
いる。このような構造の利点は、ＩｎＧａＡｓの電子の
速度および移動度が高くなることである。
【０００７】ＧａＡｓまたはＩｎＰ基板上に格子整合し
て成長したＩｎＧａＡｓチャネルを有する薄いヘテロ構
造に弾性変形を導入することにより、いくぶん良好な格
子整合が得られ、ＡｌＳｂ／ＩｎＡｓ量子井戸ＨＦＥＴ
も実現されている。弾性変形された比較的薄いチャネル
層は歪み層と呼ばれている。しかしながら、この種の歪
み層を用いたデバイスは、ソース，ドレイン層として用
いられるアンチモンをベースとしたｎ型化合物の問題を
解決をしない。
【０００８】
【発明が解決しようとする課題】本発明は、ｎ型ドーパ
ントとしてVI族元素を用いたｎ型 III族元素−Ｓｂ化合
物の場合に生じ得るＭＢＥ装置の汚染を防止できる、 I
II族元素−Ｓｂ化合物からなるｎ型半導体層を有する半
導体装置およびその製造方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、ＡｌX Ｇａ1-X Ｓｂのような III族元素−Ｓｂから
なるベース層上に、このベース層よりも電子親和力およ
び伝導帯エネルギーレベルがともに低い III-V族元素か
らなるｎ型歪み層を形成する。 III-V族化合物は、Ａｌ
y Ｇａ1-y Ａｓのように、Ｖ族元素が１つで、二元また
は三元混晶のものである。上記歪み層は、シリコンまた
はチタンがＭＢＥによってドープされていることが好ま
しい。ドープされた歪み層からバンドキャップの低いベ
ース層に可動電子がドリフトするような、ベース層と歪
み層とを交互に積み重ねた超格子が作り上がっている。
歪み層の厚さは、特別な材料が用いられたコヒーレント
な歪み層の場合で臨界厚さを越えないように制限され、
一方、ベース層の厚さは、ＡｌX Ｇａ1-X Ｓｂの場合
で、約２５〜１００オングストロームであることが好ま
しい。
【００１０】ＨＥＭＴに適用した場合、Ｓｂをベースと
したドープされた超格子は、電子供給層として用いられ
る。高速動作のために、チャネルはＩｎZ Ｇａ1-Z Ａｓ
で形成されても良い。
【００１１】本発明の他の特徴および利点は、下記の詳
細な説明、並びに添付図面（実際の寸法比でない）か
ら、当業者にとっては明確であろう。
【００１２】
【実施例】以下、図面を参照しながら実施例を説明す
る。
【００１３】図１は、ｎ型 III族元素−Ｓｂ材料を主成
分とする超格子構造を示している。ｎ型 III族元素−Ｓ
ｂ材料のドーピングは、ドーパントとしてVI族元素を用
いず、これに伴うＭＢＥ装置の汚染もない、本発明の方
法に従ってなされている。超格子構造は、 III族元素−
Ｓｂからなるベース層２と、シリコンまたはチタンのよ
うな適切なｎ型ドーパントがドープされた III−Ｖ族化
合物からなるドーピング層４とが交互に積層された構造
になっている。上記層は通常のＭＢＥシステムによって
成長されることが好ましい。ここで、ドーピング層４の
成長時間は、ドーピング層がベース層よりも十分薄くな
るように、ベース層２のそれよりも相当短くする。ドー
ピング層４は、その格子がベース層２の格子構造に良く
適合しないものであっても、二つの材料の間の接合部分
でベース層２の格子のような特徴を呈する歪み層として
確立するべく、十分薄いものとする。以下に述べるよう
に、可動電子がドーピング層４からもともと（origina
l）アンドープのベース層２にドリフトして、超格子全
体がドープされたようになる。超格子特性は、 III族元
素−Ｓｂ材料の特性が優勢となる。これは III族元素−
Ｓｂが主たる材料だからである。
【００１４】一般に、ベース層２は如何なる III族元素
−Ｓｂ化合物でも構成でき、ＡｌXＧａＡｓ1-X Ｓｂが
このアプリケーションで好ましい形式のもである。ここ
で、ｘは０から１．０の範囲で変わる。他の化合物、例
えば、ＩｎＧａＡｓ，ＩｎＡｌＳｂも、Ｉｎ／Ｇａ，Ｉ
ｎ／Ａｌの比を変えることで、ベース層として用いるこ
とができる。
【００１５】ドーピング層４は、ｎ型ドーパントとして
のシリコンまたはチタンの不純物をアクセプトとすると
いう希望する性質を持っており、Ｓｂ化合物のベース層
２中におけるこれらの不純物のｐ型ドーピングの機能と
は対照的である。ＧａＡｓをベースとしたデバイスに用
いるとき、ドーピング層４はＡｌy Ｇａ1-y Ａｓの形式
のものであることが好ましい。ここで、ｙは０から１．
０の範囲で変わる。ドーピング層４の厚さは、ベース層
とドーピング層との間の接合部に転位が形成される臨界
厚さを越えないように、制限されている。臨界厚さは材
料が異なると変わるが、一般には、単層２〜５個分の程
度の厚さで、各単層の典型的な厚さは約３オングストロ
ームである。ＧａＳｂ上のＧａＡｓの臨界厚さは、Ｇａ
Ｓｂ上のＩｎＰのそれが約単層５個分の厚さであるのに
対し、約単層２〜３個分の厚さである。一般に、ドーピ
ングできる不純物の全量をより多くするには、ドーピン
グ層を厚く成長することが好ましい。しかしながら、Ｍ
ＢＥでＩｎＰを成長する場合、ＧａＡｓを成長する場合
のように固体原料でなくて、気体原料を必要とするた
め、ＩｎＰの成長には、より複雑でより高価なＭＢＥ装
置が必要となる。
【００１６】ドーピング層に対して事実上すべての III
-V族元素を用いることが可能である。しかしながら、今
のところ、ＧａＡｓＳｂやＧａＰＳｂのように、Ｖ族元
素が二つの化合物が、シリコンによってｎ型またはｐ型
にドープできるか否かは、明らかではない。したがっ
て、二元または三元混晶で、Ｖ族元素が１つの III-V族
元素からなるドーピング層が好ましい。
【００１７】超格子６の全体の典型的な厚さは数百オン
グストロームで、各ベース層の厚さはＧａＳｂの場合で
約２５〜１００オングストローム、そして、ベース層／
ドーピング層ペアの典型的な個数は５〜１０である。
【００１８】図２は、もともとドーピング層４だけにシ
リコンまたはチタンがドープされていたのが、超格子全
体がｎ型にドープされるプロセスを示すエネルギーバン
ド図である。ベース層２は、線８で示されるその伝導帯
エネルギーレベルが、線１０で示されるドーピング層４
の伝導帯エネルギーレベルよりも小さくなるように選ば
れている。伝導帯エネルギーが低い(lower) ベース層は
大きい(greater) 電子親和力を持ち、ドーピング層から
ベース層への可動電子のドリフトが可能となり、そし
て、ベース層になんらドーパントとしての不純物を追加
するこなく、ベース層をｎ型にドープすることができ
る。ベース層に極近い部分のドーピング層１２は、ドー
パント材料がベース層中に広がる恐れを避けるために、
アンドープのままである。アンドープの部分は図２にお
いて鎖線で示された範囲である。
【００１９】かくして本発明によれば、ＧａＳｂよりも
伝導帯バンドエネルギーが大きく、且つＧａＳｂと略格
子整合するアンチモンを含まない半導体材料が今のとこ
ろ知られていないという事実にもかかわらず、シリコン
がドープされたＧａＳｂのような、ｎ型にドーピングさ
れた III族元素−Ｓｂ材料を形成できる。
【００２０】図３には種々の程度の格子整合が示されて
いる。図３（ａ）には、略格子整合する２つの材料１４
ａ，１６ａが示され、材料１４ａ，１６ａの原子はそれ
ぞれ×，○で示されている。これらの格子位置は互いに
マッチ(match up)し、両材料について不特定の厚さで、
ＭＢＥにより一方の材料を他方の材料上に成長させるこ
とができる。
【００２１】図３（ｂ）において、材料１４ｂ，１６ｂ
は正確には格子整合していない。材料１６ｂは、通常、
材料１４ｂよりも格子寸法が小さい。しかしながら、材
料１６ｂの成長がその臨界厚さを越えないものであれ
ば、二つの材料の格子がこれら二つの材料の間の接合に
沿って整列するべく、材料１６ｂの格子構造は、上記接
合に平行なｘ，ｙ平面において伸びるであろう。これに
は、二つの材料の間の接合に垂直なｚ方向についての、
材料１６ｂの格子構造の伸縮が伴う。
【００２２】第３の状況が図３（ｃ）に示されている。
ここでは再び材料１６ｃの格子構造が材料１４ｃのそれ
よりも小さくなっている。しかしながら、材料１６ｃは
その臨界厚さよりも厚く成長されている。これは、材料
１６ｃで形成されたｚ方向の柱１８で構成された転位が
形成され、材料１６ｃの電子移動度を低下させる結果と
なる。このような転位を示す歪み層は、図３（ｂ）のコ
ヒーレント歪み層とは反対に、非コヒーレント歪み層と
呼ばれている。本発明では、ドーピング層４の厚さは、
ドーピング層４がコヒーレントに歪むように、上述した
ように、良好に制限されている。
【００２３】本発明が避けようとするVI元素のドーパン
ト以外で、ＭＢＥにおいてｎ型ドーパントとして良好に
働くものとして、今のところ、シリコンとチタンだけが
知られている。そのドーパントとドーピング層４の III
-V族元素の材料との結合は、ドーピング層の成長中に、
ＭＢＥ装置のシリコンまたはチタンのシャッターを開く
ことによってできるし、また、通常のデルタドーピング
技術でもでき、この場合、薄いシリコン層がドーピング
層の中央に成長する。ドーピング層１６中のドーパント
の濃度は、典型的には、１×１０16〜１×１０20ｃｍ-3
の範囲であり、この濃度であれば超格子全体のドーパン
トの濃度は約１×１０15〜１×１０19ｃｍ-3の範囲とな
る。
【００２４】発明を一歩進んだものとすれば、超格子自
身が、十分に良好な格子整合が取れる他の III族元素−
Ｓｂ化合物に対してドーパント源となることができる。
例えば、超格子のベース層２がＡｌX Ｇａ1-X Ｓｂの形
式のものであれば、近接する他のＡｌZ Ｇａ1-Z Ｓｂ層
に成長させることができる。ここで、ｚはｘよりも小さ
い。何故なら第２目の材料のアルミニウムのｘからｚへ
の含有量の減少によってバンドギャップエネルギーも減
少し、超格子中の可動電子が近接するＡｌZ Ｇａ1-Z Ｓ
材料にドリフトし、同様にＡｌZ Ｇａ1-Z Ｓ材料をドー
プするからである。
【００２５】本発明を利用したＦＥＴ２０が図４に示さ
れている。このデバイスのソース２２とドレイン２４と
は、上述したドープされた超格子で形成され、それぞ
れ、金属ソースコンタクト２６，金属ドレインコンタク
ト２８が設けられている。ソース２２とドレイン２４と
の間の超格子の中央部分は取り除かれているか、または
適当なマスクを用いて二つの超格子が別々に第１の領域
に成長されている。二つの超格子の間のチャネル上に
は、ゲートコンタクト３２でキャップされたアンドープ
の半導体またはＳｉＯ2 酸化絶縁層３０が形成されてい
る。図４に示された実施例のデバイスにおいて、超格子
はＡｌＧａＡｓベース層と、シリコンがドープされたＡ
ｌＧａＡｓドーピング層とから構成され、その全体の厚
さは約１００〜３００オングストロームである。
【００２６】薄いスペーサ層３４は、超格子の下面とチ
ャネル層３６との間に形成されている。スペーサ層３４
（これはＡｌＧａＳｂでも良い）は、超格子下のチャネ
ルから超格子のドーパントを分離するが、ソース，ドレ
イン，チャネル間の電子の流れが重大に妨げられない程
度に十分薄い（３０オングストロームオーダ）。チャネ
ル層３６はアンドープであるが、厚さが約１２０オング
ストロームのＩｎZ Ｇａ1-Z Ａｓのように、移動度の高
い材料から成立ったものでも良い。ここで、ｚは０〜
１．０の範囲である。
【００２７】チャネル層３６はバッファ層３８上に形成
され、このバッファ層３８は超格子のベース層がＡｌＧ
ａＳｂの場合にはＧａＳｂで、そして厚さが４，０００
オングストロームのオーダであることが好ましい。バッ
ファ層３８は半絶縁性のＧａＳｂ基板４０上に形成さ
れ、このＧａＳｂ基板４０は通常相当厚いものである。
二次電子ガス（２Ｄｅｇ）は、超格子構造のソース２２
とドレイン２４との間のチャネル表面に沿って従来と同
様に形成される。
【００２８】アンドープのＧａＳｂベース層と、シリコ
ンがドープされたＧａＡｓドーピング層とからなる幾つ
かの超格子を形成した。ドーピング層は、ドーパントで
あるシリコンの温度が１１５０〜１３２０℃のもとで、
１〜３オングストローム／ｓｅｃのレートで成長され、
５〜２５０のベースドーピング周期で形成した。最初の
３つのサンプルではＧａＳｂ層の厚さは９０オングスト
ロームで、一方、４番目のものは７２オングストローム
である。最初のサンプルのＧａＡｓドーピング層の厚さ
は単層４個分で、２〜４番目のサンプルのそれは単層２
個である。超格子全体の電子濃度は、第１のサンプルで
３．３×１０16ｃｍ-3、第２のサンプルで２．７×１０
16ｃｍ-3、第３のサンプルで２．１×１０16ｃｍ-3、第
１〜第３のサンプルの電子移動度はそれぞれ２，９３
８、２，６９８，２，４２１ｃｍ2／（Ｖ・ｓ）であっ
た。４番目のサンプルの電子濃度は２．９×１０16ｃｍ
-3、そして電子移動は２，７０４ｃｍ2 ／（Ｖ・ｓ）で
あった。第１〜第４のサンプルのＧａＡｓドーピング層
内の算出されたシリコンのドーピング密度はそれぞれ
３．２×１０17，４．９×１０17，３．８×１０17，
４．３×１０17ｃｍ-3である。
【００２９】観測された電子移動度は、低濃度のｎ型Ｇ
ａＳｂについて算出された電子移動、つまり、約４，０
００ｃｍ2 ／（Ｖ・ｓ）に比べてまさるとも劣らないも
のであった。
【００３０】かくして本発明によれば、ドーパントとし
て通常用いられているVI族元素の場合のように、ＭＢＥ
システムの汚染を招かずに、ＭＢＥで成長されたｎ型の
Ｓｂ化合物からなるヘテロ構造および超格子を実現する
ことが可能となる。
【００３１】ところで、図面を用いて幾つかの本発明に
係る実施例を説明したが、種々の変形や他の実施例が当
業者に浮かぶであろう。このような変形や他の実施例は
予期しており、そして、これらは、明細書に記載された
特許請求の範囲により規定された発明の意図および範囲
を逸脱しない範囲で創造できる。
【００３２】
【発明の効果】本発明によれば、ｎ型ドーパントとして
VI族元素を用いずに、Ｓｂ化合物を主成分とするｎ型の
半導体層（ヘテロ構造，超格子）を形成できるので、ｎ
型ドーパントとしてVI族元素を用いた場合に発生するＭ
ＢＥシステムの汚染を防止できる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る歪み層を有する超格子
を示す断面図。
【図２】図１の超格子のエネルギーバンド。
【図３】格子整合の様子を示す図。
【図４】本発明の他の実施例に係るＦＥＴの断面図。
【符号の説明】
２…ベース層 ４…ドーピング層（歪み層） ６…超格子 ８…ベース層の伝導帯エネルギーレベル １０…ドーピング層の伝導帯エネルギーレベル １２…アンドープのドーピング層 ２０…ＦＥＴ ２２…ソース（半導体超格子ソース） ２４…ドレイン（半導体超格子ドレイン） ２６…金属ソースコンタクト ２８…金属ドレインコンタクト ３０…ＳｉＯ2 酸化絶縁層 ３２…ゲートコンタクト ３４…スペーサ層 ３６…チャネル層 ３８…バッファ層 ４０…ＧａＳｂ基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エイプリル・エス・ブラウン アメリカ合衆国、カリフォルニア州 91362、ウエストレイク・ビレッジ、タ ム・オーシャンター 4562 (72)発明者 ローレンス・イー・ラーソン アメリカ合衆国、カリフォルニア州 90403、サンタ・モニカ、ナインティーン ス・ストリート 822

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】III族元素−Ｓｂ材料からなるベース層上
    に、伝導帯エネルギーレベルが前記ベース層のそれより
    も高い III-V族化合物からなるｎ型歪み層を形成して、
    前記ｎ型歪み層から前記ベース層に電子を流れせしめ、
    III族元素−Ｓｂ材料からなるｎ型ベース層を形成する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】前記ベース層は、ＡｌX Ｇａ1-X Ｓｂ（０
    ≦ｘ≦１）からなることを特徴とする請求項１に記載の
    半導体装置の製造方法。
  3. 【請求項３】前記 III-V族化合物は、二元または三元混
    晶のもので、且つＶ族元素が１つであることを特徴とす
    る請求項１に記載の半導体装置の製造方法。
  4. 【請求項４】前記 III-V族化合物は、Ａｌy Ｇａ1-y Ａ
    ｓ（０≦ｙ≦１）からなることを特徴とする請求項３に
    記載の半導体装置の製造方法。
  5. 【請求項５】前記ｎ型歪み層は、シリコンまたはチタン
    がドープされていることを特徴とする請求項１に記載の
    半導体装置の製造方法。
  6. 【請求項６】前記ｎ型歪み層は、前記ベース層上に形成
    され、分子線エピタキシャル成長によりドーピングされ
    ることを特徴とする請求項１に記載の半導体装置の製造
    方法。
  7. 【請求項７】前記ベース層、前記歪み層上に、超格子が
    構成されるべく、ベース層とｎ型歪み層とを交互に形成
    する工程を有することを特徴とする請求項１に記載の半
    導体装置の製造方法。
  8. 【請求項８】前記ｎ型歪み層は、前記ベース層材料上の
    前記化合物からなるコヒーレントなに歪む層に対する臨
    界厚さを越えずに形成されることを特徴とする請求項１
    に記載の半導体装置の製造方法。
  9. 【請求項９】前記ベース層は、厚さが約２５〜１００オ
    ングストロームのＡｌX Ｇａ1-X Ｓｂ（０≦ｘ≦１．
    ０）の層であることを特徴とする請求項１に記載の半導
    体装置の製造方法。
  10. 【請求項１０】前記ベース層と、前記歪み層と、伝導帯
    エネルギーレベルが前記ベース層のそれよりも低いＡｌ
    Z Ｇａ1-Z Ａｓ（０≦ｚ≦１．０）からなるアンドープ
    層との間のコンタクトを取り、前記ベース層から前記ア
    ンドープ層に電子を流れせしめる工程を有することを特
    徴とする請求項１に記載の半導体装置の製造方法。
  11. 【請求項１１】前記ベース層は、ＡｌX Ｇａ1-X Ｓｂ
    （０≦ｘ≦１．０）からなることを特徴とする請求項１
    に記載の半導体装置の製造方法。
  12. 【請求項１２】電流伝導に対して十分な可動電子を有
    し、且つドーパントとしての不純物を実質的に含まない
    III族元素−Ｓｂ化合物からなる複数のベース層と、 連続するベース層の間に挟まれ、且つ伝導帯エネルギー
    レベルが前記ベース層のそれよりも高く、ｎ型ドーパン
    トとしての不純物を含み、厚さが前記ベース層のそれよ
    りも実質的に薄い、 III-V族化合物からなる複数のｎ型
    歪み層と具備してなることを特徴とする半導体装置。
  13. 【請求項１３】所定の伝導帯エネルギーレベルを有する
    半導体チャネル層と、 前記半導体チャネル層上に設けられたｎ型半導体超格子
    ソースおよびｎ型半導体超格子ドレインと、 前記ｎ型半導体超格子ソースと前記ｎ型半導体超格子ド
    レインとの間の前記半導体チャネル層上に設けられた絶
    縁層と、 前記絶縁層，前記ｎ型半導体超格子ソース，前記ｎ型半
    導体超格子ドレイン上にそれぞれ設けられたゲートコン
    タクト，ソースコンタクト，ドレインコンタクトとを具
    備してなり、 前記ｎ型半導体超格子ソースおよび前記ｎ型半導体超格
    子ドレインの超格子が、 電流伝導に対して十分な可動
    電子を有し、且つドーパントとしての不純物を実質的に
    含まず、伝導帯エネルギーレベルが前記半導体チャネル
    層のそれよりも高く、 III族元素−Ｓｂ化合物からなる
    複数のベース層と、 連続するベース層の間に挟まれ、且つ厚さが前記ベース
    層のそれよりも実質的に薄く、伝導帯エネルギーレベル
    が前記ベース層のそれよりも高く、ｎ型ドーパントとし
    ての不純物を含む、 III-V族化合物からなる複数のｎ型
    歪み層とからなることを特徴とする半導体装置。
  14. 【請求項１４】前記ベース層は、ＡｌX Ｇａ1-X Ｓｂか
    らなることを特徴とする請求項１２または請求項１３に
    記載の半導体装置。
  15. 【請求項１５】前記 III-V族は、二元または三元混晶の
    もので、且つＶ族元素が１つであることを特徴とする請
    求項１２または請求項１３に記載の半導体装置。
  16. 【請求項１６】前記 III-V族化合物は、Ａｌy Ｇａ1-y
    Ａｓ（０≦ｙ≦１）からなることを特徴とする請求項１
    ５に記載の半導体装置。
  17. 【請求項１７】前記ｎ型半導体超格子ドレインと前記ｎ
    型半導体超格子ソースと前記半導体チ前記半導体チャネ
    ル層との間に設けられ、且つ前記ベース層と一般的に格
    子整合する材料からなり、前記半導体チャネル層を前記
    ｎ型歪み層中のドーパントから隔離とするアンドープス
    ペーサ層を有することを特徴とする請求項１２または請
    求項１３に記載の半導体装置。
  18. 【請求項１８】前記ｎ型歪み層は、シリコンまたはチタ
    ンがドープされていることを特徴とする請求項１２また
    は請求項１３に記載の半導体装置。
  19. 【請求項１９】前記ｎ型歪み層は、前記ベース層材料上
    の前記化合物からなるコヒーレントな歪む層に対する臨
    界厚さを越えずに形成されることを特徴とする請求項１
    ２または請求項１３に記載の半導体装置。
  20. 【請求項２０】前記ベース層は、厚さが約２５〜１００
    オングストロームのＡｌX Ｇａ1-X Ｓｂ（０≦ｘ≦１．
    ０）の層であることを特徴とする請求項１に記載の半導
    体装置。
  21. 【請求項２１】前記半導体チャネル層は、ＩｎZ Ｇａ
    1-Z Ａｓ（０≦ｚ≦１．０）からなるなることを特徴と
    する請求項１に記載の半導体装置。
JP5083667A 1992-04-09 1993-04-09 半導体装置の製造方法および半導体装置 Pending JPH0661270A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US86637292A 1992-04-09 1992-04-09
US866372 2001-05-25

Publications (1)

Publication Number Publication Date
JPH0661270A true JPH0661270A (ja) 1994-03-04

Family

ID=25347470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5083667A Pending JPH0661270A (ja) 1992-04-09 1993-04-09 半導体装置の製造方法および半導体装置

Country Status (3)

Country Link
US (2) US5420442A (ja)
EP (1) EP0565054A3 (ja)
JP (1) JPH0661270A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268582A (en) * 1992-08-24 1993-12-07 At&T Bell Laboratories P-N junction devices with group IV element-doped group III-V compound semiconductors
US5668387A (en) * 1995-10-26 1997-09-16 Trw Inc. Relaxed channel high electron mobility transistor
JP2718406B2 (ja) * 1995-12-19 1998-02-25 日本電気株式会社 電界効果トランジスタ
US5940695A (en) 1996-10-11 1999-08-17 Trw Inc. Gallium antimonide complementary HFET
US6380552B2 (en) 1999-05-28 2002-04-30 Hrl Laboratories, Llc Low turn-on voltage InP Schottky device and method
JP3371871B2 (ja) * 1999-11-16 2003-01-27 日本電気株式会社 半導体装置の製造方法
US7224041B1 (en) 2003-09-30 2007-05-29 The Regents Of The University Of California Design and fabrication of 6.1-Å family semiconductor devices using semi-insulating A1Sb substrate
US7812339B2 (en) * 2007-04-23 2010-10-12 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures
US9214518B1 (en) * 2014-07-18 2015-12-15 Taiwan Semiconductor Manufacturing Company Limited and National Taiwan University Using molecular beam epitaxy in a semiconductor structure with a high K/GaSb interface
US10546858B2 (en) 2015-06-27 2020-01-28 Intel Corporation Low damage self-aligned amphoteric FINFET tip doping
WO2017003414A1 (en) * 2015-06-27 2017-01-05 Intel Corporation Low damage self-aligned amphoteric finfet tip doping
JP6720775B2 (ja) * 2016-08-25 2020-07-08 富士通株式会社 化合物半導体装置、及び化合物半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517047A (en) * 1981-01-23 1985-05-14 The United States Of America As Represented By The Secretary Of The Army MBE growth technique for matching superlattices grown on GaAs substrates
DE3480631D1 (de) * 1983-06-24 1990-01-04 Nec Corp Halbleiterstruktur mit uebergitter hoher traegerdichte.
US4607272A (en) * 1983-10-06 1986-08-19 The United States Of America As Represented By The United States Department Of Energy Electro-optical SLS devices for operating at new wavelength ranges
US4797716A (en) * 1984-04-04 1989-01-10 The United States Of America As Represented By The United States Department Of Energy Field-effect transistor having a superlattice channel and high carrier velocities at high applied fields
US4780748A (en) * 1986-06-06 1988-10-25 American Telephone & Telegraph Company, At&T Bell Laboratories Field-effect transistor having a delta-doped ohmic contact
JP2822547B2 (ja) * 1990-03-06 1998-11-11 富士通株式会社 高電子移動度トランジスタ
JPH03288446A (ja) * 1990-04-05 1991-12-18 Nec Corp ２次元電子ガス電界効果トランジスタ

Also Published As

Publication number Publication date
US5420442A (en) 1995-05-30
EP0565054A2 (en) 1993-10-13
EP0565054A3 (en) 1994-07-27
US5489549A (en) 1996-02-06

Similar Documents

Publication Publication Date Title
US4845049A (en) Doping III-V compound semiconductor devices with group VI monolayers using ALE
JPH07101739B2 (ja) 半導体装置
US5572043A (en) Schottky junction device having a Schottky junction of a semiconductor and a metal
US5770868A (en) GaAs substrate with compositionally graded AlGaAsSb buffer for fabrication of high-indium fets
US5837565A (en) Semiconductor device
KR20100114939A (ko) 실리콘 상에 버퍼층 아키텍쳐를 형성하는 방법 및 그에 의해 형성된 구조
JPH0661270A (ja) 半導体装置の製造方法および半導体装置
JP3458349B2 (ja) 半導体装置
US5298441A (en) Method of making high transconductance heterostructure field effect transistor
US4894691A (en) Compound semiconductor device with superlattice channel region
EP0080714A2 (en) Hetero-junction semiconductor device
KR920006434B1 (ko) 공진 터널링 장벽구조장치
US5912480A (en) Heterojunction semiconductor device
US5841156A (en) Semiconductor device including T1 GaAs layer
JP2557373B2 (ja) 化合物半導体装置
JP3283668B2 (ja) 半導体装置
JPH01143270A (ja) 半導体装置
JPS63228763A (ja) 半導体装置
JP2576232B2 (ja) 半導体結晶
JP2712252B2 (ja) 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ
JPH06196507A (ja) 半導体装置
JPH03165576A (ja) 量子細線半導体装置およびその製造方法
JPS63229763A (ja) 半導体装置
JPH09246528A (ja) インジウム・リン系高電子移動度トランジスタ
JPH01183164A (ja) 高電子移動度電界効果型トランジスタ