JPH067440Y2 - スキヤナ− - Google Patents
スキヤナ−Info
- Publication number
- JPH067440Y2 JPH067440Y2 JP4689684U JP4689684U JPH067440Y2 JP H067440 Y2 JPH067440 Y2 JP H067440Y2 JP 4689684 U JP4689684 U JP 4689684U JP 4689684 U JP4689684 U JP 4689684U JP H067440 Y2 JPH067440 Y2 JP H067440Y2
- Authority
- JP
- Japan
- Prior art keywords
- relay
- contacts
- contact
- scanner
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Relay Circuits (AREA)
Description
【考案の詳細な説明】 〔考案の属する分野〕 本考案はリレーで構成したスキャナーに関するもので、
スキャンニング時のコモンモード電圧による影響の特性
改善を計ったものである。
スキャンニング時のコモンモード電圧による影響の特性
改善を計ったものである。
以下、本考案のスキャナーをデータロガーに用いた場合
について説明する。
について説明する。
データロガーに用いられるリレーで構成したスキャナー
の一部を第１図(イ)に示す。(イ)図において、RL0,RL1…
…は０CH（チャネル），１CH……用のリレーを示すもの
で、各リレーは夫々Ｈ（ハイ），Ｌ（ロウ），Ｇ（ガー
ド）の３つの接点を有する。ところで、リレーは各接点
のメイク，ブレークにリレー個々の特性の相違により、
第１図(ロ)に示す如くタイミングにずれがある。
の一部を第１図(イ)に示す。(イ)図において、RL0,RL1…
…は０CH（チャネル），１CH……用のリレーを示すもの
で、各リレーは夫々Ｈ（ハイ），Ｌ（ロウ），Ｇ（ガー
ド）の３つの接点を有する。ところで、リレーは各接点
のメイク，ブレークにリレー個々の特性の相違により、
第１図(ロ)に示す如くタイミングにずれがある。
第２図(イ)は従来のスキャナーリレーを用いたデータロ
ガーの要部の構成図である。第２図(イ)において、RL0,R
L1……は第１図で説明したリレーで、このリレーにより
スキャナーが構成される。LCは３つの接点１，２，３を
有する共通リレー、Ａは増幅器、GAは増幅器Ａのガード
である。リレRL0,RL1……における接点Ｈは共通リレーL
Cの接点１を介して増幅器Ａの入力端子に、接点Ｌは接
点２を介して増幅器Ａの低電位点に、又接点Ｇは接点３
を介してガードGAに夫々接続されている。Ｃｇはガード
GAとケース（アース）間の容量を示すものである。Ｄ
１，Ｄ２は夫々過電圧保護用のツェナーダイオード、Ｒ
０，Ｒ１…は０CH，１CH…の信号源インピーダンス、Ｃ
０，Ｃ１…夫々ノイズ除去用のフィルタの容量を示すも
ので、このフィルタは入力端側に接されている。
ガーの要部の構成図である。第２図(イ)において、RL0,R
L1……は第１図で説明したリレーで、このリレーにより
スキャナーが構成される。LCは３つの接点１，２，３を
有する共通リレー、Ａは増幅器、GAは増幅器Ａのガード
である。リレRL0,RL1……における接点Ｈは共通リレーL
Cの接点１を介して増幅器Ａの入力端子に、接点Ｌは接
点２を介して増幅器Ａの低電位点に、又接点Ｇは接点３
を介してガードGAに夫々接続されている。Ｃｇはガード
GAとケース（アース）間の容量を示すものである。Ｄ
１，Ｄ２は夫々過電圧保護用のツェナーダイオード、Ｒ
０，Ｒ１…は０CH，１CH…の信号源インピーダンス、Ｃ
０，Ｃ１…夫々ノイズ除去用のフィルタの容量を示すも
ので、このフィルタは入力端側に接されている。
このような構成のデータロガーにおいて、チャネル間に
コモンモード電圧差がある場合について説明すると次の
如くなる。Ｖcmがそのコモンモード電圧で、０CHの信号
源に加わっている場合を示している。このようなコモン
モード電圧Ｖcmがあると、０CH測定時においてそのコモ
ンモード電圧Ｖcmにより、リレーRL0のガード接点Ｇ，
共通リレーLCの接点３の通路を介して容量Ｃｇが充電さ
れる。次に１CHの測定に移るが、１CHのリレーRL0の接
点のうち、第１図(ロ)に示す如くＨ接点が他の接点Ｌ，
Ｇよりも先にメイクしたとすると、Ｃｇにたまった電荷
が図の点線で示す通路で放電し、その放電電流により今
度は容量Ｃ１が充電される。Ｃ１に充電された電荷はそ
の後C1・R1の時定数で放電するが、商用周波数のフィル
タとしてC1・R1の時定数が大きい場合、その放電が終わ
らないうちに増幅器Ａに接続されたアナログ・ディジタ
ル変換器（図示せず）の変換動作が始まり、その結果誤
差が生じる。
コモンモード電圧差がある場合について説明すると次の
如くなる。Ｖcmがそのコモンモード電圧で、０CHの信号
源に加わっている場合を示している。このようなコモン
モード電圧Ｖcmがあると、０CH測定時においてそのコモ
ンモード電圧Ｖcmにより、リレーRL0のガード接点Ｇ，
共通リレーLCの接点３の通路を介して容量Ｃｇが充電さ
れる。次に１CHの測定に移るが、１CHのリレーRL0の接
点のうち、第１図(ロ)に示す如くＨ接点が他の接点Ｌ，
Ｇよりも先にメイクしたとすると、Ｃｇにたまった電荷
が図の点線で示す通路で放電し、その放電電流により今
度は容量Ｃ１が充電される。Ｃ１に充電された電荷はそ
の後C1・R1の時定数で放電するが、商用周波数のフィル
タとしてC1・R1の時定数が大きい場合、その放電が終わ
らないうちに増幅器Ａに接続されたアナログ・ディジタ
ル変換器（図示せず）の変換動作が始まり、その結果誤
差が生じる。
第３図は交流のコモンモード電圧Ｖacが加わっている場
合の従来のスキャナーを使用したデータロガーの概略構
成図である。この場合にはリレーのブレークするタイミ
ングが問題となる。即ち、リレーRL0のＬ及びＧ接点に
先にブレークし、最後にＨ接点がブレークするような場
合、図の点線の通路で電流が流れて容量Ｃｇを充電する
が、その時に入力の容量Ｃ０も充電する。その後、Ｃ０
・Ｒ０の時定数で充電々荷は放電するが、連続的なスキ
ャンでこのチャネルを続けてA/D変換するような場合に
は、その放電が終わらないうちに次のＡ／Ｄ変換が始ま
り、これが誤差となって表われる。
合の従来のスキャナーを使用したデータロガーの概略構
成図である。この場合にはリレーのブレークするタイミ
ングが問題となる。即ち、リレーRL0のＬ及びＧ接点に
先にブレークし、最後にＨ接点がブレークするような場
合、図の点線の通路で電流が流れて容量Ｃｇを充電する
が、その時に入力の容量Ｃ０も充電する。その後、Ｃ０
・Ｒ０の時定数で充電々荷は放電するが、連続的なスキ
ャンでこのチャネルを続けてA/D変換するような場合に
は、その放電が終わらないうちに次のＡ／Ｄ変換が始ま
り、これが誤差となって表われる。
このように、入力に大きなＣＲの時定数をもち、かつチ
ャネン間にコモンモード電圧差或いは交流のコモンモー
ド電圧があるようなデータロガーにおいては、常時のリ
レーでスキャナーを構成した場合、リレー接点のメー
ク，ブレークのタイミングにより誤差が生じる。
ャネン間にコモンモード電圧差或いは交流のコモンモー
ド電圧があるようなデータロガーにおいては、常時のリ
レーでスキャナーを構成した場合、リレー接点のメー
ク，ブレークのタイミングにより誤差が生じる。
本考案は従来のスキャナーリレーが有する上記のような
欠点を解決する為になされたもので、各チャネルのリレ
ーとは別の共通のリレーLCを利用して入力のスキャンニ
ング時のリレーのメイク・ブレークのタイミングに関係
なく、入力のコモンモード電圧による影響を無くするよ
うにしたものである。
欠点を解決する為になされたもので、各チャネルのリレ
ーとは別の共通のリレーLCを利用して入力のスキャンニ
ング時のリレーのメイク・ブレークのタイミングに関係
なく、入力のコモンモード電圧による影響を無くするよ
うにしたものである。
上記の目的を達成するために、本考案においてはスキャ
ナーを夫々ハイ，ロウ及びガード接点をもつ多点のリレ
ー及び前記ハイ，ロウ接点に夫々接続される接点を有す
る共通リレーで構成し、この共通リレーの接点を前記多
点のリレーの各接点より遅くメイクし、早くブレイクさ
せるようにしたことを特徴としたものである。
ナーを夫々ハイ，ロウ及びガード接点をもつ多点のリレ
ー及び前記ハイ，ロウ接点に夫々接続される接点を有す
る共通リレーで構成し、この共通リレーの接点を前記多
点のリレーの各接点より遅くメイクし、早くブレイクさ
せるようにしたことを特徴としたものである。
第４図は本考案に係るスキャナーを有すデータロガーの
要部の概略構成図である。第４図において、RL0,RL1,RL
2…は各ＣＨのリレーで、夫々Ｈ，Ｌ，Ｇの３つの接点
を持っている。LCは共通リレーで、２つの接点１，２を
有する。データロガーにおいては、複数個のリレーRL0,
RL1,RL2…が１つのカードにまとめられ、そのカードが
複数枚集まって１つのスキャナーが構成されるが、共通
リレーLCはカード毎に１個用いられる。リレーRL0,RL1,
RL2…の各接点Ｈは共通リレーLCの接点１を介して増幅
器Ａの入力端に接続され、リレーRL0,RL1,RL2…の各接
点Ｌは共通リレーLCの接点２を介して増幅器Ａの低電位
点に接続され、又リレーRL0,RL1,RL2…の各接点Ｇは直
接ガードGAに接続されている。Ｄ１，Ｄ２は第２図，第
３図で説明したと同様のツェナーダイオードである。こ
のような構成の第４図に示すスキャナーリレーの動作の
タイムチャートを第５図(イ)に、第５図(ロ)にリレードラ
イブの信号回路を示す。
要部の概略構成図である。第４図において、RL0,RL1,RL
2…は各ＣＨのリレーで、夫々Ｈ，Ｌ，Ｇの３つの接点
を持っている。LCは共通リレーで、２つの接点１，２を
有する。データロガーにおいては、複数個のリレーRL0,
RL1,RL2…が１つのカードにまとめられ、そのカードが
複数枚集まって１つのスキャナーが構成されるが、共通
リレーLCはカード毎に１個用いられる。リレーRL0,RL1,
RL2…の各接点Ｈは共通リレーLCの接点１を介して増幅
器Ａの入力端に接続され、リレーRL0,RL1,RL2…の各接
点Ｌは共通リレーLCの接点２を介して増幅器Ａの低電位
点に接続され、又リレーRL0,RL1,RL2…の各接点Ｇは直
接ガードGAに接続されている。Ｄ１，Ｄ２は第２図，第
３図で説明したと同様のツェナーダイオードである。こ
のような構成の第４図に示すスキャナーリレーの動作の
タイムチャートを第５図(イ)に、第５図(ロ)にリレードラ
イブの信号回路を示す。
第５図(イ)において、RL0,RL1−ONは第４図に示すリレー
RL0,RL1…のメイク，ブレイクのタイミングを示し、LC-
ONは共通のリレーLCの２つの接点１，２のメイク，ブレ
イクのタイミングを示すものである。即ち、共通リレー
LCの２つの接点１と２はリレーRL0,RL1の各接点Ｈ，
Ｌ，Ｇをメイクする時間より十分遅くれてメイクし、そ
してリレーRL0,RL1の各接点をブレイクする時間より十
分早くブレイクするようになっている。
RL0,RL1…のメイク，ブレイクのタイミングを示し、LC-
ONは共通のリレーLCの２つの接点１，２のメイク，ブレ
イクのタイミングを示すものである。即ち、共通リレー
LCの２つの接点１と２はリレーRL0,RL1の各接点Ｈ，
Ｌ，Ｇをメイクする時間より十分遅くれてメイクし、そ
してリレーRL0,RL1の各接点をブレイクする時間より十
分早くブレイクするようになっている。
このようなタイミングでリレーRL0,RL1…と共通リレーL
Cの各接点のメイク，ブレイクを行なうようにした本考
案に係るスキャナーにおいては、リレーRL0,RL1…の接
点Ｈ，Ｌ，Ｇが多少のずれをもってどのような順序でメ
イク，ブレイクしても、データロガーのA/D変換器の入
力への接続はメイク時には等価的に接点Ｇが先にメイク
し、その後から接点Ｈ，Ｌがメイクする。又、ブレイク
時には接点Ｈ，Ｌが先にブレイクし、接点Ｇが等価的に
あとからブレイクする。
Cの各接点のメイク，ブレイクを行なうようにした本考
案に係るスキャナーにおいては、リレーRL0,RL1…の接
点Ｈ，Ｌ，Ｇが多少のずれをもってどのような順序でメ
イク，ブレイクしても、データロガーのA/D変換器の入
力への接続はメイク時には等価的に接点Ｇが先にメイク
し、その後から接点Ｈ，Ｌがメイクする。又、ブレイク
時には接点Ｈ，Ｌが先にブレイクし、接点Ｇが等価的に
あとからブレイクする。
このような構成の本考案に係るスキャナーにおいては、
第２図で説明した如く例えコモンモード電圧Ｖcmにより
容量Ｃｇが充電されてもその電荷は接点Ｇを通り、入力
容量Ｃを介さずに放電する。その結果、コモンモード電
圧Ｖcmによって誤差が生じないデータロガーを得ること
ができる。又、第３図で説明した交流コモンモード電圧
Ｖamがかかっている場合においても、接点ＧがＨ，Ｌよ
り早くメイクするので、交流コモンモード電圧Ｖamによ
る電流が第３図に示す容量Ｃ０を通ることはない。した
がって、交流コモンモード電圧Ｖamによっても誤差の生
じないデータロガーを得ることができる。第５図におい
て、Ｖは電源、D1は保護用ダイオードを示すものであ
る。
第２図で説明した如く例えコモンモード電圧Ｖcmにより
容量Ｃｇが充電されてもその電荷は接点Ｇを通り、入力
容量Ｃを介さずに放電する。その結果、コモンモード電
圧Ｖcmによって誤差が生じないデータロガーを得ること
ができる。又、第３図で説明した交流コモンモード電圧
Ｖamがかかっている場合においても、接点ＧがＨ，Ｌよ
り早くメイクするので、交流コモンモード電圧Ｖamによ
る電流が第３図に示す容量Ｃ０を通ることはない。した
がって、交流コモンモード電圧Ｖamによっても誤差の生
じないデータロガーを得ることができる。第５図におい
て、Ｖは電源、D1は保護用ダイオードを示すものであ
る。
なお、第５図の実施例ではリレーRL0,RL1-ONとLC-ONの
２つの信号を用意しなければならず、構成が面倒とな
る。LC-ON信号はRL0,RL1-ON信号を利用して作るように
すれば構成が簡略化される。この場合、RL0,RL1-ON信号
に対してLC-ON信号を遅く立上がらせるのはＣＲの時定
数回路とゲートにより簡単に作れるが、第６図(イ)に示
す如く両信号の立下りが同じになってしまう。各リレー
のブレークのタイミングを遅らせるために、第６図(ロ)
に示すようにリレRL0,RL1……のコイルに並列にコンデ
ンサCDを接続する。このようにすれば第５図で説明した
ように接点Ｇが先にメイクし、その後接点Ｈ，Ｌがメイ
クする。又、接点Ｈ，Ｌが先にブレイクし、その後接点
Ｇがブレイクするというタイミングを得ることができ
る。
２つの信号を用意しなければならず、構成が面倒とな
る。LC-ON信号はRL0,RL1-ON信号を利用して作るように
すれば構成が簡略化される。この場合、RL0,RL1-ON信号
に対してLC-ON信号を遅く立上がらせるのはＣＲの時定
数回路とゲートにより簡単に作れるが、第６図(イ)に示
す如く両信号の立下りが同じになってしまう。各リレー
のブレークのタイミングを遅らせるために、第６図(ロ)
に示すようにリレRL0,RL1……のコイルに並列にコンデ
ンサCDを接続する。このようにすれば第５図で説明した
ように接点Ｇが先にメイクし、その後接点Ｈ，Ｌがメイ
クする。又、接点Ｈ，Ｌが先にブレイクし、その後接点
Ｇがブレイクするというタイミングを得ることができ
る。
以上のように、本考案においては等価的にリレRL0,RL1
……の接点Ｈ，Ｌに対してＧ接点を的にメークさせ、あ
とからブレークさせるように構成し、コモンモード電圧
による電流がガードを通して流れるようにしたことによ
り、Ｈ−Ｌ接点間に入った容量を充電させることがない
為、コモンモードリジェクションの改善が計られる。
……の接点Ｈ，Ｌに対してＧ接点を的にメークさせ、あ
とからブレークさせるように構成し、コモンモード電圧
による電流がガードを通して流れるようにしたことによ
り、Ｈ−Ｌ接点間に入った容量を充電させることがない
為、コモンモードリジェクションの改善が計られる。
第１図(イ)は従来のスキャナーの構成説明図、第１図(ロ)
はその動作タイミングチャート、第２図及び第３図は従
来のスキャナーを用いて構成したデータロガーの要部の
構成図、第４図は本考案に係るスキャナーを用いて構成
したデータロガーの要部の構成図、第５図(イ)及び(ロ)は
第４図のスキャナーの動作タイムチャート及びリレード
ライブの信号回路の接続図、第６図(イ)及び(ロ)は本考案
に係るスキャナーの他の実施例の動作タイムチャート及
びリレードライブの信号回路の接続図である。 RL0,RL1………リレー、LC……共通リレー。
はその動作タイミングチャート、第２図及び第３図は従
来のスキャナーを用いて構成したデータロガーの要部の
構成図、第４図は本考案に係るスキャナーを用いて構成
したデータロガーの要部の構成図、第５図(イ)及び(ロ)は
第４図のスキャナーの動作タイムチャート及びリレード
ライブの信号回路の接続図、第６図(イ)及び(ロ)は本考案
に係るスキャナーの他の実施例の動作タイムチャート及
びリレードライブの信号回路の接続図である。 RL0,RL1………リレー、LC……共通リレー。
Claims (1)
- 【請求項１】夫々ハイ，ロウ及びガード接点をもつ多点
のリレー及び前記ハイ，ロウ接点に夫々接続される接点
を有する共通リレーよりなり、この共通リレーの接点を
前記多点のリレーの各接点より遅くメイクし、早くブレ
イクさせるようにしたことを特徴とするスキャナー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4689684U JPH067440Y2 (ja) | 1984-03-30 | 1984-03-30 | スキヤナ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4689684U JPH067440Y2 (ja) | 1984-03-30 | 1984-03-30 | スキヤナ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60158638U JPS60158638U (ja) | 1985-10-22 |
| JPH067440Y2 true JPH067440Y2 (ja) | 1994-02-23 |
Family
ID=30561720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4689684U Expired - Lifetime JPH067440Y2 (ja) | 1984-03-30 | 1984-03-30 | スキヤナ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067440Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9561023B2 (en) | 2009-02-20 | 2017-02-07 | Covidien Lp | Enhanced ultrasound visualization of intravascular devices |
-
1984
- 1984-03-30 JP JP4689684U patent/JPH067440Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9561023B2 (en) | 2009-02-20 | 2017-02-07 | Covidien Lp | Enhanced ultrasound visualization of intravascular devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60158638U (ja) | 1985-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1981003589A1 (en) | Switched-capacitor interpolation filter | |
| GB2346475A (en) | Electronic edge detection system | |
| GB2031696A (en) | Electronic speech detector | |
| CA1054526A (en) | Detector circuitry for pcm repeater | |
| EP0192410B1 (en) | Digital line receiver | |
| JPH067440Y2 (ja) | スキヤナ− | |
| EP0017432B1 (en) | Vertical sync signal separator | |
| JPH0252455B2 (ja) | ||
| US5467130A (en) | Ground driven delay line correlator | |
| DE3569444D1 (en) | Active filters | |
| FR2469043A1 (fr) | Filtres accordes par commutation et utilisation dans un egalisateur d'enregistrement magnetique | |
| US4266205A (en) | Resonator formed in integrated MOS technology utilizing switched capacitors | |
| US5175427A (en) | Spike-free optoelectronic amplifier having a multiplexer at all times being electrically separated from the output of a switch device | |
| US3531593A (en) | Apparatus for providing field-recognition signals for interlace-display video | |
| JPH0110039Y2 (ja) | ||
| US4918263A (en) | Co-ordinate measuring system | |
| JPH0749868Y2 (ja) | 半導体スイッチの保護回路 | |
| KR900003066B1 (ko) | 영상 신호의 잡음 저감회로 및 빗살형 필터 | |
| JPS6125119Y2 (ja) | ||
| JPH0635543Y2 (ja) | イコライザ回路 | |
| JPS60214271A (ja) | 高抵抗測定用スキヤナリレ−回路 | |
| JPS59848Y2 (ja) | クランプ回路 | |
| JPH0334796Y2 (ja) | ||
| JPH0718185Y2 (ja) | セラミックフィルタ回路 | |
| JPH0427505B2 (ja) |