JPH07111657B2 - 位相制御装置 - Google Patents
位相制御装置Info
- Publication number
- JPH07111657B2 JPH07111657B2 JP62209677A JP20967787A JPH07111657B2 JP H07111657 B2 JPH07111657 B2 JP H07111657B2 JP 62209677 A JP62209677 A JP 62209677A JP 20967787 A JP20967787 A JP 20967787A JP H07111657 B2 JPH07111657 B2 JP H07111657B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- comparator
- capacitor
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 26
- 230000001360 synchronised effect Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 5
- 238000007599 discharging Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Control Of Ac Motors In General (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は電動機などの負荷の位相制御に関するものであ
る。
る。
従来の技術 従来の位相制御の方法の一つに、半周期毎のパルスでコ
ンデンサを充放電させて三角波を発生させ、前記三角波
と、外部より入力された入力電位との比較によって位相
を持たせる方法があった。
ンデンサを充放電させて三角波を発生させ、前記三角波
と、外部より入力された入力電位との比較によって位相
を持たせる方法があった。
第３図は前述した方法の基本回路図である。
21は電源電圧が0Vになる時期（以下零クロスと記す）に
パルスを発生させる同期パルス発生器、22はコンデンサ
23をショートさせるトランジスタ、24は第１の比較器
で、入力電位VI1と前記コンデンサ23の電位VI2を比較す
る。25は前記コンデンサ23の電位VI2と基準電位Vminを
比較する第２の比較器、26は前記同期パルス発生器21と
前記第２の比較器25を入力とし、トランジスタ22へ出力
する第１のフリップフロップ回路、27は前記同期パルス
発生器21と前記第１の比較器24を入力とし、出力パルス
発生器28へ出力する第２のフリップフロップ回路であ
る。出力パルス発生器28の出力は電動機29と電源Vccに
直列に接続されたトライアック30のゲートに接続されて
いる。
パルスを発生させる同期パルス発生器、22はコンデンサ
23をショートさせるトランジスタ、24は第１の比較器
で、入力電位VI1と前記コンデンサ23の電位VI2を比較す
る。25は前記コンデンサ23の電位VI2と基準電位Vminを
比較する第２の比較器、26は前記同期パルス発生器21と
前記第２の比較器25を入力とし、トランジスタ22へ出力
する第１のフリップフロップ回路、27は前記同期パルス
発生器21と前記第１の比較器24を入力とし、出力パルス
発生器28へ出力する第２のフリップフロップ回路であ
る。出力パルス発生器28の出力は電動機29と電源Vccに
直列に接続されたトライアック30のゲートに接続されて
いる。
前述の回路動作について第４図のグラフに示して説明す
る。
る。
零クロス点で同期パルス発生器21のパルスが出力して第
１のフリップフロップ回路26をリセットしてトランジス
タ22をONさせてコンデンサ23を放電させる。
１のフリップフロップ回路26をリセットしてトランジス
タ22をONさせてコンデンサ23を放電させる。
コンデンサ23が放電し、VI2≦Vminのとき第２の比較器2
5がパルスを出力して第１のフリップ回路26をセットす
ると、トランジスタ22がOFFして、コンデンサ23は充電
し始めるのである。
5がパルスを出力して第１のフリップ回路26をセットす
ると、トランジスタ22がOFFして、コンデンサ23は充電
し始めるのである。
再び同期パルス発生器21からパルスが出力されるとコン
デンサ23は放電するものである。
デンサ23は放電するものである。
前述の動作でVI2に三角波を発生している。
そのとき入力電位VI1≦VI2のとき、第１の比較器24がパ
ルスを出力し、第２のフリップフロップ回路27をセット
する。出力パルス発生器28は一定期間ONしてトライアッ
ク30のゲートにトリガパルスを出力する。
ルスを出力し、第２のフリップフロップ回路27をセット
する。出力パルス発生器28は一定期間ONしてトライアッ
ク30のゲートにトリガパルスを出力する。
再び同期パルス発生器21からパルスが出力されると、第
２のフリップフロップ回路27をリセットする。
２のフリップフロップ回路27をリセットする。
以上の動作でトライアック30のゲートに出力するトリガ
パルスに位相を与えていた。
パルスに位相を与えていた。
なお、入力VI1が三角波の立上り直後の電位VI2minに達
し、かつリセットパルスV21が“H"になった場合、フリ
ップフロップ回路27の出力が不安定となる。
し、かつリセットパルスV21が“H"になった場合、フリ
ップフロップ回路27の出力が不安定となる。
トライアック30への誤動作出力を防止するため、出力パ
ルス発生器28はフリップフロップ回路26の出力V26をリ
セットパルス入力として、コンデンサ放電中はコンデン
サ放電中はパルスが出ない構成としている。
ルス発生器28はフリップフロップ回路26の出力V26をリ
セットパルス入力として、コンデンサ放電中はコンデン
サ放電中はパルスが出ない構成としている。
発明が解決しようとする問題点 上記従来の構成では、入力VI1が最小となっても、トラ
イアックにかかる電圧V30が残り、完全に電源電圧が電
動機にかからなかった。
イアックにかかる電圧V30が残り、完全に電源電圧が電
動機にかからなかった。
また位相角もコンデンサの放電時間によるが完全に０゜
〜180゜まで変化させることは不可能であった。
〜180゜まで変化させることは不可能であった。
前記問題点を解決するため本発明は、入力VI1が最小と
なったとき、ロジックが切換わり、同期パルスが出力パ
ルスへ入力されるように構成された回路を提供するもの
である。
なったとき、ロジックが切換わり、同期パルスが出力パ
ルスへ入力されるように構成された回路を提供するもの
である。
問題点を解決するための手段 上記問題点を解決するため本発明は、コンデンサに充電
を行う充電手段と、前記コンデンサの電位と入力電位と
を比較する第１の比較器と、前記入力電位と第２の基準
電位とを比較する第３の比較器と、電源電圧の零クロス
に同期したパルスを発生する同期パルス発生器と、前記
同期パルス発生器のパルスにより前記コンデンサの放電
を開始し、前記第２の比較器の出力により前記コンデン
サの放電を停止する放電手段と、前記第１の比較器の出
力と同期パルス発生器の出力とを前記第３の比較器の出
力に応じて切り替えて出力するロジック回路とを備え、
前記入力電位が第２の基準電位に達すると第１の比較器
から出力されていたパルスに代わって前記同期パルス発
生器のパルスに同期した出力パルスでスイッチング素子
の導通を制御するものである。
を行う充電手段と、前記コンデンサの電位と入力電位と
を比較する第１の比較器と、前記入力電位と第２の基準
電位とを比較する第３の比較器と、電源電圧の零クロス
に同期したパルスを発生する同期パルス発生器と、前記
同期パルス発生器のパルスにより前記コンデンサの放電
を開始し、前記第２の比較器の出力により前記コンデン
サの放電を停止する放電手段と、前記第１の比較器の出
力と同期パルス発生器の出力とを前記第３の比較器の出
力に応じて切り替えて出力するロジック回路とを備え、
前記入力電位が第２の基準電位に達すると第１の比較器
から出力されていたパルスに代わって前記同期パルス発
生器のパルスに同期した出力パルスでスイッチング素子
の導通を制御するものである。
作用 上記構成により、位相角が０゜〜ｘ゜のときは入力電位
と三角波電位との比較により出力パルスが発生するが、
ｘ゜〜180゜のときはロジックが切換わり、同期パルス
によって出力パルスが発生することが可能となった。
と三角波電位との比較により出力パルスが発生するが、
ｘ゜〜180゜のときはロジックが切換わり、同期パルス
によって出力パルスが発生することが可能となった。
実 施 例 以下本発明による一実施例を第１図，第２図に従って説
明する。
明する。
１は電源電圧が零クロスにパルスを発生させる同期パル
ス発生器、２はコンデンサ３をショートさせるトランジ
スタ、４は第１の比較器で、入力電位VI1と前記コンデ
ンサ３の電位VI2を比較する。５は前記コンデンサ３の
電位VI2と第１の基準電位Vminを比較す第２の比較器、
６は前記同期パルス発生器１と前記第２の比較器５の出
力を入力とし、トランジスタ２へ出力する第１のフリッ
プフロップ回路、７は前記同期パルス発生器１と前記第
１の比較器４の出力を入力とし、出力パルス発生器８へ
出力する第２のフリップフロップ回路である。出力パル
ス発生器８の出力は電動機９と電源VACに直列に接続さ
れたトライアック10のゲートに接続されている。
ス発生器、２はコンデンサ３をショートさせるトランジ
スタ、４は第１の比較器で、入力電位VI1と前記コンデ
ンサ３の電位VI2を比較する。５は前記コンデンサ３の
電位VI2と第１の基準電位Vminを比較す第２の比較器、
６は前記同期パルス発生器１と前記第２の比較器５の出
力を入力とし、トランジスタ２へ出力する第１のフリッ
プフロップ回路、７は前記同期パルス発生器１と前記第
１の比較器４の出力を入力とし、出力パルス発生器８へ
出力する第２のフリップフロップ回路である。出力パル
ス発生器８の出力は電動機９と電源VACに直列に接続さ
れたトライアック10のゲートに接続されている。
以上の回路動作は、まず零クロス点で同期パルス発生器
１のパルスが出力して、第１のフリップフロップ回路６
をリセットしてトランジスタ２をONさせてコンデンサ３
を放電させる。
１のパルスが出力して、第１のフリップフロップ回路６
をリセットしてトランジスタ２をONさせてコンデンサ３
を放電させる。
コンデンサ３が放電し、VI2≦Vminのとき第２の比較器
５がパルスを出力して第１のフリップフロップ回路６を
セットするとトランジスタ２がOFFして、コンデンサ３
を充電する。
５がパルスを出力して第１のフリップフロップ回路６を
セットするとトランジスタ２がOFFして、コンデンサ３
を充電する。
再び同期パルスが出力されると、コンデンサ３は放電す
るものである。
るものである。
前述の動作を繰返して三角波を発生している。
そのとき入力電位VI1≦VI2のとき、第１の比較器４がパ
ルスを出力し、第２のフリップフロップ回路７をセット
する。出力パルス発生器８は一定期間ONしてトライアッ
ク10のゲートにトリガパルスを出力する。
ルスを出力し、第２のフリップフロップ回路７をセット
する。出力パルス発生器８は一定期間ONしてトライアッ
ク10のゲートにトリガパルスを出力する。
再び同期パルス発生器１からパルスが出力されると、第
２のフリップフロップ回路をリセットする。
２のフリップフロップ回路をリセットする。
以上の動作でトライアック10のゲートに出力するトリガ
パルスに位相パルスを与えている。
パルスに位相パルスを与えている。
また回路では入力電位VI1と第２の基準電位VREFをする
第３の比較器11により、VI1≦VREFのとき前記第３の比
較器11にパルスが出力される。
第３の比較器11により、VI1≦VREFのとき前記第３の比
較器11にパルスが出力される。
このとき、NAND回路12の出力は“L"となり、代わってNA
ND回路13は同期パルスが出力される。出力パルス発生器
８の入力は、OR回路14を介して同期パルスが入力され
て、出力パルスを出力するものである。
ND回路13は同期パルスが出力される。出力パルス発生器
８の入力は、OR回路14を介して同期パルスが入力され
て、出力パルスを出力するものである。
発明の効果 以上の説明から明らかなように本発明は、入力電位によ
り零クロスに同期したパルスに切り替えるようにしたの
で、電源電圧はすべて負荷にかかるような制御ができ、
しかも、位相角を制御するために入力電位を変化させる
という操作だけで自動的に零クロスに同期したパルスに
切り替わりその操作性を大幅に向上できる。
り零クロスに同期したパルスに切り替えるようにしたの
で、電源電圧はすべて負荷にかかるような制御ができ、
しかも、位相角を制御するために入力電位を変化させる
という操作だけで自動的に零クロスに同期したパルスに
切り替わりその操作性を大幅に向上できる。
第１図は本発明の実施例を示す回路図、第２図は波形説
明図、第３図は従来例を示す回路図、第４図はその波形
説明図である。 １……同期パルス発生器、３……コンデンサ、4,5,11…
…比較器、6,7……フリップフロップ回路。
明図、第３図は従来例を示す回路図、第４図はその波形
説明図である。 １……同期パルス発生器、３……コンデンサ、4,5,11…
…比較器、6,7……フリップフロップ回路。
Claims (1)
- 【請求項１】コンデンサに充電を行う充電手段と、前記
コンデンサの電位と入力電位とを比較する第１の比較器
と、前記入力電位と第２の基準電位とを比較する第３の
比較器と、電源電圧の零クロスに同期したパルスを発生
する同期パルス発生器と、前記同期パルス発生器のパル
スにより前記コンデンサの放電を開始し、前記第２の比
較器の出力により前記コンデンサの放電を停止する放電
手段と、前記第１の比較器の出力と同期パルス発生器の
出力とを前記第３の比較器の出力に応じて切り替えて出
力するロジック回路とを備え、前記入力電位が第２の基
準電位に達すると第１の比較器から出力されていたパル
スに代わって前記同期パルス発生器のパルスに同期した
出力パルスでスイッチング素子の導通を制御する位相制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62209677A JPH07111657B2 (ja) | 1987-08-24 | 1987-08-24 | 位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62209677A JPH07111657B2 (ja) | 1987-08-24 | 1987-08-24 | 位相制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6455095A JPS6455095A (en) | 1989-03-02 |
| JPH07111657B2 true JPH07111657B2 (ja) | 1995-11-29 |
Family
ID=16576785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62209677A Expired - Fee Related JPH07111657B2 (ja) | 1987-08-24 | 1987-08-24 | 位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111657B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58207117A (ja) * | 1982-05-27 | 1983-12-02 | Sharp Corp | 制御装置 |
-
1987
- 1987-08-24 JP JP62209677A patent/JPH07111657B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6455095A (en) | 1989-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1214800A (en) | A circuit for producing a pulse train of variable phase angle synchronous with an a.c. signal | |
| US4771224A (en) | Digital pulse generator for controlled thyristor switches and motor drive embodying the same | |
| JP2731577B2 (ja) | スイッチング電源用漸進的始動回路 | |
| JPH07111657B2 (ja) | 位相制御装置 | |
| JPS6361877B2 (ja) | ||
| JP2527880Y2 (ja) | 点弧制御回路 | |
| JPS5914394A (ja) | インバ−タの自動切換装置 | |
| JP2676058B2 (ja) | モータ駆動回路 | |
| JPS58148663A (ja) | 電源同期信号発生回路 | |
| JPH0421363A (ja) | インバータ装置 | |
| US6771138B1 (en) | Method of forming a bi-directional synchronization controller | |
| JP3678781B2 (ja) | 交流電動機の制御装置 | |
| CN120034038A (zh) | 双电机逆变器pwm控制方法、装置、电子设备、存储介质及车辆 | |
| JPH07245551A (ja) | パルス発生回路 | |
| SU1534685A1 (ru) | Устройство управлени стабилизирующим преобразователем | |
| JP2535851B2 (ja) | 鋸歯状波信号発生回路 | |
| JPH01298956A (ja) | スイッチング電源 | |
| JP2995804B2 (ja) | スイッチングレギュレータのソフトスタート回路 | |
| JPS5925594A (ja) | 同期電動機の制御方法 | |
| JPS6227034Y2 (ja) | ||
| JPH09238463A (ja) | チャージポンプ回路 | |
| JPS63305787A (ja) | 電気掃除機の制御装置 | |
| JPS59117471A (ja) | 電流形インバータの運転制御方法 | |
| KR930005610B1 (ko) | 버스트게이트 펄스 발생회로 | |
| JPH01198269A (ja) | 位相制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |