JPH07115102A - 封止型半導体装置およびその製造方法 - Google Patents

封止型半導体装置およびその製造方法

Info

Publication number
JPH07115102A
JPH07115102A JP6198515A JP19851594A JPH07115102A JP H07115102 A JPH07115102 A JP H07115102A JP 6198515 A JP6198515 A JP 6198515A JP 19851594 A JP19851594 A JP 19851594A JP H07115102 A JPH07115102 A JP H07115102A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
semiconductor device
mounting substrate
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6198515A
Other languages
English (en)
Inventor
Yoshitaka Mizuno
芳敬 水野
Yoshimasa Kudo
好正 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6198515A priority Critical patent/JPH07115102A/ja
Publication of JPH07115102A publication Critical patent/JPH07115102A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】本発明は、高密度実装を目的とした封止型半導
体パッケージ装置およびその製造方法において、信頼性
を損うことなく、より薄型化できるようにすることを最
も主要な特徴とする。 【構成】たとえば、半導体チップ13上の各電極パッド
13aにリードフレーム12の各リードのインナリード
部12aを接合する。そして、その上部に、実装のため
の半田16の融点とほぼ同じ融点をもつ絶縁封止材14
を取り付ける。一方、各リードのアウタリード部12b
を実装基板11上の各基板配線11aに半田16により
仮付けする。しかる後、実装に必要な熱を加えること
で、半田16によるアウタリード部12bと基板配線1
1aとの各接合と、溶融された絶縁封止材14による半
導体チップ13の封止とを同時に行う構成となってい
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、たとえば封止型半導
体装置およびその製造方法に関するもので、特に高密度
実装を目的とした小型・薄型の半導体パッケージ装置に
使用されるものである。
【0002】
【従来の技術】周知のように、従来の半導体パッケージ
装置における封止は、主にエポキシ樹脂を用いたトラン
スファ成形によって行われるものが主流となっている。
これは、半導体チップが搭載されたリードフレームの上
下をそれぞれ上型と下型とからなる金型で挟持し、その
金型により形成されるキャビティ内に溶融された樹脂を
充填させる。そして、その樹脂が十分に硬化した後に金
型を取り外すことで、半導体チップを樹脂封止してなる
半導体パッケージ装置が形成される。
【0003】しかしながら、この方法の場合、半導体パ
ッケージ装置の形態が小型化・薄型化するにともない、
以下のような問題がでてきた。すなわち、樹脂封止型の
半導体パッケージ装置にあっては、絶対的樹脂厚が薄く
小さくなるにつれ、封止後の水分吸収により、リフロー
時の水蒸気爆発によるパッケージクラックを起こしやす
くなる。
【0004】また、リードフレームのベッド上にマウン
トされた半導体チップを樹脂により封止するものでは、
ベッドの位置の変動によってパッケージの厚さが不均一
となりやすく、絶対的樹脂厚が薄く小さくなるにつれ、
信頼性が安定しない。このように、従来のトランスファ
成形による半導体パッケージ装置の場合、その薄型化に
は限界があり、また信頼性も悪いという欠点があった。
【0005】
【発明が解決しようとする課題】上記したように、従来
においては、薄型化に限界があり、装置としての信頼性
も悪いなどの問題があった。そこで、この発明は、信頼
性を損うことなく、より薄型化が可能な封止型半導体装
置およびその製造方法を提供することを目的としてい
る。
【0006】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の封止型半導体装置にあっては、半導体
チップと、この半導体チップが実装される実装基板と、
この実装基板上への前記半導体チップの実装時に溶融さ
れて、前記半導体チップを封止する絶縁性封止材とから
構成されている。
【0007】また、この発明の封止型半導体装置にあっ
ては、電極を有するリード・オン・チップ構造の半導体
チップと、導通配線部を有し、前記半導体チップがべた
置きにより実装される実装基板と、この実装基板上の導
通配線部および前記半導体チップの電極を接続するリー
ド配線と、前記半導体チップの上部に積層され、当該半
導体チップの前記実装基板上への実装時に溶融されて、
前記電極と前記リード配線との接続部を含んで前記半導
体チップを封止する絶縁性封止材とから構成されてい
る。
【0008】また、この発明の封止型半導体装置にあっ
ては、電極を有するリード・オン・チップ構造の半導体
チップと、この半導体チップが実装される凹部、および
この凹部の周囲に配された導通配線部を有する実装基板
と、この実装基板上の導通配線部および前記半導体チッ
プの電極を接続するリード配線と、このリード配線が形
成され、前記半導体チップの前記実装基板上への実装時
に溶融されて、前記電極と前記リード配線との接続部を
含んで前記半導体チップを封止する絶縁性封止材とから
構成されている。
【0009】さらに、この発明の封止型半導体装置の製
造方法にあっては、半導体チップの上面に設けられた電
極にリード配線の一端を接続し、そのリード配線が接続
された前記半導体チップの上面部に絶縁性封止材を積層
し、一方、前記リード配線の他端を、前記半導体チップ
が実装される実装基板上の導通配線部に仮付けし、しか
る後、熱を加えることで、前記実装基板上の導通配線部
と前記リード配線の他端との接続、および前記絶縁性封
止材による前記半導体チップの封止を行うようになって
いる。
【0010】
【作用】この発明は、上記した手段により、半導体チッ
プの実装基板上への実装と封止とを同時に行うことがで
きるようになるため、絶対的樹脂厚によらず、安定した
封止が可能となるものである。
【0011】
【実施例】以下、この発明の実施例について図面を参照
して説明する。図1は、本発明の第1の実施例にかかる
封止型半導体パッケージ装置の概略を示すものである。
なお、同図(a)は封止型半導体パッケージ装置の平面
図であり、同図(b)は同じくIB−IB´線に沿う断
面図である。
【0012】すなわち、この半導体パッケージ装置は、
たとえば実装基板11上にリードフレーム(リード配
線)12を介して実装された半導体チップ13が、その
実装の際に溶融された絶縁封止材14によって封止され
た構成とされている。
【0013】上記実装基板11は、その表面上に、複数
の基板配線(導通配線部)11aが形成されている。こ
れら基板配線11aは、上記半導体チップ13の実装部
を囲むようにして配置されている。
【0014】上記リードフレーム12は、インナリード
部12aとアウタリード部12bとを有する複数のリー
ドからなっている。リードフレーム12の各リードのイ
ンナリード部12aは、上記半導体チップ13の各電極
パッド13aにそれぞれ接続されている。インナリード
部12aと電極パッド13aとは、それぞれバンプなど
の接続電極15を介して、メッキ接合または圧着により
接続されている。
【0015】各リードのアウタリード部12bは、所定
の形状に成形(フォーミング)されて、上記実装基板1
1上の各基板配線11aにそれぞれ接続されている。ア
ウタリード部12bと基板配線11aとは、たとえば半
田16を介して、相互が接続されている。
【0016】上記半導体チップ13は、その上面部に複
数の電極パッド13aが配置され、この上面にて上記リ
ードフレーム12の各リードのインナリード部12aが
ワイヤレスにて接続されるリード・オン・チップ構造と
なっている。
【0017】上記絶縁封止材14は、リードフレーム1
2の各リードのインナリード部12aと半導体チップ1
3の各電極パッド13aとの接続部を含んで、上記半導
体チップ13を封止するものである。絶縁封止材14と
しては、たとえばエポキシ樹脂のような有機材料やガラ
ス系などの無機材料からなる熱硬化性樹脂が用いられ
る。
【0018】図2は、上記した構成の封止型半導体パッ
ケージ装置の製造方法の概略を示すものである。なお。
同図(a)は上から見た平面図であり、同図(b)は同
じくIIB−IIB´線に沿う断面図である。
【0019】まず、半導体チップ13の各電極パッド1
3aにリードフレーム12の一端、つまり各リードのイ
ンナリード部12aが接続電極15を介してメッキ接合
または圧着により接続される。この場合、半導体チップ
13は、下面部が実装基板11と密着するようにべた置
きにより実装される。
【0020】そして、インナリード部12aと電極パッ
ド13aとの各接続部を含む、上記半導体チップ13の
上部に絶縁封止材14が積層される。一方、上記リード
フレーム12の他端、つまり各リードのアウタリード部
12bが実装基板11上の各基板配線11aに半田16
によって仮付けされる。
【0021】この後、リフロー処理が行われることによ
り、各リードのアウタリード部12bと実装基板11上
の各基板配線11aとが半田16によって接続されると
ともに、上記絶縁封止材14が溶融される。
【0022】この結果、上記半導体チップ13は、下面
部が上記実装基板11により保持され、上面部および側
面部が上記絶縁封止材14により封止されて、前記の図
1に示した、封止型半導体パッケージ装置が製造され
る。
【0023】すなわち、リード・オン・チップ構造の半
導体部品(ベアチップ)の上面部に絶縁封止材14を取
り付け、かつ、その部品を実装基板11上に仮実装した
状態において、実装に必要な熱を加えることにより、実
装基板11上への半導体チップ13の実装、つまり半田
16による上記リードフレーム12の各リードのアウタ
リード部12bと実装基板11上の各基板配線11aと
の接合が行われる。
【0024】また、このとき、絶縁封止材14の融点を
上記半田リフロー時の融点温度に調整しておくことによ
り、絶縁封止材14が溶融され、この溶融された絶縁封
止材14によって上記インナリード部12aと電極パッ
ド13aとの各接続部を含んで半導体チップ13の封止
が行われる。
【0025】たとえば、半導体チップ13の大きさを
「1」とするとき、上記絶縁封止材14としては、「1
〜1.5」程度の大きさのものが用意される。また、絶
縁封止材14の融点は、半田16のリフロー時の融点温
度と同程度が望ましい。
【0026】実際には、たとえば半田16のリフロー時
の融点温度を「260℃」前後とした場合、絶縁封止材
14の融点はそれよりも低い値、つまり260℃で十分
に溶融するエポキシ樹脂などの有機材料が用いられる。
因みに、エポキシ樹脂の融点は約150℃〜200℃で
ある。
【0027】そして、このリフロー処理は、その絶縁封
止材14の溶融の状況などに応じて数時間程度行われ
る。半田16のリフロー時の融点温度よりも融点の高い
材料、たとえば300℃以上の融点をもつガラス系の無
機材料を絶縁封止材14として用いる場合には、その形
状やリフロー処理の時間を工夫することなどで対応でき
る。
【0028】このように、実装のための半田16のメル
ティングポイントと絶縁封止材14のメルティングポイ
ントとを略一致させておくことで、一度のリフロー処理
により、半導体チップ13の実装と封止とを同時に行う
ことができる。
【0029】なお、図3に示すように、半導体チップ1
3の放熱性を高めるために、実装基板11と半導体チッ
プ13との間に放熱板(基板配線11aを代用すること
も可能)21を設けることも可能である。
【0030】このような構成の半導体パッケージ装置に
よれば、半導体チップ13の下面側を絶縁封止材14に
よって覆う必要がないため、その分、薄型化が図れるも
のである。
【0031】また、金型などを用いることなる簡単に製
造することができるとともに、少量の絶縁封止材14で
封止できるようになるため、安価に構成できる。しか
も、リフロー時にはすでに仮実装状態にあるため、封止
の際に半導体チップ13の位置が変動するのを防止でき
る。
【0032】さらには、半導体チップ13の実装と封止
とを同時に行うことができることにより、封止後の水分
吸収がなく、したがって実装の際のリフロー処理によっ
てパッケージクラックが発生することもない。
【0033】なお、上記実施例において、絶縁封止材1
4の半導体チップ13上への取り付けは、半導体チップ
13の実装基板11上への仮実装の前でも後でも良い
が、絶縁封止材14の存在によりアウタリード部12b
が見えずらくなる場合には、基板配線11aとの位置合
わせが面倒となるため、後から行う方が良い。
【0034】上記したように、半導体チップの実装基板
上への実装と封止とを同時に行うことができるようにし
ている。すなわち、リード・オン・チップ構造の半導体
部品の上面部に取り付けられた絶縁封止材を、実装時に
溶融させて半導体チップの封止を行うようにしている。
これにより、封止後の水分吸収が原因で起こるリフロー
時のパッケージクラックやリードフレームのベッドの位
置の変動などを生じることなく、少量の封止材により、
安定した封止が可能となる。したがって、装置としての
信頼性を損うことなく、容易に薄型化が図れるものであ
る。
【0035】なお、上記実施例においては、リードフレ
ームを用いてなる場合を例に説明したが、これに限ら
ず、たとえばプリント配線などを用いてなる各種の封止
型半導体パッケージ装置に適用できる。
【0036】図4は、この発明の第2の実施例にかか
り、プリント配線を用いてなる封止型半導体パッケージ
装置の概略を示すものである。なお、同図(a)はプリ
ント配線を用いてなる封止型半導体パッケージ装置の平
面図であり、同図(b)は同じくIV−IV´線に沿う断面
図である。
【0037】すなわち、この半導体パッケージ装置は、
たとえば実装基板31上に形成された凹部31b内に、
プリント配線(リード配線)32を介して半導体チップ
33が実装され、その半導体チップ33の周辺が実装の
際に溶融された絶縁封止材34によって封止された構成
とされている。
【0038】この場合、上記プリント配線32は、たと
えば絶縁封止材34の下面に印刷により形成されてい
る。このような構成の半導体パッケージ装置は、たとえ
ば図5に示すように、絶縁封止材34に印刷されたプリ
ント配線32の一端(インナリード部側)32aが、半
導体チップ33の電極パッド33aにそれぞれ接続電極
35を介して接続される。
【0039】そして、半導体チップ33上に絶縁封止材
34が積層された状態で、上記半導体チップ33が実装
基板31の凹部31bに挿入されて、上記プリント配線
32の他端(アウタリード部側)32bと実装基板31
上の基板配線(導通配線部)31aとが、半田36など
によって仮付けされる。
【0040】この後、リフロー処理が行われることによ
り、前記の図2に示した封止型半導体パッケージ装置と
同様に、プリント配線32の他端32bと実装基板31
上の基板配線31aとがそれぞれ半田36によって接続
されるとともに、上記絶縁封止材34が溶融される。
【0041】この結果、プリント配線32の一端32a
と電極パッド33aとの各接続部を含んで、上記半導体
チップ33が上記絶縁封止材34により封止されて、前
記の図4に示した封止型半導体パッケージ装置が製造さ
れる。
【0042】この第2の実施例の場合においても、実装
のための半田36のメルティングポイントと絶縁封止材
34のメルティングポイントとを略一致させておくこと
で、一度のリフロー処理により、半導体チップ33の実
装と封止とを同時に行うことができる。
【0043】したがって、前記した第1の実施例と同様
の効果が期待できるとともに、半導体チップ33が実装
基板31の凹部31b内に挿入されることで、第1の実
施例よりも薄型化できる。
【0044】なお、この第2の実施例の場合にも、前記
の第1の実施例と同様に、半導体チップ33の放熱性を
高めるために、実装基板31と半導体チップ33との間
に放熱板(基板配線を代用することも可能)を設けるこ
とも可能である(図示せず)。
【0045】また、本発明は、たとえばTAB(Tape A
utomated Bonding)テープを用いてなる封止型半導体パ
ッケージ装置にも適用できる。図6は、この発明の第3
の実施例にかかり、TABテープを用いてなる封止型半
導体パッケージ装置の概略を示すものである。なお、同
図(a)はTABテープを用いてなる封止型半導体パッ
ケージ装置の平面図であり、同図(b)は同じくVI−VI
´線に沿う断面図である。
【0046】すなわち、この半導体パッケージ装置は、
たとえば実装基板41上にTABテープ42を介して半
導体チップ43がべた置きにより実装され、その半導体
チップ43の周辺が実装の際に溶融された絶縁封止材4
4によって封止された構成とされている。
【0047】この場合、上記TABテープ42はキャリ
アテープとも呼ばれ、たとえばポリイミドからなる絶縁
フィルム42A上に銅箔をラミネートし、この銅箔をエ
ッチングしてなる配線パターン(リード)が形成されて
いる。
【0048】このような構成の半導体パッケージ装置
は、たとえば図7に示すように、TABテープ42の各
リードのインナリード部42aが、半導体チップ43の
各電極パッド43aにそれぞれ接続電極45を介して接
続される。
【0049】そして、インナリード部42aと電極パッ
ド43aとの各接続部を含む、上記半導体チップ43の
上部に絶縁封止材44が積層される。一方、上記TAB
テープ42のアウタリード部42bと実装基板41上の
基板配線(導通配線部)41aとが、半田46などによ
って仮付けされる。
【0050】この後、リフロー処理が行われることによ
り、前記の図2,図5に示した封止型半導体パッケージ
装置と同様に、TABテープ42のアウタリード部42
bと実装基板41上の基板配線41aとがそれぞれ半田
46によって接続されるとともに、上記絶縁封止材44
が溶融される。
【0051】この結果、TABテープ42のインナリー
ド部42aと電極パッド43aとの各接続部を含んで、
上記半導体チップ43が上記絶縁封止材44により封止
されて、前記の図6に示した封止型半導体パッケージ装
置が製造される。
【0052】この第3の実施例の場合においても、実装
のための半田46のメルティングポイントと絶縁封止材
44のメルティングポイントとを略一致させておくこと
で、一度のリフロー処理により、半導体チップ43の実
装と封止とを同時に行うことができる。
【0053】したがって、前記した第1,第2の実施例
と同様の効果が期待できる。なお、この第3の実施例の
場合にも、前記の第1,第2の実施例と同様に、半導体
チップ43の放熱性を高めるために、実装基板41と半
導体チップ43との間に放熱板(基板配線を代用するこ
とも可能)を設けることも可能である(図示せず)。
【0054】また、上記したいずれの実施例において
も、熱硬化性樹脂に限らず、たとえば熱可塑性樹脂を絶
縁封止材として用いることも可能である。その他、この
発明の要旨を変えない範囲において、種々変形実施可能
なことは勿論である。
【0055】
【発明の効果】以上、詳述したようにこの発明によれ
ば、信頼性を損うことなく、より薄型化が可能な封止型
半導体装置およびその製造方法を提供できる。
【図面の簡単な説明】
【図1】この発明の第1の実施例にかかる封止型半導体
パッケージ装置の概略を示す構成図。
【図2】同じく、封止型半導体パッケージ装置の製造方
法の概略を説明するために示す構成図。
【図3】同じく、放熱板を設けた場合を例に示す封止型
半導体パッケージ装置の概略構成図。
【図4】この発明の第2の実施例にかかる封止型半導体
パッケージ装置の概略を示す構成図。
【図5】同じく、封止型半導体パッケージ装置の製造方
法の概略を説明するために示す構成図。
【図6】この発明の第3の実施例にかかる封止型半導体
パッケージ装置の概略を示す構成図。
【図7】同じく、封止型半導体パッケージ装置の製造方
法の概略を説明するために示す構成図。
【符号の説明】
11,31,41…実装基板、11a,31a,41a
…基板配線(導通配線部)、12…リードフレーム(リ
ード配線)、13,33,43…半導体チップ、13
a,33a,43a…電極パッド、14,34,44…
絶縁封止材、21…放熱板(放熱体)、31b…凹部、
32…プリント配線、42…TABテープ。

Claims (33)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップと、 この半導体チップが実装される実装基板と、 この実装基板上への前記半導体チップの実装時に溶融さ
    れて、前記半導体チップを封止する絶縁性封止材とを具
    備したことを特徴とする封止型半導体装置。
  2. 【請求項2】 前記半導体チップは、その上面に複数の
    電極が設けられ、電極のそれぞれにリード配線の一端が
    接続されてなるリード・オン・チップ構造を有すること
    を特徴とする請求項1に記載の封止型半導体装置。
  3. 【請求項3】 前記リード・オン・チップ構造を有する
    半導体チップは、前記実装基板上にべた置きにより実装
    されることを特徴とする請求項2に記載の封止型半導体
    装置。
  4. 【請求項4】 前記リード・オン・チップ構造を有する
    半導体チップは、前記実装基板上に放熱体を介して実装
    されることを特徴とする請求項2に記載の封止型半導体
    装置。
  5. 【請求項5】 前記半導体チップの電極に接続された前
    記リード配線は、前記絶縁性封止材に印刷により形成さ
    れていることを特徴とする請求項2に記載の封止型半導
    体装置。
  6. 【請求項6】 前記半導体チップの電極に接続された前
    記リード配線は、絶縁フィルム上に形成されていること
    を特徴とする請求項2に記載の封止型半導体装置。
  7. 【請求項7】 前記実装基板は、その表面に導通配線部
    が形成されてなることを特徴とする請求項1に記載の封
    止型半導体装置。
  8. 【請求項8】 前記実装基板は、その表面に段差が形成
    されてなることを特徴とする請求項1に記載の封止型半
    導体装置。
  9. 【請求項9】 前記実装基板上に形成された段差の凹部
    内に前記半導体チップが実装されることを特徴とする請
    求項8に記載の封止型半導体装置。
  10. 【請求項10】 前記絶縁性封止材は、熱硬化性樹脂か
    らなることを特徴とする請求項1に記載の封止型半導体
    装置。
  11. 【請求項11】 前記絶縁性封止材を構成する熱硬化性
    樹脂は、実装時の融点温度と同程度の融点を有すること
    を特徴とする請求項10に記載の封止型半導体装置。
  12. 【請求項12】 電極を有するリード・オン・チップ構
    造の半導体チップと、 導通配線部を有し、前記半導体チップがべた置きにより
    実装される実装基板と、 この実装基板上の導通配線部および前記半導体チップの
    電極を接続するリード配線と、 前記半導体チップの上部に積層され、当該半導体チップ
    の前記実装基板上への実装時に溶融されて、前記電極と
    前記リード配線との接続部を含んで前記半導体チップを
    封止する絶縁性封止材とを具備したことを特徴とする封
    止型半導体装置。
  13. 【請求項13】 前記半導体チップは、前記実装基板上
    に放熱体を介して実装されることを特徴とする請求項1
    2に記載の封止型半導体装置。
  14. 【請求項14】 前記絶縁性封止材は、熱硬化性樹脂か
    らなることを特徴とする請求項12に記載の封止型半導
    体装置。
  15. 【請求項15】 前記絶縁性封止材を構成する熱硬化性
    樹脂は、実装時の融点温度と同程度の融点を有すること
    を特徴とする請求項14に記載の封止型半導体装置。
  16. 【請求項16】 前記リード配線は、前記半導体チップ
    の電極と接続されるインナリード部および前記実装基板
    上の導通配線部と接続されるアウタリード部を有するリ
    ードからなることを特徴とする請求項12に記載の封止
    型半導体装置。
  17. 【請求項17】 前記リード配線は、前記絶縁フィルム
    上に形成されていることを特徴とする請求項12に記載
    の封止型半導体装置。
  18. 【請求項18】 前記絶縁フィルム上に形成されたリー
    ド配線は、前記半導体チップの電極と接続されるインナ
    リード部および前記実装基板上の導通配線部と接続され
    るアウタリード部を有するリードからなることを特徴と
    する請求項17に記載の封止型半導体装置。
  19. 【請求項19】 電極を有するリード・オン・チップ構
    造の半導体チップと、 この半導体チップが実装される凹部、およびこの凹部の
    周囲に配された導通配線部を有する実装基板と、 この実装基板上の導通配線部および前記半導体チップの
    電極を接続するリード配線と、 このリード配線が形成され、前記半導体チップの前記実
    装基板上への実装時に溶融されて、前記電極と前記リー
    ド配線との接続部を含んで前記半導体チップを封止する
    絶縁性封止材とを具備したことを特徴とする封止型半導
    体装置。
  20. 【請求項20】 前記絶縁性封止材は、熱硬化性樹脂か
    らなることを特徴とする請求項19に記載の封止型半導
    体装置。
  21. 【請求項21】 前記絶縁性封止材を構成する熱硬化性
    樹脂は、実装時の融点温度と同程度の融点を有すること
    を特徴とする請求項20に記載の封止型半導体装置。
  22. 【請求項22】 前記絶縁性封止材に形成されたリード
    配線は、前記半導体チップの電極と接続されるインナリ
    ード部および前記実装基板上の導通配線部と接続される
    アウタリード部を有するリードからなることを特徴とす
    る請求項19に記載の封止型半導体装置。
  23. 【請求項23】 半導体チップの上面に設けられた電極
    にリード配線の一端を接続し、 そのリード配線が接続された前記半導体チップの上面部
    に絶縁性封止材を積層し、 一方、前記リード配線の他端を、前記半導体チップが実
    装される実装基板上の導通配線部に仮付けし、 しかる後、熱を加えることで、前記実装基板上の導通配
    線部と前記リード配線の他端との接続、および前記絶縁
    性封止材による前記半導体チップの封止を行うことを特
    徴とする封止型半導体装置の製造方法。
  24. 【請求項24】 前記半導体チップは、その上面に複数
    の電極が設けられてなるリード・オン・チップ構造を有
    することを特徴とする請求項23に記載の封止型半導体
    装置の製造方法。
  25. 【請求項25】 前記リード・オン・チップ構造を有す
    る半導体チップは、前記実装基板上にべた置きにより実
    装されることを特徴とする請求項24に記載の封止型半
    導体装置の製造方法。
  26. 【請求項26】 前記リード・オン・チップ構造を有す
    る半導体チップは、前記実装基板上に放熱体を介して実
    装されることを特徴とする請求項24に記載の封止型半
    導体装置の製造方法。
  27. 【請求項27】 前記リード配線は、前記半導体チップ
    の電極と接続されるインナリード部および前記実装基板
    上の導通配線部と接続されるアウタリード部を有するリ
    ードからなることを特徴とする請求項23に記載の封止
    型半導体装置の製造方法。
  28. 【請求項28】 前記リード配線は、前記絶縁性封止材
    に形成されていることを特徴とする請求項23に記載の
    封止型半導体装置の製造方法。
  29. 【請求項29】 前記リード配線は、前記絶縁フィルム
    上に形成されていることを特徴とする請求項23に記載
    の封止型半導体装置の製造方法。
  30. 【請求項30】 前記実装基板は、その表面に段差が形
    成されてなることを特徴とする請求項23に記載の封止
    型半導体装置の製造方法。
  31. 【請求項31】 前記実装基板上に形成された段差の凹
    部内に前記半導体チップが実装されることを特徴とする
    請求項30に記載の封止型半導体装置の製造方法。
  32. 【請求項32】 前記絶縁性封止材は、熱硬化性樹脂か
    らなることを特徴とする請求項23に記載の封止型半導
    体装置の製造方法。
  33. 【請求項33】 前記絶縁性封止材を構成する熱硬化性
    樹脂は、実装時の融点温度と同程度の融点を有すること
    を特徴とする請求項32に記載の封止型半導体装置の製
    造方法。
JP6198515A 1993-08-26 1994-08-23 封止型半導体装置およびその製造方法 Pending JPH07115102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6198515A JPH07115102A (ja) 1993-08-26 1994-08-23 封止型半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-211745 1993-08-26
JP21174593 1993-08-26
JP6198515A JPH07115102A (ja) 1993-08-26 1994-08-23 封止型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH07115102A true JPH07115102A (ja) 1995-05-02

Family

ID=26511016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6198515A Pending JPH07115102A (ja) 1993-08-26 1994-08-23 封止型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH07115102A (ja)

Similar Documents

Publication Publication Date Title
US6624006B2 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
KR100280762B1 (ko) 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US4974057A (en) Semiconductor device package with circuit board and resin
JP3619773B2 (ja) 半導体装置の製造方法
JP3238004B2 (ja) 半導体装置の製造方法
JP3604248B2 (ja) 半導体装置の製造方法
US5479051A (en) Semiconductor device having a plurality of semiconductor chips
JP2003017518A (ja) 混成集積回路装置の製造方法
JP2000323603A (ja) 半導体回路装置及びその製造方法
JPH0864725A (ja) 樹脂封止型半導体装置およびその製造方法
JPH1056098A (ja) 半導体装置及びその製造方法
JPH0722454A (ja) 半導体集積回路装置
JPH0582672A (ja) 半導体装置及びその製造方法
TWI250623B (en) Chip-under-tape package and process for manufacturing the same
JP3314574B2 (ja) 半導体装置の製造方法
JPH08236560A (ja) 半導体集積回路装置およびその製造方法
JPH07115102A (ja) 封止型半導体装置およびその製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2001185567A (ja) 半導体装置およびその製造方法
JPH1084055A (ja) 半導体装置及びその製造方法
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH08288324A (ja) 樹脂封止型半導体装置及びその製造方法
KR200167587Y1 (ko) 반도체 패캐이지
JPH0547835A (ja) 半導体装置の実装構造
JPH06310621A (ja) 半導体パッケージ及びその製造方法