JPH07131819A - 映像信号の非標準信号検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＡＰＣ回路を用いずに映像信号のカラーバー
スト信号から直接にライン間の相関を求める構成とし、
回路規模の削減を図る。 【構成】 積分器１ａ，１ｂを用いて隣接するラインの
映像信号から取り出した０Ｈと１Ｈのカラーバースト信
号を水平同期信号から生成したクロックによりそれぞれ
積分する。積分器１ａ，１ｂの出力を加算器２５により
加算する。加算器２５の加算結果と所定基準値とを比較
器２８を用いて比較し、比較器２８の結果にもとづいて
非標準信号か標準信号かを検出してセレクタ回路２９を
制御し、非標準信号時には１次元Ｙ／Ｃ分離回路３０の
出力信号を、標準信号時には２次元Ｙ／Ｃ分離回路３１
の出力信号を選択する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、テレビジョン受像機
に用いられる映像信号の非標準信号検出回路に関する。

【０００２】

【従来の技術】ＶＴＲやゲーム機の普及によりテレビジ
ョン受像機への入力ビデオ信号には非標準信号も加わっ
てきた。本来、ＶＴＲの録再生信号は周波数インタリー
ブ関係があり、標準信号となっているが、テープの伸び
縮みやメカ系のジッターにより周波数インターリーブ関
係が崩れ、非標準信号となってしまっている。特に、早
送り再生や巻き戻し再生時には、ヘッドがテープ上のト
ラックをまたがってしまい、上記関係の崩れ方が顕著に
なる。

【０００３】この非標準信号をカラーロックで動作して
いるＹ／Ｃ分離回路にてＹとＣの分離を行うと、輝度信
号に色信号の成分が残ってしまい、ドットとなって画面
上に現れる。このような弊害を取り除くためのは、ライ
ン間の相関関係を用いていない１次元のＹ／Ｃ分離を用
いるのが望ましい。しかし、１次元Ｙ／Ｃ分離では標準
信号時にクロスカラービートが現れる弊害を生じる。そ
こで、非標準信号時と標準信号時に１次元Ｙ／Ｃ分離回
路と２次元Ｙ／Ｃ分離回路を切り換えて、これらの影響
を取り除くようにする。このために非標準信号の検出が
必要になってくる。

【０００４】図９は従来の映像信号の非標準信号を検出
するための検出回路を説明するための回路構成図であ
る。入力ｉｎより入力された映像信号のサブキャリア信
号をＡＰＣ回路１に入力し、映像信号内のカラーバース
ト信号に位相同期したサブキャリア信号を生成する。ク
ロック発生回路２にてサブキャリア信号からサブキャリ
ア信号の４倍の周波数のシステムクロックを生成する。
サブキャリア信号をシステムクロックにてＡ／Ｄコンバ
ータ３にてデジタルデータに変換する。そのデジタルデ
ータを１ライン遅延する１Ｈ遅延回路４および加算器６
に入力する。１Ｈ遅延回路４にて１ライン分遅延された
信号は、１フレーム遅延する１Ｆ遅延回路５と加算器７
に入力する。加算器６の出力はサブキャリア信号のライ
ン間の差分信号を、加算器７にはフレーム間の差分信号
を出力する。

【０００５】入力信号が標準信号であれば、サブキャリ
ア信号は隣接ライン間で反転し、かつ隣接フレーム間で
も反転することになる。このとき加算器６、７の出力は
０になる。入力信号が非標準信号であれば、サブキャリ
ア信号は隣接ライン間および隣接フレーム間で不規則な
位相関係になる。このとき加算器６、７の出力は変動す
る。

【０００６】加算器６の出力はバンドパスフィルタ回路
８にてノイズ成分の除去を行い、絶対値回路１０にて無
極性のデータに変換し、積分器１２にて時間的な平均値
に変換して比較器１４に入力する。比較器１４の他方の
入力には基準値保持回路１６からの基準値を入力する。

【０００７】同様に加算器７の出力は、バンドパスフィ
ルタ回路９にてノイズ成分の除去を行い、絶対値回路１
１にて無極性のデータに変換し、積分器１３にて時間的
な平均値に変換して比較器１５に入力する。比較器１５
の他方の入力には、基準値保持回路１７からの基準値を
入力する。比較器１４、１５では基準値保持回路１６、
１７の基準値との比較を行い、基準値を越えた場合に非
標準信号であるという判定を判定回路１８で行い、それ
に応じた論理値を出力ｏｕｔより出力する。

【０００８】このように、カラーサブキャリア信号を用
いて非標準信号の検出を行う場合には、カラーバースト
に同期したサブキャリア信号の発生用のＡＰＣ回路が必
要になる。ＡＰＣ回路をデジタル回路で実現しようとす
ると、Ａ／Ｄコンバータが必要になり、かつ回路規模が
増大してしまい、これをＩＣ化する場合にはチップサイ
ズが増大し、コストアップにつながる問題があった。

【０００９】

【発明が解決しようとする課題】上記した従来の映像信
号の非標準信号検出回路は、カラーサブキャリア信号を
用いて非標準信号の検出を行う場合にはカラーバースト
に同期したサブキャリア信号の発生用のＡＰＣ回路が必
要になる。ＡＰＣ回路をデジタル化しようとすると、Ａ
／Ｄコンバータが必要になって回路規模が増大してしま
い、ＩＣ化した場合でもチップサイズが増大してコスト
アップにつながる問題があった。

【００１０】この発明は、ＡＰＣ回路を用いずに映像信
号のカラーバースト信号から直接にライン間の相関を求
める構成とし、回路規模の削減を図る。

【００１１】

【課題を解決するための手段】この発明の映像信号の非
標準信号検出回路は、隣接するラインの映像信号から取
り出したカラーバースト信号を水平同期信号から生成し
たクロックによりそれぞれ積分する積分器と、前記積分
器の出力を加算する加算器と、前記加算器の加算結果を
ある基準値と比較する比較手段と、前記比較手段の結果
により非標準信号を検出する検出手段とを備えてなるこ
とを特徴とする。

【００１２】

【作用】上記した手段により、映像信号のカラーバース
ト信号をＨロッククロックを用いての隣接ライン間の相
関関係を求めることにより、非標準信号と標準信号を判
別し、この判別結果に基づいて１次元Ｙ／Ｃ分離回路と
２次元Ｙ／Ｃ分離回路とを切り換えることで、ドット妨
害等の弊害をなくすことができる。

【００１３】

【実施例】以下、この発明の実施例について図面ととも
に詳細に説明する。図１はこの発明の一実施例を説明す
るための回路構成図である。図２に示した２次元Ｙ／Ｃ
分離回路の、映像信号をバンドパスフィルタ回路３４を
通して得た出力から抜き出したカラーバースト信号を０
Ｈカラーバースト信号とし、映像信号を１Ｈ遅延回路３
２とバンドパスフィルタ回路３５を通して得た出力から
抜き出したカラーバースト信号を１Ｈカラーバースト信
号として、それぞれこの実施例の入力信号とする。

【００１４】０Ｈカラーバースト信号は、加算器１９の
一方の入力に供給する。加算器１９の出力は、図３の
（ａ）のＨロッククロック９１０ｆＨ（以下、９１０ｆ
Ｈと略す。）の１／４のクロック（ｂ）で動作するフリ
ップフロップ２０および水平同期信号から生成し、
（ｃ）に示すカラーバーストゲート信号分だけ遅延させ
たパルス信号ＨＤ’（ｄ）に基づいて動作するフリップ
フロップ２１に供給する。フリップフロップ２０の出力
は、加算器１９の他方の入力に供給する。加算器１９、
フリップフロップ２０，２１は積分器１ａを構成する。
フリップフロップ２１の出力、すなわち積分器１ａの出
力は、加算器２５の一方の入力に供給する。

【００１５】同様に１Ｈカラーバースト信号は、加算器
２２に一方の入力に供給する。加算器２２の出力は９１
０ｆＨの１／４のクロックで動作するフリップフロップ
２３および水平同期信号から生成し、カラーバーストゲ
ート信号分遅延させたパルス信号ＨＤ’によりで動作す
るフリップフロップ２４に供給する。フリップフロップ
２３の出力は加算器２２の他方の入力に供給する。加算
器２２、フリップフロップ２３，２４は積分器１ｂを構
成する。積分器１ｂの出力は、加算器２５の他方の入力
に供給する。

【００１６】この加算器２５の出力には隣接ライン間の
カラーバースト信号の差分信号を出力する。標準信号時
は隣接ライン間では位相が反転しているので、加算器２
５の出力は０になる。非標準信号時には、図４にあるよ
うに９１０ｆＨ／４とカラーバースト信号との間の位相
関係が不規則になり、加算器２５の出力からはその位相
関係に応じたデータを出力する。

【００１７】加算器２５の出力は、絶対値回路２６にて
無極性のデータに変換し、１ライン分の時間に比べて非
常に長い時定数をもつフィルタ回路２７にて時間的な平
均化を行う。フィルタ２７の出力は比較器２８の一方の
入力に供給し、他方の入力には予め設定された基準値を
供給する。比較器２８では両データの大小関係を求め、
基準値に対してフィルタ２７の出力が大きい場合には非
標準信号と判定し、それに応じた論理値を出力する。こ
の理論値をセレクタ回路２９の制御信号入力端子に供給
し、セレクタ回路２９にて非標準信号時には１次元Ｙ／
Ｃ分離回路３０の出力信号を、標準信号時には２次元Ｙ
／Ｃ分離回路３１の出力信号を選択して出力する。

【００１８】この実施例では、非標準信号時と標準信号
時とにより、１次元Ｙ／Ｃ分離回路３０と２次元Ｙ／Ｃ
分離回路３１とを切り換えるようにしたため、ドット妨
害などの弊害をなくすことが可能となる。これは、特に
ＶＴＲの早送り再生や巻き戻し再生の場合に用いると効
果が大きい。また、１Ｈ遅延回路や１フィールド遅延回
路の追加が不必要であるためＩＣ化する場合には、チッ
プサイズを抑えることができるばかりか、ＡＰＣ回路を
不必要であるため回路規模的にはさらに有利なものとな
る。

【００１９】図５は、この発明の他の実施例を説明する
ための回路構成図である。この実施例は、図６に示すよ
うに、クロックは９１０ｆＨ／４だけでなく、位相が９
０゜ずつシフトした４つのクロックＣＫＡ〜ＣＫＤを用
い、それに対応した４つの積分器にて加算を行うことに
より、非標準の検出精度をさらに上げる構成としたもの
である。

【００２０】図５において、積分器３９〜４６は、図１
の積分器１ａと同一の構成をしている。積分器３９およ
び積分器４３は、バーストの位相０゜に相当するクロッ
クＣＫＡにより、それぞれ０Ｈカラーバースト信号およ
び１Ｈカラーバースト信号を積分して加算器４７に供給
する。積分器４０および積分器４４はバーストの位相９
０゜に相当するクロックＣＫＢでそれぞれ０Ｈカラーバ
ースト信号および１Ｈカラーバースト信号を積分して加
算器４８に供給する。積分器４１および積分器４５はバ
ーストの位相１８０゜に相当するクロックＣＫＣでそれ
ぞれ０Ｈカラーバースト信号および１Ｈカラーバースト
信号を積分して加算器４９に供給する。積分器４２およ
び積分器４６はバーストの位相２７０゜に相当するクロ
ックＣＫＤでそれぞれ０Ｈカラーバースト信号および１
Ｈカラーバースト信号を積分して加算器５０に供給す
る。

【００２１】加算器４７、４８、４９、５０では、それ
ぞれ０゜、９０゜、１８０゜、２７０゜でのカラーバー
スト信号のライン間位相関係に応じたデータを出力す
る。加算器４７の出力は絶対値回路５４に、加算器４８
の出力は絶対値回路５５に、加算器４９の出力は絶対値
回路５５に、加算器５０の出力は絶対値回路５６に供給
し、無極性のデータに変換する。絶対値回路５４と絶対
値回路５５の出力をそれぞれ加算器５１に供給し、０゜
での位相関係に応じたデータと９０゜での位相関係に応
じたデータの加算結果を得る。絶対値回路５６の出力と
絶対値回路５７の出力を加算器５３に供給し、１８０゜
での位相関係に応じたデータと２７０゜での位相関係に
応じたデータの加算結果を得る。

【００２２】さらに加算器５１と加算器５３の出力は加
算器５２に供給して加算し、それに基づき、カラーバー
スト信号の１周期に渡ってライン間の位相関係に応じた
データを得る。これによりバースト信号の１周期内の位
相誤差の検出も可能となる。この結果を１ラインの時間
に比べて十分に長い時定数のフィルタ５８にて時間的な
平均化を行う。フィルタ５８の出力は比較器５９の一方
の入力に供給し、他方の入力には予め設定された基準値
を供給する。比較器５９では両データの大小関係を求
め、基準値に対してフィルタ５８の出力が大きい場合に
は非標準信号と判定し、それに応じた論理値を出力でき
る。

【００２３】図７はこの発明のもう一つの他の実施例を
説明するための回路構成図である。この実施例は図１の
比較器２８に変えてヒステリシス特性を持った比較器２
８´とした部分が図１の構成と異なり、他の構成は全く
同じである。

【００２４】０Ｈカラーバースト信号と１Ｈカラーバー
スト信号がそれぞれ供給された積分器１ａ，１ｂは、そ
の出力を加算器２５にそれぞれ供給し、加算器２５より
隣接ライン間のカラーバーストゲート信号の差分信号を
出力する。標準信号時は隣接ライン間では位相が反転し
ているので、加算器２５の出力は０になる。非標準信号
時には、図４にあるように９１０ｆＨ／４とカラーバー
スト信号との間の位相関係が不規則になり、加算器２５
の出力にはその位相関係に応じたデータを出力する。

【００２５】この加算器２５の出力は、絶対値回路２６
により無極性のデータに変換し、１ライン分の時間に比
べて非常に長い時定数をもつフィルタ回路２７にて時間
的な平均化を行う。フィルタ２７の出力はヒステリシス
特性をもった比較器２８´の一方の入力に供給する。比
較器２８´の他方の入力には、予め設定された基準値を
入力する。比較器２８´では両データの大小関係を求
め、基準値に対してフィルタ２７の出力が大きい場合に
は非標準信号と判定し、それに応じた論理値を出力す
る。

【００２６】ここで、フィルタ２７の出力信号が外部ノ
イズなどの影響を受けて図８のようになったとすると、
この図からもわかるように、判定結果は基準値に対して
頻繁に変わる現象が生じる。そこで、比較器２８´に図
８にあるように高レベルしきい値と低レベルしきい値を
有するヒステリシス特性を持たせたことにより、しきい
値にマージンを持ち、ノイズなどの外部からの影響に対
して標準・非標準信号の判定が頻繁に変化することな
く、判定に応じた理論値を出力できる。この理論値をセ
レクタ回路２９の制御信号入力端子に入力し、セレクタ
回路２９にて非標準信号時には１次元Ｙ／Ｃ分離回路３
０の出力信号を、標準信号時には２次元Ｙ／Ｃ分離回路
３１の出力信号を選択するようにする。

【００２７】これにより、外来のノイズなどの影響によ
りフィルタ２７の出力信号が、比較器２８´の基準値に
対して頻繁に変わることによる標準・非標準信号の判定
の誤りを防止することができる。

【００２８】この実施例は、上記した実施例に限定され
るものではなく、たとえば、図１の積分器１ａ，１ｂ
は、１ライン分のバーストの積分値を蓄えておくレジス
タがあれば、１つの構成でもよい。また、図５の比較器
５９にヒステリシス特性を持たせるとさらなる性能向上
を図ることができる。

【００２９】

【発明の効果】以上説明したように、この発明の映像信
号の非標準信号検出回路によれば、比較的簡単な構成に
より、高精度な非標準信号検出が行うことが可能とな
る。また、１Ｈ遅延回路や１フィールド遅延回路の追加
の不要やＡＰＣ回路を不必要となるためＩＣ化に有利と
なる。

【図面の簡単な説明】

【図１】この発明の一実施例を説明するための回路構成
図。

【図２】図１に入力する０Ｈおよび１Ｈカラーバースト
信号を生成する２次元Ｙ／Ｃ分離回路を構成図。

【図３】図１の要部の信号波形図。

【図４】図１の動作を説明するための信号波形図。

【図５】この発明の他の実施例を説明するための回路構
成図。

【図６】図５の動作を説明するための信号波形図。

【図７】この発明のもう一つの他の実施例を説明するた
めの回路構成図。

【図８】図７の動作を説明するための信号波形図。

【図９】従来の非標準を検出する回路を説明するための
回路構成図。

【符号の説明】

１ａ，１ｂ…積分器 ２５…加算器 ２７…フィルタ ２８，２８´…比較器 ２９…セレクタ回路 ３０…１次元Ｙ／Ｃ分離回路 ３１…２次元Ｙ／Ｃ分離回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 隣接するラインの映像信号から取り出し
   たカラーバースト信号を水平同期信号から生成したクロ
   ックによりそれぞれ積分する第１および第２の積分器
   と、 前記第１および第２の積分器の出力を加算する加算器
   と、 前記加算器の加算結果をある基準値と比較する比較器
   と、 前記比較器の結果により非標準信号を検出する検出手段
   とを備えてなることを特徴とする映像信号の非標準信号
   検出回路。
2. 【請求項２】 前記加算結果と前記基準値とを比較する
   手段に、ヒステリシス特性を持たせてたことを特徴とす
   る請求項１記載の映像信号の非標準信号検出回路。