JPH0714033B2 - Complex integrated circuit inspection device - Google Patents

Complex integrated circuit inspection device

Info

Publication number
JPH0714033B2
JPH0714033B2 JP63021620A JP2162088A JPH0714033B2 JP H0714033 B2 JPH0714033 B2 JP H0714033B2 JP 63021620 A JP63021620 A JP 63021620A JP 2162088 A JP2162088 A JP 2162088A JP H0714033 B2 JPH0714033 B2 JP H0714033B2
Authority
JP
Japan
Prior art keywords
integrated circuit
interface portion
functional block
composite integrated
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63021620A
Other languages
Japanese (ja)
Other versions
JPH01196159A (en
Inventor
伸洋 岡野
雅弘 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63021620A priority Critical patent/JPH0714033B2/en
Publication of JPH01196159A publication Critical patent/JPH01196159A/en
Publication of JPH0714033B2 publication Critical patent/JPH0714033B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、複合集積回路の検査装置に関する。TECHNICAL FIELD The present invention relates to an inspection apparatus for a composite integrated circuit.

(従来の技術) 近時、集積回路チップの製造技術の向上により、集積回
路の集積能力は飛躍的に向上し、最近ではCOB(Chip On
Board)等にアセンブリして構成していた複数個の集積
回路を1チップに集積した複合集積回路が作られるよう
になってきた。
(Prior art) Recently, due to the improvement of integrated circuit chip manufacturing technology, the integration capability of integrated circuits has dramatically improved.
Board) etc. have been assembled to form a plurality of integrated circuits integrated into one chip.

しかるに、かかる複合集積回路は、回路の構成が非常に
大きな規模となり、システムオンチップの構成となっ
て、全体を完全に1つに集積回路として検査することは
不可能である。
However, such a composite integrated circuit has a very large circuit configuration and a system-on-chip configuration, and it is impossible to test the whole as a single integrated circuit.

このため、従来、複合集積回路を検査する場合には、各
々の機能の回路ブロック毎に分割し、擬似的に複合化す
る前の単体集積回路の如く検査している。
Therefore, conventionally, when inspecting a composite integrated circuit, it is divided into circuit blocks having respective functions and inspected like a single integrated circuit before being pseudo-composited.

(発明が解決しようとする課題) しなしながら、上記した従来の検査方法では、各機能ブ
ロック間のインターフェース部分の回路の検査が非常に
困難であった。すなわち、各機能ブロックが複雑なラン
ダムロジックで構成されている場合、インターフェース
部分の動作を検査するためには、各々の機能ブロックを
統合した複合集積回路全体としての実使用モードでの検
査をする外なく、複合集積回路のシステム全体として理
解せねばならず、テストパターンの作成が非常に困難で
あった。
(Problem to be Solved by the Invention) However, in the above-described conventional inspection method, it is very difficult to inspect the circuit in the interface portion between the functional blocks. That is, when each functional block is composed of complicated random logic, in order to inspect the operation of the interface part, it is necessary to inspect in the actual use mode of the entire composite integrated circuit in which each functional block is integrated. However, it was necessary to understand the entire system of the composite integrated circuit, and it was very difficult to create a test pattern.

(課題を解決するための手段) 本発明の複合集積回路の検査装置は、複数の機能ブロッ
クと、これら機能ブロック間に介在するインターフェー
ス部分とが1チップに集積された複合集積回路におい
て、機能ブロック間のインターフェース部分を検査する
ために、該インターフェース部分に接続される機能ブロ
ックの直前に、該機能ブロックと仮想される検査用ラッ
チ回路が介挿され、該検査用ラッチ回路は、前記複合集
積回路の検査モード時には擬似的に前記機能ブロックと
仮想して前記インターフェース部分よりデータの書き込
み及び読み出しを行うとともに、前記複合集積回路の実
使用モード時にはフリーとなされるものである。
(Means for Solving the Problem) A testing device for a composite integrated circuit according to the present invention is a composite integrated circuit in which a plurality of functional blocks and an interface portion interposed between these functional blocks are integrated in one chip. In order to inspect the interface portion between them, a test latch circuit virtual with the functional block is inserted immediately before the functional block connected to the interface portion, and the test latch circuit is the composite integrated circuit. In the inspection mode, data is written and read from the interface portion in a pseudo manner with the functional block, and is free in the actual use mode of the composite integrated circuit.

(作用) 検査すべきインターフェース部分に接続される機能ブロ
ックの直前に、検査用ラッチ回路が挿入されているの
で、複合集積回路の検査モード時にこの検査用ラッチ回
路を擬似的に当該機能ブロックと仮想し、前記インター
フェース部分よりデータの書込み及び読出しを行う。こ
れにより、インターフェース部分の機能動作検査のみを
他の状態と分離して行う。
(Operation) Since the inspection latch circuit is inserted immediately before the functional block connected to the interface portion to be inspected, the inspection latch circuit is virtually simulated as the functional block in the inspection mode of the composite integrated circuit. Then, data is written and read from the interface portion. As a result, only the functional operation inspection of the interface part is performed separately from other states.

(実施例) 以下、本発明の一実施例を図面を参照して説明する。Embodiment An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明に係る検査用ラッチ回路1をインターフ
ェース部分2と機能ブロックB間に介在して設けた場合
を示すブロック図、第2図は複合集積回路のデバイスの
構成例を示すブロック図である。
FIG. 1 is a block diagram showing a case in which an inspection latch circuit 1 according to the present invention is provided between an interface portion 2 and a functional block B, and FIG. 2 is a block diagram showing a configuration example of a device of a composite integrated circuit. Is.

第1図において、共通バス3は機能ブロックAから前記
インターフェース部分2を介して検査用ラッチ回路1に
接続され、この検査用ラッチ回路1が機能ブロックBに
接続されている。インターフェース部分2は、例えばス
タンダードセル、ゲートアレイ等で構成されている。
In FIG. 1, the common bus 3 is connected from the functional block A to the inspection latch circuit 1 via the interface portion 2, and the inspection latch circuit 1 is connected to the functional block B. The interface portion 2 is composed of, for example, a standard cell, a gate array, and the like.

この検査用ラッチ回路1は、共通バス3からデータを書
込み及び読出すためのレジスタ群によって構成され、検
査モードの時には、擬似的に機能ブロックBと仮想して
インターフェース部分2よりデータの書き込み及び読み
出しを行うラッチ回路として機能し、実使用モードの時
にはフリーとなされる。
The test latch circuit 1 is composed of a register group for writing and reading data from the common bus 3. In the test mode, the test latch circuit 1 virtually simulates the functional block B to write and read data from the interface section 2. It functions as a latch circuit for performing, and is free in the actual use mode.

第2図に示す複合集積回路のデバイス4のブロック図で
は、前記インターフェース部分2の具体的な配置を例示
している。すなわち、第2図では4つの機能ブロックC
〜Fがそれぞれ共通バス3で接続され、本例では、例え
ば機能ブロックCはCPUであり、機能ブロックDはDMAC
である。
The block diagram of the device 4 of the composite integrated circuit shown in FIG. 2 illustrates a specific arrangement of the interface portion 2. That is, in FIG. 2, four functional blocks C are shown.
To F are respectively connected by the common bus 3, and in this example, the functional block C is a CPU and the functional block D is a DMAC.
Is.

しかして、インターフェース部分2の検査を行うために
は、検査用ラッチ回路1をラッチ機能として擬似的に機
能ブロックBと仮想してデータの書込み、読出しを行
い、この結果によってインターフェース部分2の動作検
査が行われる。一方、実使用モードの時には、この検査
用ラッチ回路1をフリー状態にする。
Therefore, in order to test the interface portion 2, the test latch circuit 1 is used as a latch function to virtually write and read data as the functional block B, and the operation test of the interface portion 2 is performed based on the result. Is done. On the other hand, in the actual use mode, the inspection latch circuit 1 is set to the free state.

(発明の効果) 以上述べたように、本発明によれば、各機能ブロックの
状態を考慮せずにインターフェース部分の検査を行うこ
とができる。このため、インターフェース部分のテスト
パターン作成に要する時間が大幅に短縮され、検査に要
する時間そのものも大幅に短縮することができ、ひいて
は、検査の品質を向上することもできる。
(Effects of the Invention) As described above, according to the present invention, the interface portion can be inspected without considering the state of each functional block. Therefore, the time required to create the test pattern of the interface portion can be significantly shortened, the time itself required for the inspection can be significantly reduced, and the quality of the inspection can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明に係る検査装置の構成を示すブロック
図、第2図は複合集積回路を機能的に区分した状態を示
すブロック図である。 1…検査用ラッチ回路 2…インターフェース部分 3…共通バス 4…デバイス A〜F…機能ブロック
FIG. 1 is a block diagram showing a configuration of an inspection apparatus according to the present invention, and FIG. 2 is a block diagram showing a state in which a composite integrated circuit is functionally divided. 1 ... Latch circuit for inspection 2 ... Interface part 3 ... Common bus 4 ... Devices A to F ... Functional block

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数の機能ブロックと、これら機能ブロッ
ク間に介在するインターフェース部分とが1チップに集
積された複合集積回路において、 機能ブロック間のインターフェース部分を検査するため
に、該インターフェース部分に接続される機能ブロック
の直前に、該機能ブロックと仮想される検査用ラッチ回
路が介挿され、該検査用ラッチ回路は、前記複合集積回
路の検査モード時には擬似的に前記機能ブロックと仮想
して前記インターフェース部分よりデータの書き込み及
び読み出しを行うとともに、前記複合集積回路の実使用
モード時にはフリーとなされることを特徴とする複合集
積回路の検査装置。
1. A composite integrated circuit in which a plurality of functional blocks and an interface portion interposed between the functional blocks are integrated in one chip, and the interface portion between the functional blocks is connected to the composite integrated circuit for inspecting the interface portion. Immediately before the functional block to be operated, a test latch circuit that is virtual with the functional block is inserted, and the test latch circuit virtually simulates the functional block in the test mode of the composite integrated circuit. A testing device for a composite integrated circuit, characterized in that data is written and read from an interface portion, and the composite integrated circuit is free during an actual use mode.
JP63021620A 1988-02-01 1988-02-01 Complex integrated circuit inspection device Expired - Lifetime JPH0714033B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63021620A JPH0714033B2 (en) 1988-02-01 1988-02-01 Complex integrated circuit inspection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63021620A JPH0714033B2 (en) 1988-02-01 1988-02-01 Complex integrated circuit inspection device

Publications (2)

Publication Number Publication Date
JPH01196159A JPH01196159A (en) 1989-08-07
JPH0714033B2 true JPH0714033B2 (en) 1995-02-15

Family

ID=12060101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63021620A Expired - Lifetime JPH0714033B2 (en) 1988-02-01 1988-02-01 Complex integrated circuit inspection device

Country Status (1)

Country Link
JP (1) JPH0714033B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636995B1 (en) 2000-07-13 2003-10-21 International Business Machines Corporation Method of automatic latch insertion for testing application specific integrated circuits

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60220942A (en) * 1984-04-17 1985-11-05 Mitsubishi Electric Corp Testing method for integrated circuit

Also Published As

Publication number Publication date
JPH01196159A (en) 1989-08-07

Similar Documents

Publication Publication Date Title
US20040006727A1 (en) Method and apparatus for testing multi-port memories
US7844867B1 (en) Combined processor access and built in self test in hierarchical memory systems
JPH0374796B2 (en)
Dekker et al. Realistic built-in self-test for static RAMs
US4156132A (en) Automatic fault injection apparatus and method
KR100771263B1 (en) Memory array test methods and memory-based devices arranged to implement them
JPH0714033B2 (en) Complex integrated circuit inspection device
JP2837703B2 (en) Fault diagnosis device
JPS63173975A (en) semiconductor equipment
JPH04328475A (en) Semiconductor device with testing circuit
JPH0743840Y2 (en) Semiconductor memory
JPH0391195A (en) Memory circuit
JP2557128B2 (en) Scan flip-flop initialization method
JPS6258025B2 (en)
JP2870001B2 (en) Logic circuit package
JPS634211B2 (en)
JPS6161428B2 (en)
JPS62150181A (en) Test system for large-scale integrated circuit
JPS6039186B2 (en) semiconductor element
JPS6210390B2 (en)
Hsu et al. Testing and diagnosis of board interconnects in microprocessor-based systems
JPH05135131A (en) Simulation processor
JPH04312945A (en) Semiconductor device
JPH0713655B2 (en) Integrated circuit test method
JPH06208800A (en) Measuring method and test equipment for semiconductor memory

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term