JPH07212343A - モデムにおけるワードシーケンス検出方法及び装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は短い応答時間を有する予め定めた信
号のシーケンスを検出するための検出回路を提供するこ
とを目的とする。 【構成】 本発明はモデムに到達する予め設定された信
号の所定の繰り返されるシーケンスと同一とみなすため
の装置である。この装置は各ワードが同時に現れるので
シーケンスの各ワードを遅延する回路と、組み合わされ
たワードを提供するための結合回路と、各組み合わされ
たワードの共役複素数を設定し、共役複素数を閾値と比
較する回路と、ワードが到達する率に相当するクロック
パルスをカウントする回路と、組み合わされたワードの
共役複素数が閾値より低くなるとカウント回路を禁止す
る回路と、クロック信号の予め定めた数がカウントされ
ると同一とみなす信号を供給する回路とを含むことに特
徴がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタルモデムに関す
るるものであり、特に２つのモデムの間で初期トレーニ
ング処理中、又は再度のトレーニングの中間位相あるい
は伝送率の変更中に予め設定された基準ワードシーケン
スの検出に関する。

【０００２】

【従来の技術】ディジタルモデムにおいて、伝送される
データはシンボルの予め定められた数からディジタル的
に符号化され、そして位相及び振幅を変調される正弦波
信号の部分として伝送される。例えばＶ３２ビス標準に
関する１２８個のような各シンボルは予め定められた位
相及び振幅を有する信号に相当する。この変換を表すた
めに、シンボルは図１に示すような配列で表すことがで
き、各シンボルはシンボルを再度現れる変調信号の位相
及び振幅に相当する点に表記されている。そして図２に
示すように、各シンボルは例えば２４００Ｈｚのような
伝送率に相当するビットインターバル中に例えば１８０
０Ｈｚの伝送周波数で正弦波部分として伝送される。そ
の正弦波は形成され、かつボー率より高いサンプリング
周波数から符号化され、正弦波は例えば９６００Ｈｚの
ような後者の乗算である。

【０００３】符号化の後に各到達されたシンボルは伝送
されたワードの実数値に相当する第１の部分ａとこのワ
ードの虚数値に相当する第２の部分ｂを含むディジタル
ワードＭで伝送される。よって、各ワードは

【０００４】Ｍ＝ａ＋ｊｂ

【０００５】によって表すことができる。

【０００６】２つのモデムの間での大変高い変換率によ
る電話結合の質については２つのモデムの間のデータの
確実な伝送を提供するためにますます重要となる。周波
数オフセット、位相ジッタや雑音をもつエンドエコーを
近く及び遠く、スペクトラムの高い周波数の減衰のよう
な悪化が最小エラーに対して最大ビット率可能性に及ぼ
す。前述Ｖ３２ビス標準において、モデムによって受信
される復調された組み合わされた信号が振幅及び位相で
符号化され、図１に示す１つとして配列は２４００Ｈｚ
のボー率で１４，４００ビット／秒のデータ率で伝送さ
れるように配列された１２８個の可能な値を含む。前述
の方法による悪化がより重要となるとき、受信されたポ
イントと詳細な受信ポイントの間の差、あるいはますま
す大きくなるまでエラーを受信し、受信モデムの解決す
るメカニズムは受信で非常なエラーを生じて２つ又はそ
れ以上の隣接するポイントを混同させてします。

【０００７】これに比べて、７，２００ビット／秒のよ
うな遅いデータ率で結合では図３に示すような１６個の
シンボルのみを含む配列を使用し、回線悪化に全く耐え
られない。これらの悪化は通信中に変わり、その場合初
期伝送率は最適な値を見つけるために増加又は減少しな
ければならない。通常、マイクロコントローラはモデム
に接続され、受信された信号の質、平均受信エラーの反
転に相当するこの値を算出できる。もし、このエラーは
大変重要であり、ＣＣＩＴＴ勧告は２つのモデムの間の
回りトリップ遅延に加える２８８ボー（１２０ｍｓ）の
大変短い時間に対して伝送データに割り込みを行う間に
全く短い。

【０００８】解消する信号率がより特に予め定めた信号
のシーケンスによって構成された前置きの部分を含み、
シーケンスは時間の予め定められた数だけ繰り返され
る。通常、このシーケンスは読出すモデムにおける信号
ＡＡの有効値に相当し、かつ読出されたモデムにおける
信号ＡＣの有効値に相当する。このシーケンスは前置き
において５６回繰り返される。正弦波の部分の連続とし
て伝送される信号についてよく考えると信号ＡＡのシー
ケンスは１８００Ｈｚ周波数で詳細な正弦波に相当し、
信号ＡＣのシーケンスは各々６００又は３０００Ｈｚの
周波数を有する２つの構成を有する。

【０００９】

【発明が解決しようとする課題】信号ＡＡ又はＡＣの前
述有効を検出する従来の処理工程はモデムの受信ブロッ
ックの前端でディジタルフィルタの２つのバンクを使用
する。図４を参照すると、低いバンクは６００から１８
００Ｈｚへ通過する周波数レンジのみを実現し、エネル
ギー算出器（信号の絶対値を算出する）と第１の値の低
域通過フィルタＬＰＦ１を実現する。上部のバンクは他
のエネルギー算出器にかつ低域通過フィルタＬＰＦ２に
続いて６００又は１８００Ｈｚの中間である高い選択さ
れる帯域通過フィルタＢＰＦを含む。低域通過フィルタ
ＬＰＦ１及びＬＰＦ２の出力はコンパレータ１０に供給
される。信号ＡＡ又はＡＣのシーケンスが現れ、かつ帯
域通過フィルタＢＰＦが６００又は１８００Ｈｚを通過
させるとき、各々上部バンクでのエネルギーは低いバン
クでのエネルギーと比較される。データ信号が現れる時
上部バンクは低いバンクよりかなり低いレベルを供給す
る。この従来の処理はアナログの時間が比較的長い初期
ハンドシェーク又は再訓練処理中にシーケンスＡＡ及び
ＡＣの検出において満足されるものである。しかしなが
ら、解消される動作効率ような迅速に実行されるための
動作に対して、この処理は満足されるものではなく、特
に比較的に長い応答時間を伴う比較的狭い帯域通過フィ
ルタを必要とする。もしこの応答時間を減少することが
できるならば選択的に減少され、誤った検出というより
高いリスクが生じることとなる。

【００１０】本発明の目的は関連する短い応答時間を有
する予め定めた信号のシーケンスを検出する検出回路を
提供することである。

【００１１】本発明の更なる目的は任意のフィルタ回路
を使用しない検出回路を提供することである。

【００１２】

【課題を解決するための手段及び作用】これらの目的は
本発明の一実施例で達成され、実数値に相当する第１の
部分と虚数値に相当する第２の部分を有するワードとし
てディジタル化される各信号を、モデムに到達する予め
設定された信号の所定の繰り返されるシーケンスと同一
とみなすための方法において、ワードが同時に現れるた
めにシーケンスの各ワードを遅延し、無効の実数値及び
虚数値を有する組み合わされたワードを提供するために
ワードを一次的に結合し、各組み合わされたワードの共
役複素数を設定し、共役複素数を閾値と比較し、組み合
わされたワードの共役複素数が閾値より低くなるとワー
ドが到達する率に相当するロックパルスをカウントし、
クロック信号の予め定めた数がカウントされると同一と
みなす信号を供給することに特徴がある。

【００１３】本発明の他の実施例として、各シーケンス
は２つのワードを含み、２つの内一方は他方の反対であ
り、一次的な結合が加算である。

【００１４】本発明の更なる他の実施例として、各シー
ケンスは２つの同一のワードを含み、一次的な結合が減
算である。

【００１５】本発明の他の実施例として、シーケンスの
ワード全ては予め定められた共役複素数を有し、各入力
されたワードの共役複素数を設定し、共役複素数が予め
定められた閾値より大きいことにより予め定められた値
からずれたときカウントを禁止する。

【００１６】本発明の他の実施例として、実数値に相当
する第１の部分と虚数値に相当する第２の部分を有する
ワードとしてディジタル化される各信号を、モデムに到
達する予め設定された信号の所定の繰り返されるシーケ
ンスと同一とみなすための装置において、各ワードが同
時に現れるようにシーケンスの各ワードを適切に遅延す
る手段と、無効の実数値及び虚数値を有する組み合わさ
れたワードを提供するためにワードを一次的に結合する
手段と、各組み合わされたワードの共役複素数を算出す
る手段と、共役複素数を閾値と比較する手段と、ワード
率に相当するクロックパルスをカウントする手段と、組
み合わされたワードの共役複素数が閾値より低くなると
カウント手段を禁止する手段と、クロック信号の予め定
めた数がカウントされると同一とみなす信号を供給する
手段とを含む。

【００１７】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図５に示された本発明に係る回路は受信位相が受
信する間に入力１１での信号をディジタル化されたモデ
ムの一部である。これらの信号はボークロック又はシン
ボルクロックの率で実数部に、及び受信されたシンボル
の虚数部のそれぞれに相当する２つの有効な１６ビット
の部分によって形成されるワードによって構成される。
入力されたワードは加算器１４に供給される出力を有す
る１つのワード（実数部及び虚数部）のメモリ１３を含
む論理和回路１２に伝送される。加算器１４の他方の入
力には乗算器１５を介した後入力信号１１が入力され
る。そして、２つの有効的なワードの直線結合が実行さ
れる。検知されるシーケンスは例えばＡＡＡ・・・の同
一のワードの有効によって構成され、乗算器１５は−１
によって乗算され、かつもしこのシーケンスが受信され
るならば加算器１４の出力は通常０である。もし予期さ
れたシーケンスがシーケンスＡＣＡＣ・・・（図１及び
図３を参照して）、１つの信号が次の１つ（本説明にお
いて「補数」が「負極」として構成される）の補数であ
り、乗算器１５は＋１によって乗算され、もしシーケン
スＡＣＡＣ・・・が受信されるならば加算器１４の出力
は通常０である。更に通常これらの信号が受信される時
出力に０の値を供給するための所定の値を有する有効な
信号を論理和する論理和回路１２を提供することが重要
であることが記されている。

【００１８】実際に、回線は常に雑音を有しており、加
算器１４の出力は入力される信号が予定された信号であ
る時全く０ではない。つまり、加算器１４は一方加算器
１４の出力が直接に、及び他方が複素共役を提供する回
路１８を介して接続される。乗算器１７の出力信号２０
は閾値ＴＨ１とこの信号を比較するコンパレータ２１の
第１の入力に供給される。出力２０での信号が閾値より
高い時コンパレータ２１は高いレベルでの出力を有し、
信号が閾値より低いとき低いレベルでの出力を有する。
コンパレータ２１の出力はカウンタ２３のリセット入力
ＲＳにＯＲゲート２２を介して供給され、データが入力
１１に伝達され、入力２４での信号が通常ボークロック
であるのでカウンタ２３は同じ伝送率で到達する信号を
入力２４で受信する。そして、コンパレータ２１の出力
とできるだけ同じが低いレベルであるようにカウンタ２
３はカウントし、できるだけ早く出力２１が高いレベル
にたっすするようにカウンタはリセットされて次は０か
ら始まる。カウンタ２３の出力は例えば３２のような基
準値Ｎとこの出力を比較するコンパレータ２６の入力２
５に供給される。そして、３２であるカウント値が生じ
ると信号がコンパレータ２６の出力端２８に現れる。コ
ンパレータ２１の出力がローレベルで３２個の有効期間
を有しているので出力端２８でのこの信号は同一と認め
られる信号であり、その入力は閾値ＴＨ１より低い３２
個の有効期間となる。これはシーケンスＡＣＡＣ・・・
に相当する信号が３２個の有効期間（乗算器１５が＋１
によっての乗算であるとき）又はシーケンスＡＡＡ・・
・（乗算器１５が−１によっての乗算であるとき）を受
信されることを意味する。

【００１９】実際に、論理和回路１２が、供給される所
定の（例えば同一又は逆）条件を示す低出力各時間の有
効信号を供給するので確信を持ってシーケンスを検出す
るためにローレベルで信号２０の通過の所定の数を待つ
ことが重要であり、これは図１及び図３の配列を良く見
ると特別な信号に対して信号伝送中に生じることができ
る。

【００２０】しかしながら、ＡＣＡＣ・・・のようなシ
ーケンスの誤り検出は発生されるときの場合であり、信
号が端子１１に達しない時、又は特に雑音が電話リンク
の一時ミスファンクションによって到達する時である。
図５の回路の低分岐はこの問題を解決であり、かつ他の
不明確さを回避する。

【００２１】この低分岐は入力信号のエネルギーを検出
するための回路を含む。回路は第１の入力に端子１１の
信号が直接に入力されて第２の入力に回路３２を介して
の共役複素数が入力される乗算器３１を含む。信号Ａ又
は信号Ｃの平均エネルギーＡ² はこのエネルギーから引
かれる。この動作は加算器３３において実行され、その
出力は絶対値算出器３４に供給される。回路３４の出力
はコンパレータ３５の第１の入力に供給され、第２の入
力には閾値信号ＴＨ２が供給される。コンパレータ３５
の出力はＯＲゲート２２の第２の入力に供給される。そ
して、端子１１での信号１１が信号Ａ又はＣとしての同
じ絶対値を有する信号であるならば回路３４の出力は実
質的に０となり、かつコンパレータ３５の出力は０とな
る。よって、この信号はＯＲゲート２２の出力に影響し
ない。逆に、異なる値を有するシンボルと相当するの
で、あるいは雑音のみに相当するのでシンボル端子１１
での信号１１が信号Ａの絶対値と異なる絶対値を有する
ならば、コンパレータ３５の出力はハイレベルとなりか
つカウンタ２３がリセットされる。

【００２２】多種の他の保全回路は当業者によって創作
できる。

【００２３】もちろん簡略化するために前述の説明はア
ナログシステムに相当する構成を使用してなされている
が当業者であれば本発明に係る回路のすべての構成要素
をディジタル信号に処理することやハードウェアとして
示された回路の構成がソフトウェアとして実施できるこ
とは明らかである。

【００２４】多種の改良、変形や改造は本発明の実施例
から当業者であれば簡単に行うことができる。そのよう
な改良、変形や改造はこの明細書の一部に含まれ、本発
明の技術思想と見地内に含まれる。従って、この明細書
は一実施例のみによるものであり、これに限定されるも
のではない。本発明は前記特許請求の範囲及びこれに均
等なものに定義されたものだけに限定される。

【図面の簡単な説明】

【図１】Ｖ．３２ビス標準による１２８個のシンボルの
配列を示す図である。

【図２】電話回線に伝送される各シンボルでの一例を示
す波形図である。

【図３】Ｖ．３２ビス標準による１６個のシンボルの配
列を示す図である。

【図４】従来例における信号ＡＡ又はＡＣのシーケンス
を同一とみなすための回路を示すブロック図である。

【図５】本発明に係る信号ＡＡ又はＡＣのシーケンスを
検出するための回路を示す図である。

【符号の説明】

１１ 入力端 １２ 論理和回路 １３ メモリ １４ 加算器 １５，１７ 乗算器 ２１，２６，３５ コンパレータ ２２ ＯＲゲート ２３ カウンタ ３４ 絶対値算出器

Claims (6)

【特許請求の範囲】
1. 【請求項１】 実数値に相当する第１の部分と虚数値に
   相当する第２の部分を有するワードとしてディジタル化
   される各信号を、モデムに到達する予め設定された信号
   の所定の繰り返されるシーケンスと同一とみなすための
   方法において、 ワードが同時に現れるためにシーケンスの各ワードを遅
   延し、 無効の実数値及び虚数値を有する組み合わされたワード
   を提供するために前記ワードを一次的に結合し、 各組み合わされたワードの共役複素数を設定し、 前記共役複素数を閾値と比較し、 組み合わされたワードの共役複素数が閾値より低くなる
   と前記ワードが到達する率に相当するロックパルスをカ
   ウントし、 クロック信号の予め定めた数がカウントされると同一と
   みなす信号を供給することを特徴とするモデムにおける
   ワードシーケンス検出方法。
2. 【請求項２】 各シーケンスは２つのワード（ＡＣ）を
   含み、２つの一方は他方の反対であり、一次的な結合が
   加算である請求項１に記載の方法。
3. 【請求項３】 各シーケンスは２つの同一のワード（Ａ
   Ａ）を含み、一次的な結合が減算である請求項１に記載
   の方法。
4. 【請求項４】 シーケンスのワード全ては予め定められ
   た共役複素数を有し、 各入力されたワードの共役複素数を設定し、 前記共役複素数が予め定められた閾値より大きいことに
   より予め定められた値からずれたときカウントを禁止す
   る請求項１に記載の方法。
5. 【請求項５】 実数値に相当する第１の部分と虚数値に
   相当する第２の部分を有するワードとしてディジタル化
   される各信号を、モデムに到達する予め設定された信号
   の所定の繰り返されるシーケンスと同一とみなすための
   装置において、 各ワードが同時に現れるようにシーケンスの各ワードを
   適切に遅延する手段（１３）と、 無効の実数値及び虚数値を有する組み合わされたワード
   を提供するために前記ワードを一次結合する手段（１
   ４，１５）と、 各組み合わされたワードの共役複素数を算出する手段
   （１７，１８）と、 前記共役複素数を閾値（ＴＨ１）と比較する手段（２
   １）と、 前記ワード率に相当するクロックパルス（２４）をカウ
   ントする手段（２３）と、 組み合わされたワードの共役複素数が閾値より低くなる
   と前記カウント手段を禁止する手段（２２，ＲＳ）と、 クロック信号の予め定めた数（Ｎ）がカウントされると
   同一とみなす信号（２８）を供給する手段（２６）とを
   含むことを特徴とする装置。
6. 【請求項６】 シーケンスのワード全ては同じ予め定め
   られた共役複素数を有し、更に、 各入力されたワードの共役複素数を設定する手段（３
   １）と、 前記共役複素数が予め定められた閾値（ＴＨ２）より大
   きいことにより予め定められた値からずれたときカウン
   ト禁止手段（２２，ＲＳ）を動作させる手段（３３〜３
   ５）とを含む請求項５に記載の装置。