JPH07221043A - イオン注入法 - Google Patents
イオン注入法Info
- Publication number
- JPH07221043A JPH07221043A JP1472194A JP1472194A JPH07221043A JP H07221043 A JPH07221043 A JP H07221043A JP 1472194 A JP1472194 A JP 1472194A JP 1472194 A JP1472194 A JP 1472194A JP H07221043 A JPH07221043 A JP H07221043A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- silicon
- ion
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005468 ion implantation Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 title claims description 18
- 150000002500 ions Chemical class 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 239000011521 glass Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims description 11
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 36
- 239000010408 film Substances 0.000 abstract description 21
- 230000001133 acceleration Effects 0.000 abstract description 11
- 238000007788 roughening Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 12
- 230000004913 activation Effects 0.000 description 11
- 230000003213 activating effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 基板上に形成された半導体薄膜にイオン注入
を行い、ついでエネルギービーム照射を行って注入イオ
ンの活性化を行う際に、半導体薄膜のエネルギービーム
照射による膜の荒れを防止し、低抵抗の半導体薄膜を得
る。 【構成】 エネルギービーム照射の際に、基板を１００
〜６００℃に加熱する。バケット型イオン源を用いれば
高速でのイオン注入が可能であり、加熱温度を６００℃
以下とすればガラス基板が使用可能となる。
を行い、ついでエネルギービーム照射を行って注入イオ
ンの活性化を行う際に、半導体薄膜のエネルギービーム
照射による膜の荒れを防止し、低抵抗の半導体薄膜を得
る。 【構成】 エネルギービーム照射の際に、基板を１００
〜６００℃に加熱する。バケット型イオン源を用いれば
高速でのイオン注入が可能であり、加熱温度を６００℃
以下とすればガラス基板が使用可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイ等の
製造に使われる大型ガラス基板上の半導体薄膜へ不純物
をドーピングするためのイオン注入方法に関し、特にガ
ラス製基板にも適用でき、低温で、高速で、膜荒れがな
く不純物をドーピングできるイオン注入方法に関する。
製造に使われる大型ガラス基板上の半導体薄膜へ不純物
をドーピングするためのイオン注入方法に関し、特にガ
ラス製基板にも適用でき、低温で、高速で、膜荒れがな
く不純物をドーピングできるイオン注入方法に関する。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ）をスイッチ
ング素子とする液晶ディスプレイの製造に使われている
接合の形成法としては、非晶質シリコントランジスタで
はｎ型膜を気相反応で形成している。また、多結晶シリ
コントランジスタでは、ＬＳＩ半導体素子と同様のコプ
レーナ構造を採用し、イオン注入法を用いて形成する方
法が多い。
ング素子とする液晶ディスプレイの製造に使われている
接合の形成法としては、非晶質シリコントランジスタで
はｎ型膜を気相反応で形成している。また、多結晶シリ
コントランジスタでは、ＬＳＩ半導体素子と同様のコプ
レーナ構造を採用し、イオン注入法を用いて形成する方
法が多い。
【０００３】図５は、このようなコプレーナ構造の薄膜
トランジスタの製造プロセスを工程順に示す断面図であ
る。まず、図５（ａ）に示すようにガラス基板１上に活
性シリコン層２を形成し、島状にパターニング加工す
る。ついで図５（ｂ）に示すようにこの活性シリコン層
２上にゲート絶縁膜３およびゲートシリコン４を形成
し、ゲートシリコン４をパターニング加工する。このの
ち、図５（ｃ）に示すようにイオン注入により、例えば
リン（Ｐ）のイオン５を約１００ｋＶの電圧で打ち込
む。このイオン５は、ソースＳおよびドレインＤ上のゲ
ート絶縁膜３を突き抜け、活性シリコン層３に注入され
る。この基板１を加熱することにより注入（ドープ）さ
れたイオン５が活性化され、活性シリコン層３が低抵抗
のｎ型シリコンとなり、イオン５を打ち込まれたゲート
シリコン４がゲートＧとなり、活性シリコン層１はその
両側部がそれぞれソースＳ、ドレインＤとなる。このの
ち、図５（ｄ）に示すように保護膜８とソース電極９お
よびドレイン電極１０を形成して、薄膜トランジスタが
得られる。イオンとして、ボロン（Ｂ）を使用すればＰ
型シリコンが形成される。
トランジスタの製造プロセスを工程順に示す断面図であ
る。まず、図５（ａ）に示すようにガラス基板１上に活
性シリコン層２を形成し、島状にパターニング加工す
る。ついで図５（ｂ）に示すようにこの活性シリコン層
２上にゲート絶縁膜３およびゲートシリコン４を形成
し、ゲートシリコン４をパターニング加工する。このの
ち、図５（ｃ）に示すようにイオン注入により、例えば
リン（Ｐ）のイオン５を約１００ｋＶの電圧で打ち込
む。このイオン５は、ソースＳおよびドレインＤ上のゲ
ート絶縁膜３を突き抜け、活性シリコン層３に注入され
る。この基板１を加熱することにより注入（ドープ）さ
れたイオン５が活性化され、活性シリコン層３が低抵抗
のｎ型シリコンとなり、イオン５を打ち込まれたゲート
シリコン４がゲートＧとなり、活性シリコン層１はその
両側部がそれぞれソースＳ、ドレインＤとなる。このの
ち、図５（ｄ）に示すように保護膜８とソース電極９お
よびドレイン電極１０を形成して、薄膜トランジスタが
得られる。イオンとして、ボロン（Ｂ）を使用すればＰ
型シリコンが形成される。
【０００４】このような薄膜トランジスタを表示部分お
よび回路部分に適用し、アクティブ型液晶ディスプレイ
が製造される。最近は、大型のディスプレイを形成した
り、基板から小型ディスプレイを多数取るため、基板が
大きくなり、例えば、４５０ｍｍ×３５０ｍｍ程度のサ
イズが使われるようになっている。従って大型基板に対
して高速のドーピング技術が開発されている。従来の大
面積高電圧イオン注入法については、例えば、M.Tanjo,
et al. によりSID Japan Display'92 Abstracts, 1992
年, p.345〜348に述べられている。イオン密度は０．０
２ｍＡ／ｃｍ2 であるが、加速電圧が４０ｋｅＶ以上と
高いため、基板の温度が上昇し、レジストマスクが使え
ない事が述べられている。また、バケットイオン源を使
った非質量分離型イオン照射装置の例が、G.Kawachi, e
t al. によりJ.Electrochem. Soc., Vol.137, No.11, 1
990年, p.3522〜3526に述べられている。このもので
は、イオン密度、０．５ｍＡ／ｃｍ2 が実現でき、必要
な濃度のドーピングが１分以下で可能である。但し、打
ち込んだイオンの活性化にはエネルギー照射が必要で、
レーザ活性化が使われている。この場合、非常に薄い５
００Å程度のシリコン膜にドーピングしてレーザ活性化
すると、レーザのエネルギーにより膜が荒れることがあ
る。このような従来技術では、大型基板に、高速、低温
で、イオン照射し、かつ打ち込んだイオンを、膜が安定
な状態で活性化する技術は知られていない。
よび回路部分に適用し、アクティブ型液晶ディスプレイ
が製造される。最近は、大型のディスプレイを形成した
り、基板から小型ディスプレイを多数取るため、基板が
大きくなり、例えば、４５０ｍｍ×３５０ｍｍ程度のサ
イズが使われるようになっている。従って大型基板に対
して高速のドーピング技術が開発されている。従来の大
面積高電圧イオン注入法については、例えば、M.Tanjo,
et al. によりSID Japan Display'92 Abstracts, 1992
年, p.345〜348に述べられている。イオン密度は０．０
２ｍＡ／ｃｍ2 であるが、加速電圧が４０ｋｅＶ以上と
高いため、基板の温度が上昇し、レジストマスクが使え
ない事が述べられている。また、バケットイオン源を使
った非質量分離型イオン照射装置の例が、G.Kawachi, e
t al. によりJ.Electrochem. Soc., Vol.137, No.11, 1
990年, p.3522〜3526に述べられている。このもので
は、イオン密度、０．５ｍＡ／ｃｍ2 が実現でき、必要
な濃度のドーピングが１分以下で可能である。但し、打
ち込んだイオンの活性化にはエネルギー照射が必要で、
レーザ活性化が使われている。この場合、非常に薄い５
００Å程度のシリコン膜にドーピングしてレーザ活性化
すると、レーザのエネルギーにより膜が荒れることがあ
る。このような従来技術では、大型基板に、高速、低温
で、イオン照射し、かつ打ち込んだイオンを、膜が安定
な状態で活性化する技術は知られていない。
【０００５】
【発明が解決しようとする課題】よって、本発明におけ
る課題は、大型の基板に形成された半導体薄膜に対し
て、高速、低温でイオンを注入し、かつ膜を荒すことな
く活性化する方法を得ることにある。
る課題は、大型の基板に形成された半導体薄膜に対し
て、高速、低温でイオンを注入し、かつ膜を荒すことな
く活性化する方法を得ることにある。
【０００６】
【課題を解決するための手段】かかる課題は、基板上に
形成された半導体薄膜にイオン源からのイオンを加速電
圧０．５〜１０ｋＶで注入したのち、該基板を加熱しな
がらエネルギービームの照射を行うことで解決される。
またこの際、イオン源が非質量分離型のバケット型イオ
ン源であり、エネルギービームがエキシマレーザであ
り、基板がガラスであることが好ましく、さらに、加熱
温度が１００〜６００℃であることが好ましい。
形成された半導体薄膜にイオン源からのイオンを加速電
圧０．５〜１０ｋＶで注入したのち、該基板を加熱しな
がらエネルギービームの照射を行うことで解決される。
またこの際、イオン源が非質量分離型のバケット型イオ
ン源であり、エネルギービームがエキシマレーザであ
り、基板がガラスであることが好ましく、さらに、加熱
温度が１００〜６００℃であることが好ましい。
【０００７】
【作用】かかる構成により、エネルギービームによる注
入イオンの活性化のためのエネルギー強度を低くでき、
半導体薄膜の荒れを抑えることができる。また、バケッ
ト型イオン源を使うことで、高濃度で短時間にかつ基板
温度の上昇を抑えながらイオンを注入できる。さらに耐
熱性のよくないガラス基板が採用できる。
入イオンの活性化のためのエネルギー強度を低くでき、
半導体薄膜の荒れを抑えることができる。また、バケッ
ト型イオン源を使うことで、高濃度で短時間にかつ基板
温度の上昇を抑えながらイオンを注入できる。さらに耐
熱性のよくないガラス基板が採用できる。
【０００８】
【実施例】以下、本発明の実施例を図１に基づいて説明
する。図１は、本発明のイオン注入法を薄膜トランジス
タの製造に利用した例を工程順に示した図であって、ま
ず図１（ａ）に示すようにガラス基板１上に膜厚５０ｎ
ｍの活性シリコン層２を形成し、島状にパターニング加
工する。ついで、図１（ｂ）に示すように、この活性シ
リコン層２上に膜厚１００ｎｍのゲート絶縁膜３および
膜厚１００ｎｍのゲートシリコン４を形成する。つい
で、このゲート絶縁膜３およびゲートシリコン４をパタ
ーニング加工する。こののち、図１（ｃ）に示すように
イオン注入により例えばボロンのイオン５を打ち込む。
このイオン注入においては、イオン源として非質量分離
型でバケット型の線状イオン源を使用し、加速電圧０．
５〜１０ｋＶ、好ましくは１〜５ｋＶ、イオン密度０．
０５〜１ｍＡ／ｃｍ2 、好ましくは０．１〜０．５ｍＡ
／ｃｍ2 の条件で行われる。加速電圧２〜５ｋＶ、イオ
ン密度０．５ｍＡ／ｃｍ2 の条件ではガラス基板１の温
度上昇は約１００℃程度で、レジストマスクを使うこと
ができる。ボロンイオン５はゲートシリコン４と活性シ
リコン層２のゲート絶縁膜３で被覆されていない両側の
部分に注入される。
する。図１は、本発明のイオン注入法を薄膜トランジス
タの製造に利用した例を工程順に示した図であって、ま
ず図１（ａ）に示すようにガラス基板１上に膜厚５０ｎ
ｍの活性シリコン層２を形成し、島状にパターニング加
工する。ついで、図１（ｂ）に示すように、この活性シ
リコン層２上に膜厚１００ｎｍのゲート絶縁膜３および
膜厚１００ｎｍのゲートシリコン４を形成する。つい
で、このゲート絶縁膜３およびゲートシリコン４をパタ
ーニング加工する。こののち、図１（ｃ）に示すように
イオン注入により例えばボロンのイオン５を打ち込む。
このイオン注入においては、イオン源として非質量分離
型でバケット型の線状イオン源を使用し、加速電圧０．
５〜１０ｋＶ、好ましくは１〜５ｋＶ、イオン密度０．
０５〜１ｍＡ／ｃｍ2 、好ましくは０．１〜０．５ｍＡ
／ｃｍ2 の条件で行われる。加速電圧２〜５ｋＶ、イオ
ン密度０．５ｍＡ／ｃｍ2 の条件ではガラス基板１の温
度上昇は約１００℃程度で、レジストマスクを使うこと
ができる。ボロンイオン５はゲートシリコン４と活性シ
リコン層２のゲート絶縁膜３で被覆されていない両側の
部分に注入される。
【０００９】つぎに、図１（ｄ）に示すように、このガ
ラス基板１をヒータ６で約１００〜６００℃、好ましく
は約２００〜４００℃に加熱しながら紫外線パルスレー
ザエネルギービーム７を基板表面に照射し、打ち込まれ
たイオン５を活性化する。このエネルギービームの照射
条件としては、エネルギー密度が１００〜２５０ｍＪ／
ｃｍ2 程度が好ましい。レーザとしてはエキシマレーザ
が好適である。この活性化により、抵抗の低いＰ型シリ
コンが形成され、ゲートＧ、ソースＳおよびドレインＤ
が形成される。次いで、図１（ｅ）で示すように保護膜
８とソース電極９およびドレイン電極１０を形成して薄
膜トランジスタが得られる。
ラス基板１をヒータ６で約１００〜６００℃、好ましく
は約２００〜４００℃に加熱しながら紫外線パルスレー
ザエネルギービーム７を基板表面に照射し、打ち込まれ
たイオン５を活性化する。このエネルギービームの照射
条件としては、エネルギー密度が１００〜２５０ｍＪ／
ｃｍ2 程度が好ましい。レーザとしてはエキシマレーザ
が好適である。この活性化により、抵抗の低いＰ型シリ
コンが形成され、ゲートＧ、ソースＳおよびドレインＤ
が形成される。次いで、図１（ｅ）で示すように保護膜
８とソース電極９およびドレイン電極１０を形成して薄
膜トランジスタが得られる。
【００１０】このようなイオン注入法によれば、半導体
薄膜（活性シリコン層２およびゲートシリコン４）の活
性化のためのエネルギービーム照射による膜荒れが防止
でき、かつ半導体薄膜の電気抵抗（シート抵抗）を低く
することができる。図２は、シリコン薄膜にボロンを注
入する例において、基板加熱温度、レーザ活性化エネル
ギーおよびシート抵抗の関係を示すもので、イオン注入
条件は、図中に示したように、加速電圧５ｋＶ、イオン
密度０．１２５ｍＡ／ｃｍ2 、注入時間６秒と、加速電
圧１ｋＶ、イオン密度０．５ｍＡ／ｃｍ2 、注入時間４
５秒の２種である。
薄膜（活性シリコン層２およびゲートシリコン４）の活
性化のためのエネルギービーム照射による膜荒れが防止
でき、かつ半導体薄膜の電気抵抗（シート抵抗）を低く
することができる。図２は、シリコン薄膜にボロンを注
入する例において、基板加熱温度、レーザ活性化エネル
ギーおよびシート抵抗の関係を示すもので、イオン注入
条件は、図中に示したように、加速電圧５ｋＶ、イオン
密度０．１２５ｍＡ／ｃｍ2 、注入時間６秒と、加速電
圧１ｋＶ、イオン密度０．５ｍＡ／ｃｍ2 、注入時間４
５秒の２種である。
【００１１】図２より、加速電圧１ｋＶの場合には、基
板温度を３００℃としてレーザ照射して活性化すると、
シート抵抗は、基板温度を２５℃としてレーザ照射して
活性化したものに比べて高くなってしまうことがわか
る。これに対し、加速電圧５ｋＶの場合には、基板温度
を３００℃としてレーザ照射して活性化すると、シート
抵抗は、逆に基板温度を２５℃としてレーザ照射して活
性化したものに比べて低くなる。したがって、加速電圧
が一定値以上、ボロンの場合では２ｋＶ以上、好ましく
は３ｋＶ以上とすることで、レーザエネルギーを例えば
２００ｍＪ／ｃｍ2 から１５０ｍＪ／ｃｍ2 に下げても
２５℃で活性化したものと同じシート抵抗が得られる。
また、レーザエネルギーを下げて活性化しうるので膜荒
れを低減できる。さらに、イオンの注入量を下げても低
いシート抵抗が得られ、高速ドーピングが可能となる。
なお、加速電圧は、イオンがリンの場合にはやや高く、
３ｋＶ以上とすることが望ましい。１０ｋＶを越えると
基板温度が上昇し、レジストマスクが使えなくなる。
板温度を３００℃としてレーザ照射して活性化すると、
シート抵抗は、基板温度を２５℃としてレーザ照射して
活性化したものに比べて高くなってしまうことがわか
る。これに対し、加速電圧５ｋＶの場合には、基板温度
を３００℃としてレーザ照射して活性化すると、シート
抵抗は、逆に基板温度を２５℃としてレーザ照射して活
性化したものに比べて低くなる。したがって、加速電圧
が一定値以上、ボロンの場合では２ｋＶ以上、好ましく
は３ｋＶ以上とすることで、レーザエネルギーを例えば
２００ｍＪ／ｃｍ2 から１５０ｍＪ／ｃｍ2 に下げても
２５℃で活性化したものと同じシート抵抗が得られる。
また、レーザエネルギーを下げて活性化しうるので膜荒
れを低減できる。さらに、イオンの注入量を下げても低
いシート抵抗が得られ、高速ドーピングが可能となる。
なお、加速電圧は、イオンがリンの場合にはやや高く、
３ｋＶ以上とすることが望ましい。１０ｋＶを越えると
基板温度が上昇し、レジストマスクが使えなくなる。
【００１２】図３および図４は、上述の作用を説明する
ためのもので、図３はイオン注入時の加速電圧が１ｋＶ
の場合のもので、（ａ）はイオンドープ後のシリコン薄
膜の表面を、（ｂ）はレーザ活性化後のそれを表わして
いる。イオンドープ後、シリコン薄膜表面にはシリコン
の自然酸化膜（ＳｉＯｘ）と、ボロンの堆積層が形成さ
れ、ボロンの一部は酸化されている。また、加速電圧が
低いのでボロンのかなりがシリコン薄膜表面上もしくは
表面直下に存在している。これを加熱しつつレーザ活性
化すると、図３（ｂ）に示すように表面のボロンの一部
はシリコン薄膜中に拡散するが、基板温度が高いため、
揮散によるボロンの損失が大きく、シリコン薄膜中に取
り込まれるボロンの総量が減少し、シート抵抗が高くな
る。
ためのもので、図３はイオン注入時の加速電圧が１ｋＶ
の場合のもので、（ａ）はイオンドープ後のシリコン薄
膜の表面を、（ｂ）はレーザ活性化後のそれを表わして
いる。イオンドープ後、シリコン薄膜表面にはシリコン
の自然酸化膜（ＳｉＯｘ）と、ボロンの堆積層が形成さ
れ、ボロンの一部は酸化されている。また、加速電圧が
低いのでボロンのかなりがシリコン薄膜表面上もしくは
表面直下に存在している。これを加熱しつつレーザ活性
化すると、図３（ｂ）に示すように表面のボロンの一部
はシリコン薄膜中に拡散するが、基板温度が高いため、
揮散によるボロンの損失が大きく、シリコン薄膜中に取
り込まれるボロンの総量が減少し、シート抵抗が高くな
る。
【００１３】図４は、イオン注入時の加速電圧が５ｋＶ
の場合のもので、（ａ）はイオンドープ後のシリコン薄
膜の表面を、（ｂ）はレーザ活性化後のそれを表わして
いる。この場合にはイオンの加速電圧が高いため、イオ
ンドープ後ボロンの大部分はシリコン薄膜中に取り込ま
れる。そしてレーザ活性化の際に、基板温度を高くして
活性化しても（ｂ）にあるようにボロンの揮散による損
失はほとんどなく、ボロンが有効に取り込まれ、加熱に
よる活性化効果も加わって、活性化が十分に行われ、シ
ート抵抗が下がる。なお、基板の加熱には電子線、ラン
プアニール等も利用できる。また加熱温度は約１００℃
から効果が発現し、ガラス基板の場合にはガラスの変形
が生じる６００℃以下が好ましい。
の場合のもので、（ａ）はイオンドープ後のシリコン薄
膜の表面を、（ｂ）はレーザ活性化後のそれを表わして
いる。この場合にはイオンの加速電圧が高いため、イオ
ンドープ後ボロンの大部分はシリコン薄膜中に取り込ま
れる。そしてレーザ活性化の際に、基板温度を高くして
活性化しても（ｂ）にあるようにボロンの揮散による損
失はほとんどなく、ボロンが有効に取り込まれ、加熱に
よる活性化効果も加わって、活性化が十分に行われ、シ
ート抵抗が下がる。なお、基板の加熱には電子線、ラン
プアニール等も利用できる。また加熱温度は約１００℃
から効果が発現し、ガラス基板の場合にはガラスの変形
が生じる６００℃以下が好ましい。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
イオン注入後のエネルギービームによる活性化を行う際
に、基板を加熱しつつエネルギービームの照射を行うこ
とにより、エネルギービームのエネルギー強度を下げて
も十分な活性化が達成でき、膜荒れを防止でき、しかも
低い抵抗が得られるなどの効果が得られる。
イオン注入後のエネルギービームによる活性化を行う際
に、基板を加熱しつつエネルギービームの照射を行うこ
とにより、エネルギービームのエネルギー強度を下げて
も十分な活性化が達成でき、膜荒れを防止でき、しかも
低い抵抗が得られるなどの効果が得られる。
【図１】 本発明のイオン注入法を薄膜トランジスタの
製造に適用した例の工程を示す断面図である。
製造に適用した例の工程を示す断面図である。
【図２】 本発明の作用を示すグラフである。
【図３】 比較例の作用を示すモデル図である。
【図４】 本発明の実施例の作用を示すモデル図であ
る。
る。
【図５】 従来のイオン注入法を薄膜トランジスタの製
造に適用した例の工程を示す断面図である。
造に適用した例の工程を示す断面図である。
【符号の説明】 １ ガラス基板 ２ 活性シリコン層 ４ ゲートシリコン ５ イオン ６ ヒータ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ｐ
Claims (3)
- 【請求項１】 基板上に形成された半導体薄膜にイオン
源からのイオンを加速電圧０．５〜１０ｋＶで注入した
のち、該基板を加熱しながらエネルギービームの照射を
行うことを特徴とするイオン注入法。 - 【請求項２】 請求項１において、イオン源が非質量分
離型のバケット型イオン源であり、エネルギービームが
エキシマレーザであり、半導体薄膜がシリコンであり、
基板がガラスであることを特徴とするイオン注入法。 - 【請求項３】 請求項１または２において、加熱温度が
１００〜６００℃であることを特徴とするイオン注入
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1472194A JPH07221043A (ja) | 1994-02-08 | 1994-02-08 | イオン注入法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1472194A JPH07221043A (ja) | 1994-02-08 | 1994-02-08 | イオン注入法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221043A true JPH07221043A (ja) | 1995-08-18 |
Family
ID=11869002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1472194A Pending JPH07221043A (ja) | 1994-02-08 | 1994-02-08 | イオン注入法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07221043A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118074A (ja) * | 2000-10-06 | 2002-04-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182132A (ja) * | 1984-02-29 | 1985-09-17 | Hitachi Ltd | 半導体装置の製造方法 |
-
1994
- 1994-02-08 JP JP1472194A patent/JPH07221043A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182132A (ja) * | 1984-02-29 | 1985-09-17 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118074A (ja) * | 2000-10-06 | 2002-04-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669149A (ja) | 半導体装置の製造方法 | |
| JPS6246989B2 (ja) | ||
| JPS6224945B2 (ja) | ||
| JPH0691032B2 (ja) | 半導体装置の製造方法 | |
| JPH07221043A (ja) | イオン注入法 | |
| JPH04226040A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| JP3338182B2 (ja) | 半導体装置の作製方法 | |
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JP3338434B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JP3182226B2 (ja) | 導電性多結晶シリコン膜の製造方法 | |
| JP3143967B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3063207B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2980474B2 (ja) | 縦型トランジスタおよびその製造方法 | |
| JPH02283016A (ja) | ホウ素含有半導体層の形成方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04250617A (ja) | 半導体における不純物のドーピング方法および半導体装置の製造方法 | |
| KR0136532B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2821628B2 (ja) | 半導体装置の製造方法 | |
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JP3953605B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07273342A (ja) | 薄膜トランジスタの製造方法 | |
| JP2699587B2 (ja) | 半導体基板への不純物注入方法 | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970729 |