JPH07283970A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH07283970A JPH07283970A JP5117537A JP11753793A JPH07283970A JP H07283970 A JPH07283970 A JP H07283970A JP 5117537 A JP5117537 A JP 5117537A JP 11753793 A JP11753793 A JP 11753793A JP H07283970 A JPH07283970 A JP H07283970A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- digital
- sample
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
- H04N5/211—Ghost signal cancellation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Analogue/Digital Conversion (AREA)
- Picture Signal Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【構成】 ＡＤ変換器５１からのディジタルサンプルは
バッファメモリ５５に供給される。制御回路／係数アド
レス計数回路５３は、補間関数に従って適当な信号サン
プルを発生するようにバッファメモリ５５を制御し、ま
た計数値をアドレス符号として係数メモリ５４に供給す
る。水平補間フィルタ５６は、係数メモリ５４からの位
置情報を使って、バッファメモリ５５内のサンプルを水
平走査線に沿った現在のピクセルの瞬時的位置に依り多
少の遅延を示すサンプルに対応するサンプルを発生し、
ＤＡ変換器５７に供給する。 【効果】 ＤＡ変換器における望ましくない周波数特性
の補償を行うことができる。
バッファメモリ５５に供給される。制御回路／係数アド
レス計数回路５３は、補間関数に従って適当な信号サン
プルを発生するようにバッファメモリ５５を制御し、ま
た計数値をアドレス符号として係数メモリ５４に供給す
る。水平補間フィルタ５６は、係数メモリ５４からの位
置情報を使って、バッファメモリ５５内のサンプルを水
平走査線に沿った現在のピクセルの瞬時的位置に依り多
少の遅延を示すサンプルに対応するサンプルを発生し、
ＤＡ変換器５７に供給する。 【効果】 ＤＡ変換器における望ましくない周波数特性
の補償を行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル／アナログ
変換器における有害な周波数特性を補償する信号処理装
置に関する。
変換器における有害な周波数特性を補償する信号処理装
置に関する。
【０００２】
【発明の背景】ディジタル／アナログ変換器は、パルス
符号変調（ＰＣＭ）された信号をアナログ形式に変換す
る。典型的には、パルス符号変調された信号は、アナロ
グ／ディジタル変換処理により発生される。このような
場合、パルス符号変調された信号（または２進サンプ
ル）はそれぞれの時点におけるアナログ信号を表わす。
すなわち、各サンプルは別個の振幅を有するインパルス
である。それぞれのサンプルは平坦な周波数応答で表わ
されるべきである。２信サンプルを元のアナログ領域に
変換する際、ディジタル／アナログ変換器は２進値を表
わすアナログ振幅を発生するが、それぞれの振幅は１サ
ンプル期間の持続期間を有する。最初は、各サンプルは
或る時点を表わす測定値と対応したが、ディジタル／ア
ナログ変換器の出力において各時点は１サンプル期間と
等しい持続期間に伸長される。この時間的伸長の結果と
して、変換されたアナログ信号の周波数応答は、周波数
応答特性ｓｉｎ（πｆＴ）／πｆｔによって歪められ
る。この関係は、処理された信号の帯域幅を制限する傾
向があり、各２進入力値に対し１サンプル期間の持続期
間を有するアナログ出力振幅値を生じる型式のディジタ
ル／アナログ変換器に付随する。
符号変調（ＰＣＭ）された信号をアナログ形式に変換す
る。典型的には、パルス符号変調された信号は、アナロ
グ／ディジタル変換処理により発生される。このような
場合、パルス符号変調された信号（または２進サンプ
ル）はそれぞれの時点におけるアナログ信号を表わす。
すなわち、各サンプルは別個の振幅を有するインパルス
である。それぞれのサンプルは平坦な周波数応答で表わ
されるべきである。２信サンプルを元のアナログ領域に
変換する際、ディジタル／アナログ変換器は２進値を表
わすアナログ振幅を発生するが、それぞれの振幅は１サ
ンプル期間の持続期間を有する。最初は、各サンプルは
或る時点を表わす測定値と対応したが、ディジタル／ア
ナログ変換器の出力において各時点は１サンプル期間と
等しい持続期間に伸長される。この時間的伸長の結果と
して、変換されたアナログ信号の周波数応答は、周波数
応答特性ｓｉｎ（πｆＴ）／πｆｔによって歪められ
る。この関係は、処理された信号の帯域幅を制限する傾
向があり、各２進入力値に対し１サンプル期間の持続期
間を有するアナログ出力振幅値を生じる型式のディジタ
ル／アナログ変換器に付随する。
【０００３】
【発明の概要】本発明は、不均一な周波数応答ｈ（ｎ
Ｔ）を有するディジタル処理装置とディジタル／アナロ
グ変換器の縦続接続から成るシステムにおいて、ディジ
タル／アナログ変換器からの出力信号に付随する周波数
応答ｓｉｎ（πｆＴ）／πｆＴを補償することを目的と
する。これを行うために、処理装置を変更して、周波数
応答ｈ（ｎＴ）＊ｇ（ｎＴ）を発生する。ここで、ｈ
（ｎＴ）は処理装置のインパルス応答であり、ｇ（ｎ
Ｔ）はディジタル／アナログ変換器の周波数応答の逆数
のインパルス応答であり、＊は畳込みを表わす。あるい
は、もし処理装置の周波数応答のフーリエ変換がＦ
（ω）で与えられ、またディジタル／アナログ変換器が
固有の周波数応答Ｓ（ω）を示すならば、この処理装置
は、関連する周波数帯域にわたって逆フーリエ変換ＩＦ
（Ｆ（ω）／Ｓ（ω））で表わされる周波数応答を有す
るものに代えられる。ここで、ＩＦ（独立変数）は逆フ
ーリエ変換関数を表わす。
Ｔ）を有するディジタル処理装置とディジタル／アナロ
グ変換器の縦続接続から成るシステムにおいて、ディジ
タル／アナログ変換器からの出力信号に付随する周波数
応答ｓｉｎ（πｆＴ）／πｆＴを補償することを目的と
する。これを行うために、処理装置を変更して、周波数
応答ｈ（ｎＴ）＊ｇ（ｎＴ）を発生する。ここで、ｈ
（ｎＴ）は処理装置のインパルス応答であり、ｇ（ｎ
Ｔ）はディジタル／アナログ変換器の周波数応答の逆数
のインパルス応答であり、＊は畳込みを表わす。あるい
は、もし処理装置の周波数応答のフーリエ変換がＦ
（ω）で与えられ、またディジタル／アナログ変換器が
固有の周波数応答Ｓ（ω）を示すならば、この処理装置
は、関連する周波数帯域にわたって逆フーリエ変換ＩＦ
（Ｆ（ω）／Ｓ（ω））で表わされる周波数応答を有す
るものに代えられる。ここで、ＩＦ（独立変数）は逆フ
ーリエ変換関数を表わす。
【０００４】
【実施例】テレビジョン信号表示装置におけるラスター
歪み／コンバーゼンス補正回路の環境において、本発明
の第１の実施例を図１に示す。テレビジョン受像機はデ
ィジタル式でもアナログ式でもラスター歪みを受ける。
水平コンバーゼンス誤差および左右糸巻き歪みのような
ラスター歪みは、所定の走査線において個々のカラー信
号を１つまたはそれ以上選択的に遅延させることにより
補正できる。この遅延を行うには、信号のサンプルをメ
モリ装置の中に入力サンプル速度でクロック制御し、そ
して位相の変化するクロック信号でサンプルをメモリ装
置からクロック制御して取り出しサンプル遅延の増加を
生じる。あるいは、米国特許第４，７７１，３３４号に
述べられているように、連続的信号サンプルを補間する
ことにより、それぞれのカラー信号を効果的に且つ選択
的に遅延する。すなわち、いくつかの連続するサンプル
の振幅値をスケール化して合成し、実際のサンプル値で
表わされるそれぞれのピクセルの中間に位置する１つの
ピクセルを表わす振幅を有するサンプル値を発生するよ
うにする。補間された連続的サンプルは、それぞれ異な
る補間関数によって発生される。これは、連続的サンプ
ル値の計算のために、補間器内でスケール係数を変更す
ることにより簡単に行われる。この型式の補間器は、実
際には、プログラム可能適応型フィルタであって、イン
パルス応答ｈｉ（ｎＴ）を有する。ここで、ｉは補間器
がプログラムされて呈する多くのインパルス応答のうち
の１つを示す。
歪み／コンバーゼンス補正回路の環境において、本発明
の第１の実施例を図１に示す。テレビジョン受像機はデ
ィジタル式でもアナログ式でもラスター歪みを受ける。
水平コンバーゼンス誤差および左右糸巻き歪みのような
ラスター歪みは、所定の走査線において個々のカラー信
号を１つまたはそれ以上選択的に遅延させることにより
補正できる。この遅延を行うには、信号のサンプルをメ
モリ装置の中に入力サンプル速度でクロック制御し、そ
して位相の変化するクロック信号でサンプルをメモリ装
置からクロック制御して取り出しサンプル遅延の増加を
生じる。あるいは、米国特許第４，７７１，３３４号に
述べられているように、連続的信号サンプルを補間する
ことにより、それぞれのカラー信号を効果的に且つ選択
的に遅延する。すなわち、いくつかの連続するサンプル
の振幅値をスケール化して合成し、実際のサンプル値で
表わされるそれぞれのピクセルの中間に位置する１つの
ピクセルを表わす振幅を有するサンプル値を発生するよ
うにする。補間された連続的サンプルは、それぞれ異な
る補間関数によって発生される。これは、連続的サンプ
ル値の計算のために、補間器内でスケール係数を変更す
ることにより簡単に行われる。この型式の補間器は、実
際には、プログラム可能適応型フィルタであって、イン
パルス応答ｈｉ（ｎＴ）を有する。ここで、ｉは補間器
がプログラムされて呈する多くのインパルス応答のうち
の１つを示す。
【０００５】図１は、テレビジョン受像機の青信号路で
実施されるコンバーゼンス／歪み回路の一例をブロック
図で示す。同様な回路（図示せず）は赤および緑の信号
路に組み込まれるが、それぞれの信号路におけるそれぞ
れの補間フィルタは異なる信号遅延を示すようにプログ
ラムされる。この例では、分離されたアナログ青信号が
アナログ／ディジタル（Ａ／Ｄ）変換器５１に供給さ
れ、Ａ／Ｄ変換器５１はアナログ信号を表わすディジタ
ルサンプルを発生する。ディジタルサンプルは、先入れ
先出し（ＦＩＦＯ）メモリのようなバッファメモリ５５
に結合される。ＦＩＦＯメモリ内のサンプルは水平補間
フィルタ５６に供給される。補間フィルタ５６は、水平
走査線に沿った現在のピクセルの瞬時的位置に依り多少
の遅延を示すサンプルに対応するサンプルを発生する。
すなわち、走査線の末端における補間されたサンプルは
比較的大きな実効遅延を示し、走査線の中央付近のサン
プルは遅延を示さない。補間フィルタ５６から供給され
るサンプルはＤ／Ａ変換器５７に結合され、Ｄ／Ａ変換
器５７はディジタルサンプルをアナログ形式に変換し
て、それを受像管ドライブ回路に供給する。
実施されるコンバーゼンス／歪み回路の一例をブロック
図で示す。同様な回路（図示せず）は赤および緑の信号
路に組み込まれるが、それぞれの信号路におけるそれぞ
れの補間フィルタは異なる信号遅延を示すようにプログ
ラムされる。この例では、分離されたアナログ青信号が
アナログ／ディジタル（Ａ／Ｄ）変換器５１に供給さ
れ、Ａ／Ｄ変換器５１はアナログ信号を表わすディジタ
ルサンプルを発生する。ディジタルサンプルは、先入れ
先出し（ＦＩＦＯ）メモリのようなバッファメモリ５５
に結合される。ＦＩＦＯメモリ内のサンプルは水平補間
フィルタ５６に供給される。補間フィルタ５６は、水平
走査線に沿った現在のピクセルの瞬時的位置に依り多少
の遅延を示すサンプルに対応するサンプルを発生する。
すなわち、走査線の末端における補間されたサンプルは
比較的大きな実効遅延を示し、走査線の中央付近のサン
プルは遅延を示さない。補間フィルタ５６から供給され
るサンプルはＤ／Ａ変換器５７に結合され、Ｄ／Ａ変換
器５７はディジタルサンプルをアナログ形式に変換し
て、それを受像管ドライブ回路に供給する。
【０００６】補間フィルタ５６は、制御回路５３の制御
の下に、連続的な補間関数ｈｉ（ｎＴ）を供給するよう
調整される。制御回路５３はタイミング回路を含んでお
り、タイミング回路はプログラムされて、それぞれの補
間関数に従って適当な信号サンプルを出力するようにバ
ッファメモリ５５を調整する。さらに、制御回路５３
は、計数回路を含んでおり、計数回路は各水平同期パル
スＨｓでゼロにリセットされ、そしてサンプリングクロ
ックＦｓのパルスを計数する。それぞれの計数値は水平
走査線に沿った現在の位置を示す。これらの計数値はア
ドレス符号として係数メモリ５４に供給される。係数メ
モリ５４は補間フィルタをプログラムするのに使用され
るスケール係数を用いてプログラムされ、それによって
特定の関数ｈｉ（ｎＴ）を示すように補間フィルタを調
整する。従って、補間フィルタ５６は（いくつかの連続
するサンプル期間に、特に走査線の中央において、同じ
機能を実行するようにプログラムされるが）、各サンプ
ル期間毎に新たにプログラムされる。各関数は、メモリ
５４に貯えられた１組の係数ｈｉ１，ｈｉ２，…で表わ
される。１組の係数は各アドレス値に対して与えられ
る。
の下に、連続的な補間関数ｈｉ（ｎＴ）を供給するよう
調整される。制御回路５３はタイミング回路を含んでお
り、タイミング回路はプログラムされて、それぞれの補
間関数に従って適当な信号サンプルを出力するようにバ
ッファメモリ５５を調整する。さらに、制御回路５３
は、計数回路を含んでおり、計数回路は各水平同期パル
スＨｓでゼロにリセットされ、そしてサンプリングクロ
ックＦｓのパルスを計数する。それぞれの計数値は水平
走査線に沿った現在の位置を示す。これらの計数値はア
ドレス符号として係数メモリ５４に供給される。係数メ
モリ５４は補間フィルタをプログラムするのに使用され
るスケール係数を用いてプログラムされ、それによって
特定の関数ｈｉ（ｎＴ）を示すように補間フィルタを調
整する。従って、補間フィルタ５６は（いくつかの連続
するサンプル期間に、特に走査線の中央において、同じ
機能を実行するようにプログラムされるが）、各サンプ
ル期間毎に新たにプログラムされる。各関数は、メモリ
５４に貯えられた１組の係数ｈｉ１，ｈｉ２，…で表わ
される。１組の係数は各アドレス値に対して与えられ
る。
【０００７】Ｄ／Ａ変換器５７は、変換しようとするデ
ィジタル信号が示す周波数の範囲にわたって平坦な周波
数応答を有することが望ましい。しかしながら、この構
成では、装置に使用される特定のＤ／Ａ変換器はディジ
タル／アナログ変換中に信号を歪めることが推測的に知
られている。すなわち、Ｄ／Ａ変換器は１とは異なるイ
ンパルス応答ｇ（ｎＴ）を有する。このインパルス応答
ｇ（ｎＴ）はＤ／Ａ変換器の少なくともｓｉｎ（πｆ
Ｔ）／πｆＴ出力特性の結果であり、その他の成分も含
んでいる。Ｄ／Ａ変換器５７の非理想的周波数特性を補
償するために、補間フィルタ５６の設計は変更される。
Ｈｉ（ω）は補間フィルタ５６の公称インパルス応答ｈ
ｉ（ｎＴ）のフーリエ変換を表わし、Ｇ（ω）はインパ
ルス応答ｇ（ｎＴ）のフーリエ変換を表わすものとす
る。変更された補間フィルタのそれぞれのインパルス応
答ｈｉ′（ｎＴ）は、Ｈｉ（ω）とＧ（ω）の比の逆フ
ーリエ変換ＩＦ（・）に対応する。すなわち、 ｈ′（ｎＴ）＝ＩＦ（Ｈｉ（ω）／Ｇ（ω））；または ｈｉ′（ｎＴ）＝ｈｉ（ｎＴ）＊ｇ−１（ｎＴ） ここで、＊は畳込みを表わし、ｇ−１（ｎＴ）は時間応
答関数で、ｇ（ｎＴ）の逆数である振幅／位相応答を有
する。
ィジタル信号が示す周波数の範囲にわたって平坦な周波
数応答を有することが望ましい。しかしながら、この構
成では、装置に使用される特定のＤ／Ａ変換器はディジ
タル／アナログ変換中に信号を歪めることが推測的に知
られている。すなわち、Ｄ／Ａ変換器は１とは異なるイ
ンパルス応答ｇ（ｎＴ）を有する。このインパルス応答
ｇ（ｎＴ）はＤ／Ａ変換器の少なくともｓｉｎ（πｆ
Ｔ）／πｆＴ出力特性の結果であり、その他の成分も含
んでいる。Ｄ／Ａ変換器５７の非理想的周波数特性を補
償するために、補間フィルタ５６の設計は変更される。
Ｈｉ（ω）は補間フィルタ５６の公称インパルス応答ｈ
ｉ（ｎＴ）のフーリエ変換を表わし、Ｇ（ω）はインパ
ルス応答ｇ（ｎＴ）のフーリエ変換を表わすものとす
る。変更された補間フィルタのそれぞれのインパルス応
答ｈｉ′（ｎＴ）は、Ｈｉ（ω）とＧ（ω）の比の逆フ
ーリエ変換ＩＦ（・）に対応する。すなわち、 ｈ′（ｎＴ）＝ＩＦ（Ｈｉ（ω）／Ｇ（ω））；または ｈｉ′（ｎＴ）＝ｈｉ（ｎＴ）＊ｇ−１（ｎＴ） ここで、＊は畳込みを表わし、ｇ−１（ｎＴ）は時間応
答関数で、ｇ（ｎＴ）の逆数である振幅／位相応答を有
する。
【０００８】従って、Ｄ／Ａ変換器の望ましくないロー
ルオフ（ｒｏｌｌ−ｏｆｆ）を補償するために、係数メ
モリ５４に貯えられたプログラム係数は、それぞれのイ
ンパルス応答ｈｉ（ｎＴ）よりも、むしろｈｉ′（ｎ
Ｔ）を表わす係数に対応する。この補償を行うのにハー
ドウェアを余分に必要としないことに注目されたい。
ルオフ（ｒｏｌｌ−ｏｆｆ）を補償するために、係数メ
モリ５４に貯えられたプログラム係数は、それぞれのイ
ンパルス応答ｈｉ（ｎＴ）よりも、むしろｈｉ′（ｎ
Ｔ）を表わす係数に対応する。この補償を行うのにハー
ドウェアを余分に必要としないことに注目されたい。
【０００９】図２はテレビジョン信号のゴースト除去装
置の環境における更に別の実施例を示す。或る地域にお
いて、テレビジョン放送の信号が堅固な物体から反射さ
れ、直接進行してくる信号と再び再合成される。この信
号を受信し復調し画面に表示すると、送信された画像が
幻影のようになり、所望する画像すなわち直接画像から
空間的にずれて見える。このような画像はゴースト除去
装置を組み込むことにより取り除かれる。
置の環境における更に別の実施例を示す。或る地域にお
いて、テレビジョン放送の信号が堅固な物体から反射さ
れ、直接進行してくる信号と再び再合成される。この信
号を受信し復調し画面に表示すると、送信された画像が
幻影のようになり、所望する画像すなわち直接画像から
空間的にずれて見える。このような画像はゴースト除去
装置を組み込むことにより取り除かれる。
【００１０】図２で、送信されたテレビジョン信号はア
ンテナで受信され、チューナ／ＩＦ回路１０に供給され
る。回路１０からの信号は検波器１２に供給され、検波
器１２はアナログのベースバンド複合テレビジョン信号
を発生する。この複合信号はＡ／Ｄ変換器１４に結合さ
れ、変換器１４はアナログ複合信号をディジタル的に表
わした信号を発生する。このディジタル複合信号は、等
化フィルタ１５とアナライザ１６と基準値源（補償係数
付き基準値メモリ）２２とを含んでいるゴースト除去装
置に供給される。等化フィルタからのゴースト除去され
た信号出力はＤ／Ａ変換器１８に供給され、変換器１８
は信号をアナログ形式に戻す。ゴースト除去されたアナ
ログ複合信号は次に処理回路２０に供給される。処理回
路２０は従来のテレビジョン受像機または再放送用の装
置などである。
ンテナで受信され、チューナ／ＩＦ回路１０に供給され
る。回路１０からの信号は検波器１２に供給され、検波
器１２はアナログのベースバンド複合テレビジョン信号
を発生する。この複合信号はＡ／Ｄ変換器１４に結合さ
れ、変換器１４はアナログ複合信号をディジタル的に表
わした信号を発生する。このディジタル複合信号は、等
化フィルタ１５とアナライザ１６と基準値源（補償係数
付き基準値メモリ）２２とを含んでいるゴースト除去装
置に供給される。等化フィルタからのゴースト除去され
た信号出力はＤ／Ａ変換器１８に供給され、変換器１８
は信号をアナログ形式に戻す。ゴースト除去されたアナ
ログ複合信号は次に処理回路２０に供給される。処理回
路２０は従来のテレビジョン受像機または再放送用の装
置などである。
【００１１】ゴースト除去装置は等化フィルタとして知
られている回路に分類される。典型的な等化すなわちゴ
ースト除去装置を実施する際に、信号伝送路の原型が決
定される。次に、伝送された信号に対して伝送路が透過
性となるように等化フィルタが構成される。周波数変換
技術を使用するゴースト消去の詳しい説明は、田中氏外
に付与された“ゴースト消去回路”という名称の米国特
許第４，８９７，７２５号に見られる。
られている回路に分類される。典型的な等化すなわちゴ
ースト除去装置を実施する際に、信号伝送路の原型が決
定される。次に、伝送された信号に対して伝送路が透過
性となるように等化フィルタが構成される。周波数変換
技術を使用するゴースト消去の詳しい説明は、田中氏外
に付与された“ゴースト消去回路”という名称の米国特
許第４，８９７，７２５号に見られる。
【００１２】放送された信号が、規則正しく繰り返され
るトレーニング信号を含んでいるものと仮定する。この
トレーニング信号はインパルス応答特性ｖ（ｎＴ）、
（対応する周波数変換Ｖ（ω）を有する）、によって正
確に表わされる。受信されたトレーニング信号はインパ
ルス特性Ｘ（ｎＴ）を有し、これは伝送路のインパルス
応答特性と関数ｖ（ｎＴ）の畳込みに等しい。繰り返さ
れるトレーニング信号を受信すると、アナライザ１６は
それを計算のために分離し貯える。計算には、受信され
たトレーニング信号の周波数変換Ｘ（ω）の発生が含ま
れる。劣化しないトレーニング信号の変換Ｖ（ω）は、
メモリからアクセスされ、変換Ｖ（ω）で割られる。そ
の商に関して逆変換が行われ、関数ｈ（ｎＴ）を発生す
る。関数ｈ（ｎＴ）は、伝送路により信号の中に生じた
歪み（すなわちゴースト）を補償するために必要とされ
る、等化フィルタのインパルス応答を表わす。アナライ
ザを調整して、インパルス応答ｈ（ｎＴ）を示すように
等化フィルタをプログラムする。
るトレーニング信号を含んでいるものと仮定する。この
トレーニング信号はインパルス応答特性ｖ（ｎＴ）、
（対応する周波数変換Ｖ（ω）を有する）、によって正
確に表わされる。受信されたトレーニング信号はインパ
ルス特性Ｘ（ｎＴ）を有し、これは伝送路のインパルス
応答特性と関数ｖ（ｎＴ）の畳込みに等しい。繰り返さ
れるトレーニング信号を受信すると、アナライザ１６は
それを計算のために分離し貯える。計算には、受信され
たトレーニング信号の周波数変換Ｘ（ω）の発生が含ま
れる。劣化しないトレーニング信号の変換Ｖ（ω）は、
メモリからアクセスされ、変換Ｖ（ω）で割られる。そ
の商に関して逆変換が行われ、関数ｈ（ｎＴ）を発生す
る。関数ｈ（ｎＴ）は、伝送路により信号の中に生じた
歪み（すなわちゴースト）を補償するために必要とされ
る、等化フィルタのインパルス応答を表わす。アナライ
ザを調整して、インパルス応答ｈ（ｎＴ）を示すように
等化フィルタをプログラムする。
【００１３】図２の例で、Ｄ／Ａ変換器１８はｓｉｎ
（πｆＴ）／πｆＴに対応するインパルス応答ｇ（ｎ
Ｔ）、（対応する周波数変換Ｇ（ω）を有する）、を示
すと仮定する。等化（すなわち、ゴースト除去）フィル
タ１５は、伝送路で受ける信号歪みを補正すると共にＤ
／Ａ変換器が受ける信号歪みを補正するようにプログラ
ムすることができる。これを行うために、等化フィルタ
１５のインパルス応答ｈ′（ｎＴ）の計算に変換Ｇ
（ω）を組み込む。この計算には少なくとも２つの方法
がある。１つの方法は、変換Ｘ（ω）にＧ（ω）を掛け
てから、その積で変換Ｖ（ω）を割る。その商の逆変換
ｈ′（ｎＴ）は等化フィルタ１５の望ましい複合インパ
ルス応答である。第２の方法では、アナライザ１６によ
る計算はそれほど多く必要とされず、変換Ｇ（ω）を歪
みのないトレーニング信号の変換の中に組み込む。すな
わち、次の式で与えられるトレーニング信号の変換Ｖ′
（ω）を利用する。 Ｖ′（ω）＝Ｖ（ω）／Ｇ（ω）． 次に、商Ｖ′（ω）＝Ｘ（ω）の逆変換から関数ｈ′
（ｎＴ）が発生される。
（πｆＴ）／πｆＴに対応するインパルス応答ｇ（ｎ
Ｔ）、（対応する周波数変換Ｇ（ω）を有する）、を示
すと仮定する。等化（すなわち、ゴースト除去）フィル
タ１５は、伝送路で受ける信号歪みを補正すると共にＤ
／Ａ変換器が受ける信号歪みを補正するようにプログラ
ムすることができる。これを行うために、等化フィルタ
１５のインパルス応答ｈ′（ｎＴ）の計算に変換Ｇ
（ω）を組み込む。この計算には少なくとも２つの方法
がある。１つの方法は、変換Ｘ（ω）にＧ（ω）を掛け
てから、その積で変換Ｖ（ω）を割る。その商の逆変換
ｈ′（ｎＴ）は等化フィルタ１５の望ましい複合インパ
ルス応答である。第２の方法では、アナライザ１６によ
る計算はそれほど多く必要とされず、変換Ｇ（ω）を歪
みのないトレーニング信号の変換の中に組み込む。すな
わち、次の式で与えられるトレーニング信号の変換Ｖ′
（ω）を利用する。 Ｖ′（ω）＝Ｖ（ω）／Ｇ（ω）． 次に、商Ｖ′（ω）＝Ｘ（ω）の逆変換から関数ｈ′
（ｎＴ）が発生される。
【００１４】ここまで述べた例で、プログラミング等化
フィルタのインパルス応答は、周波数変換（例えば、高
速フーリエ変換）を利用して周波数領域で計算された。
適応型等化（またはゴースト除去）フィルタの設計分野
の当業者にはインパルス応答ｈ（ｎＴ）は、受信された
トレーニング信号のインパルス応答と、歪みのないトレ
ーニング信号のインパルス応答と、Ｄ／Ａ変換器のイン
パルス応答とを含んでいる適当な関数の畳込みを使用し
て時間領域で発生されることが理解されるであろう。こ
れらの技術の詳しい説明は、“非整数サンプル遅延を有
するフィルタ回路を含んでいる適応型テレビジョンゴー
スト消去システム”という名称の米国特許第４，８６
４，４０３号に見い出される。
フィルタのインパルス応答は、周波数変換（例えば、高
速フーリエ変換）を利用して周波数領域で計算された。
適応型等化（またはゴースト除去）フィルタの設計分野
の当業者にはインパルス応答ｈ（ｎＴ）は、受信された
トレーニング信号のインパルス応答と、歪みのないトレ
ーニング信号のインパルス応答と、Ｄ／Ａ変換器のイン
パルス応答とを含んでいる適当な関数の畳込みを使用し
て時間領域で発生されることが理解されるであろう。こ
れらの技術の詳しい説明は、“非整数サンプル遅延を有
するフィルタ回路を含んでいる適応型テレビジョンゴー
スト消去システム”という名称の米国特許第４，８６
４，４０３号に見い出される。
【００１５】図３はオーディオ信号処理システムにおけ
る第３の実施例を示す。図３においては、ディジタル・
ステレオオーディオ処理装置の１チャンネルの一部が示
されている。もう一方のステレオチャンネルにも同様な
回路が実施されるであろう。要素８９は、例えば、左チ
ャンネルのディジタルステレオ信号を供給する信号源で
あり、同調、復調および信号マトリックス回路を含んで
いる。信号は縦続接続の音量／バランス回路９２、高音
／低音回路９０、Ｄ／Ａ変換器９３およびアナログ低域
フィルタ９５に結合される。音量／バランス回路と高音
／低音回路は、何れも利用者の制御インターフェース９
１を通って供給される利用者入力により制御される。こ
の例では、Ｄ／Ａ変換器９３が周波数応答特性ｓｉｎ
（πｆＴ）／πｆＴを、変換された信号に与えると仮定
する。また、低域フィルタは周波数応答Ｂ（ω）＝Ｌ
（ω）Ｍ（ω）を持つべきであるが、実際には周波数応
答Ｌ（ω）に制限されている。
る第３の実施例を示す。図３においては、ディジタル・
ステレオオーディオ処理装置の１チャンネルの一部が示
されている。もう一方のステレオチャンネルにも同様な
回路が実施されるであろう。要素８９は、例えば、左チ
ャンネルのディジタルステレオ信号を供給する信号源で
あり、同調、復調および信号マトリックス回路を含んで
いる。信号は縦続接続の音量／バランス回路９２、高音
／低音回路９０、Ｄ／Ａ変換器９３およびアナログ低域
フィルタ９５に結合される。音量／バランス回路と高音
／低音回路は、何れも利用者の制御インターフェース９
１を通って供給される利用者入力により制御される。こ
の例では、Ｄ／Ａ変換器９３が周波数応答特性ｓｉｎ
（πｆＴ）／πｆＴを、変換された信号に与えると仮定
する。また、低域フィルタは周波数応答Ｂ（ω）＝Ｌ
（ω）Ｍ（ω）を持つべきであるが、実際には周波数応
答Ｌ（ω）に制限されている。
【００１６】典型的には、ディジタル高音／低音回路は
プログラム可能なフィルタで実施される。このプログラ
ム可能なフィルタは、複数の相対的に遅延したサンプル
を同時に供給する遅延要素と、この複数の相対的に遅延
したサンプルを選択可能重み付け係数により重み付けす
るスケーリング回路と、重み付けされたサンプルを合成
して出力信号を発生するための加算手段とを含んでい
る。各一組の重み付け係数は、それぞれの低音または高
音応答特性に対応しており、インパルス応答ｈｉ（ｎ
Ｔ）を表わす。それぞれの組の係数は利用者のインター
フェース９１に貯えられる。利用者の刺激に反応して、
一組の係数が聴取している利用者の好みに従って選択さ
れ、高音／低音回路９０をプログラムするために供給さ
れる。
プログラム可能なフィルタで実施される。このプログラ
ム可能なフィルタは、複数の相対的に遅延したサンプル
を同時に供給する遅延要素と、この複数の相対的に遅延
したサンプルを選択可能重み付け係数により重み付けす
るスケーリング回路と、重み付けされたサンプルを合成
して出力信号を発生するための加算手段とを含んでい
る。各一組の重み付け係数は、それぞれの低音または高
音応答特性に対応しており、インパルス応答ｈｉ（ｎ
Ｔ）を表わす。それぞれの組の係数は利用者のインター
フェース９１に貯えられる。利用者の刺激に反応して、
一組の係数が聴取している利用者の好みに従って選択さ
れ、高音／低音回路９０をプログラムするために供給さ
れる。
【００１７】これまで述べた例のように、Ｄ／Ａ変換器
９３の望ましくない周波数応答は、Ｄ／Ａ変換器に先立
つ回路、すなわち高音／低音回路のプログラム可能なフ
ィルタにおいて補償される。その上、低域フィルタ９５
の欠陥も高音／低音回路で補償される。これは、高音／
低音回路をプログラムするために利用者のインターフェ
ースに貯えられている係数を変更することにより行われ
る。貯えられた係数はインパルス応答ｈｉ（ｎＴ）より
もむしろｈ′ｉ（ｎＴ）を表わす。ここで、 ｈ′ｉ（ｎＴ）．＝ｈｉ（ｎＴ）．＊ｍ（ｎＴ）＊ｇ
−１（ｎＴ） ｍ（ｎＴ）は低域フィルタ９５の望ましい周波数応答に
おける欠陥Ｍ（ω）に対応するインパルス応答であり、
ｇ−１（ｎＴ）はＤ／Ａ変換器９３の望ましくないイン
パルス応答の逆時間応答であり、＊は畳込み関数を表わ
す。
９３の望ましくない周波数応答は、Ｄ／Ａ変換器に先立
つ回路、すなわち高音／低音回路のプログラム可能なフ
ィルタにおいて補償される。その上、低域フィルタ９５
の欠陥も高音／低音回路で補償される。これは、高音／
低音回路をプログラムするために利用者のインターフェ
ースに貯えられている係数を変更することにより行われ
る。貯えられた係数はインパルス応答ｈｉ（ｎＴ）より
もむしろｈ′ｉ（ｎＴ）を表わす。ここで、 ｈ′ｉ（ｎＴ）．＝ｈｉ（ｎＴ）．＊ｍ（ｎＴ）＊ｇ
−１（ｎＴ） ｍ（ｎＴ）は低域フィルタ９５の望ましい周波数応答に
おける欠陥Ｍ（ω）に対応するインパルス応答であり、
ｇ−１（ｎＴ）はＤ／Ａ変換器９３の望ましくないイン
パルス応答の逆時間応答であり、＊は畳込み関数を表わ
す。
【図１】本発明の実施例が組み込まれている処理装置の
ブロック図である。
ブロック図である。
【図２】本発明が組み込まれているビデオ信号ゴースト
除去装置のブロック図である。
除去装置のブロック図である。
【図３】本発明を具体化しているディジタルオーディオ
信号処理システムの一部のブロック図である。
信号処理システムの一部のブロック図である。
１０ チューナ／ＩＦ回路 １２ 検波器（ＤＥＴ） １４ Ａ／Ｄ変換器 １５ 等化フィルタ １６ アナライザ １８ Ｄ／Ａ変換器 ２０ 処理回路 ２２ 補償係数付き基準値メモリ ５０ アナログ青信号 ５１ Ａ／Ｄ変換器 ５３ 制御回路／係数アドレス計数回路 ５４ 係数メモリ ５５ バッファメモリ ５６ 水平補間フィルタ ５７ Ｄ／Ａ変換器 ８９ ディジタルオーディオ信号源 ９０ 高音／低音回路 ９１ 利用者の制御インターフェース ９２ 音量／バランス回路 ９３ Ｄ／Ａ変換器 ９５ 低域フィルタ
Claims (1)
- 【請求項１】 ディジタルフィルタとディジタル／アナ
ログ変換器の縦続接続を含んでいる型式の信号処理装置
であって、前記ディジタルフィルタはインパルス応答関
数ｈ（ｎＴ）で表わされるフィルタ機能を実行するため
に組み込まれており、前記信号処理装置は、 ｈ′（ｎＴ）＝ｈ（ｎＴ）＊ｇ（ｎＴ） （ここで、ｇ（ｎＴ）は前記ディジタル／アナログ変換
器の望ましくない周波数特性Ｇ（ω）の時間応答の逆数
に応答し、＊は畳込みを表わし、ｎは指標整数であり、
Ｔは前記ディジタル／アナログ変換器に供給されるサン
プル間の周期を表わす）により与えられるインパルス応
答関数ｈ′（ｎＴ）を呈するように前記フィルタを調整
することにより改善される、前記信号処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US866711 | 1992-04-10 | ||
| US07/866,711 US5208596A (en) | 1992-04-10 | 1992-04-10 | DAC distortion compensation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283970A true JPH07283970A (ja) | 1995-10-27 |
Family
ID=25348232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5117537A Pending JPH07283970A (ja) | 1992-04-10 | 1993-04-09 | 信号処理装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5208596A (ja) |
| EP (1) | EP0564956B1 (ja) |
| JP (1) | JPH07283970A (ja) |
| KR (1) | KR960008463B1 (ja) |
| CN (1) | CN1080451A (ja) |
| DE (1) | DE69321018D1 (ja) |
| MY (1) | MY106934A (ja) |
| SG (1) | SG99831A1 (ja) |
| TR (1) | TR28577A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598702B1 (ko) * | 2000-03-22 | 2006-07-11 | 넥스원퓨처 주식회사 | 수신데이터의 수신감도 측정 시스템 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0663728A1 (en) * | 1994-01-14 | 1995-07-19 | International Business Machines Corporation | Convolutional digital to analog converter |
| KR0168998B1 (ko) * | 1995-10-26 | 1999-03-20 | 김광호 | 점순차 색차신호 변환용 다위상필터 |
| US6518801B1 (en) * | 1999-08-05 | 2003-02-11 | Agere Systems Inc. | Alias suppression method for 1-bit precision direct digital synthesizer |
| US6317167B1 (en) * | 1999-08-24 | 2001-11-13 | Thomson Licensing S.A. | Sine x/x compensation circuitry merged with a digital modulator |
| US6392578B1 (en) * | 2000-04-20 | 2002-05-21 | Analog Devices, Inc. | Digital-to-analog converter and a method for facilitating outputting of an analog output of predetermined value from the digital-to-analog converter in response to a digital input code |
| US6542914B1 (en) | 2000-09-01 | 2003-04-01 | Lecroy Corporation | Method and apparatus for increasing bandwidth in sampled systems |
| US7003174B2 (en) * | 2001-07-02 | 2006-02-21 | Corel Corporation | Removal of block encoding artifacts |
| US6701335B2 (en) * | 2002-02-27 | 2004-03-02 | Lecroy Corporation | Digital frequency response compensator and arbitrary response generator system |
| KR100475739B1 (ko) * | 2002-12-16 | 2005-03-10 | 삼성전자주식회사 | 필터 특성 측정 장치 |
| US6768434B1 (en) | 2003-05-15 | 2004-07-27 | Tektronix, Inc. | High speed x/sine(x) correction circuit |
| FR2927741B1 (fr) * | 2008-02-19 | 2011-08-05 | E2V Semiconductors | Procede et dispositif pour ameliorer la bande passante d'un systeme physique |
| EP3353895A1 (en) * | 2015-09-25 | 2018-08-01 | Google LLC | Increased sampling in non-uniform sampling analog-to-digital converters |
| CN119007697B (zh) * | 2024-07-23 | 2025-09-09 | 长沙幻音科技有限公司 | 一种数控模拟失真设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS633520A (ja) * | 1986-06-23 | 1988-01-08 | Sumitomo Electric Ind Ltd | Ｐｃｍ受信機 |
| JPS63252017A (ja) * | 1987-04-09 | 1988-10-19 | Toshiba Corp | Ｄａ変換器 |
| JPH0193211A (ja) * | 1987-10-03 | 1989-04-12 | Sony Corp | 信号変換装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4506288A (en) * | 1982-11-05 | 1985-03-19 | Rca Corporation | CCD Delay line system for translating an analog signal |
| US4591832A (en) * | 1984-07-18 | 1986-05-27 | Rca Corporation | Digital-to-analog conversion system as for use in a digital TV receiver |
| US4771334A (en) * | 1984-08-31 | 1988-09-13 | Rca Licensing Corporation | Digital video delay by sample interpolation |
| US4782324A (en) * | 1987-05-06 | 1988-11-01 | Genrad, Inc. | Digital signal synthesizer |
| JPS6439122A (en) * | 1987-08-05 | 1989-02-09 | Toshiba Corp | Digital data demodulating circuit |
| US4864403A (en) * | 1988-02-08 | 1989-09-05 | Rca Licensing Corporation | Adaptive television ghost cancellation system including filter circuitry with non-integer sample delay |
| JP2614633B2 (ja) * | 1988-03-11 | 1997-05-28 | 日本電気ホームエレクトロニクス株式会社 | ゴースト除去装置 |
| US4977403A (en) * | 1988-07-29 | 1990-12-11 | Hughes Aircraft Company | Digital correction circuit for data converters |
| JP2801644B2 (ja) * | 1989-06-05 | 1998-09-21 | パイオニア株式会社 | ディザ回路 |
| JPH03175715A (ja) * | 1989-12-04 | 1991-07-30 | Sony Corp | ディジタル情報信号再生装置 |
| US5061925A (en) * | 1990-08-22 | 1991-10-29 | Crystal Semiconductor Corporation | Phase equalization system for a digital-to-analog converter utilizing separate digital and analog sections |
-
1992
- 1992-04-10 US US07/866,711 patent/US5208596A/en not_active Expired - Fee Related
-
1993
- 1993-02-26 MY MYPI93000347A patent/MY106934A/en unknown
- 1993-03-30 EP EP93105210A patent/EP0564956B1/en not_active Revoked
- 1993-03-30 SG SG9602428A patent/SG99831A1/en unknown
- 1993-03-30 DE DE69321018T patent/DE69321018D1/de not_active Expired - Lifetime
- 1993-04-01 TR TR00256/93A patent/TR28577A/xx unknown
- 1993-04-07 KR KR93005767A patent/KR960008463B1/ko not_active Expired - Fee Related
- 1993-04-08 CN CN93104440A patent/CN1080451A/zh not_active Withdrawn
- 1993-04-09 JP JP5117537A patent/JPH07283970A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS633520A (ja) * | 1986-06-23 | 1988-01-08 | Sumitomo Electric Ind Ltd | Ｐｃｍ受信機 |
| JPS63252017A (ja) * | 1987-04-09 | 1988-10-19 | Toshiba Corp | Ｄａ変換器 |
| JPH0193211A (ja) * | 1987-10-03 | 1989-04-12 | Sony Corp | 信号変換装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598702B1 (ko) * | 2000-03-22 | 2006-07-11 | 넥스원퓨처 주식회사 | 수신데이터의 수신감도 측정 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG99831A1 (en) | 2003-11-27 |
| US5208596A (en) | 1993-05-04 |
| DE69321018D1 (de) | 1998-10-22 |
| EP0564956A1 (en) | 1993-10-13 |
| KR930022735A (ko) | 1993-11-24 |
| KR960008463B1 (en) | 1996-06-26 |
| EP0564956B1 (en) | 1998-09-16 |
| MY106934A (en) | 1995-08-30 |
| CN1080451A (zh) | 1994-01-05 |
| TR28577A (tr) | 1996-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481316A (en) | System, apparatus and method for canceling televison ghost signals | |
| JP3875783B2 (ja) | 時間領域ガード期間および重複変換を用いた復調方法及びシステム | |
| EP0690621B1 (en) | Sample rate converter and sample rate conversion method | |
| JP3817217B2 (ja) | 無線受信機 | |
| US4041531A (en) | Television signal processing apparatus including a transversal equalizer | |
| JPH07283970A (ja) | 信号処理装置 | |
| JPH07326993A (ja) | ディジタルラジオ受信機及びこれに組み合わされる高速更新適応チャンネル等化フィルタ | |
| JP2529821B2 (ja) | ビデオ搬送波と直交位相関係にある搬送波を変調する信号に於けるゴ―ストを抑圧する装置 | |
| JP2534737B2 (ja) | ゴ―スト除去用フィルタ回路 | |
| JPS581378A (ja) | 信号変換器 | |
| JP3168576B2 (ja) | 波形等化フィルタ装置 | |
| KR20060006062A (ko) | 조합된 샘플링 레이트 변환 및 이득 제어된 필터링 | |
| JP2940326B2 (ja) | ゴースト除去装置 | |
| JPH11346320A (ja) | 映像信号処理装置 | |
| JP3256966B2 (ja) | テレビジョン信号処理装置 | |
| JP3011422B2 (ja) | 波形等化装置および波形等化方法 | |
| JP2635668B2 (ja) | デジタル波形等化装置 | |
| JPH05244464A (ja) | 波形等化器 | |
| JP3430087B2 (ja) | ゴースト除去装置 | |
| JPH04227180A (ja) | 映像フイールド周波数変換装置 | |
| JPH0211069A (ja) | ゴースト除去装置 | |
| JP3226228B2 (ja) | 波形等化回路 | |
| JPH04196771A (ja) | 波形等化装置 | |
| JP2569960B2 (ja) | 波形等化装置 | |
| JPH09135402A (ja) | 波形等化装置 |